JPH0289154A - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPH0289154A JPH0289154A JP63239990A JP23999088A JPH0289154A JP H0289154 A JPH0289154 A JP H0289154A JP 63239990 A JP63239990 A JP 63239990A JP 23999088 A JP23999088 A JP 23999088A JP H0289154 A JPH0289154 A JP H0289154A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- memory
- master
- hardware
- arbiter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims description 9
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は情報処理システムに関する。
（従来の技術）
従来、複数のマスクモジュールがアービタによるバス使
用権の調停を受けてメモリアクセスを行うようになって
いる情報処理システムがある。
用権の調停を受けてメモリアクセスを行うようになって
いる情報処理システムがある。
このようなシステムにおいては、フォールトトレラント
を保証するため、ハードウェアのデッドロックが発生し
た場合、ハードウェアリセットをかけるか、あるいはそ
のシステムが複数枚のボードで構成されていれば不良と
されたボードをそのまま抜いたりそのモジュールのみク
リアをかけた状態で抜くようにしている。
を保証するため、ハードウェアのデッドロックが発生し
た場合、ハードウェアリセットをかけるか、あるいはそ
のシステムが複数枚のボードで構成されていれば不良と
されたボードをそのまま抜いたりそのモジュールのみク
リアをかけた状態で抜くようにしている。
しかしながら、他のマスクがメモリアクセスしているに
もかかわらず、このようにしてハードウェアリセットを
かけたり活線挿抜を行なうと、そのアクセス中のマスク
のレジスタ内容が破壊されることなどが原因でメモリ内
容が破壊されることがあった。
もかかわらず、このようにしてハードウェアリセットを
かけたり活線挿抜を行なうと、そのアクセス中のマスク
のレジスタ内容が破壊されることなどが原因でメモリ内
容が破壊されることがあった。
ハードウェアデッドロックが発生した場合には、メモリ
内容をその解析のためダンプしたいという要求があるが
、上記のような対処の仕方ではメモリ内容が保証されな
いためダンプ出力の信頼性が低かった。
内容をその解析のためダンプしたいという要求があるが
、上記のような対処の仕方ではメモリ内容が保証されな
いためダンプ出力の信頼性が低かった。
（発明が解決しようとする課題）
このように従来のハードウェアデッドロックへの対処法
ではメモリ内容が保証されないという問題があった。
ではメモリ内容が保証されないという問題があった。
本発明は、上記従来技術の有する問題点に鑑みて為され
たもので、その目的とするところは、メモリ内容の破壊
を招くことなくハードウェアを初期化することができる
情報処理システムを提供することにある。
たもので、その目的とするところは、メモリ内容の破壊
を招くことなくハードウェアを初期化することができる
情報処理システムを提供することにある。
（課題を解決するための手段）
本発明の情報処理システムは、複数のマスクモジュール
がアービタによるバス使用権の調停を受けてメモリアク
セスを行うようになっている情報処理システムにおいて
、前記複数のマスタモジュールのうち一のマスタモジュ
ールにおけるＣＰＵの動作を停止させる手段と、前記Ｃ
ＰＵの動作停止後、前記アービタにバス使用権の要求を
出して該バス使用権を獲得する手段と、該バス使用権を
獲得後、前記バスに向けてクリア信号を出力し、前記複
数のマスタモジュールのうちの他のマスタモジュールの
動作を停止させ、その後、前記バスに初期化信号を出力
し、ハードウェアリセットをかける手段と、を具備する
ことを特徴とする。
がアービタによるバス使用権の調停を受けてメモリアク
セスを行うようになっている情報処理システムにおいて
、前記複数のマスタモジュールのうち一のマスタモジュ
ールにおけるＣＰＵの動作を停止させる手段と、前記Ｃ
ＰＵの動作停止後、前記アービタにバス使用権の要求を
出して該バス使用権を獲得する手段と、該バス使用権を
獲得後、前記バスに向けてクリア信号を出力し、前記複
数のマスタモジュールのうちの他のマスタモジュールの
動作を停止させ、その後、前記バスに初期化信号を出力
し、ハードウェアリセットをかける手段と、を具備する
ことを特徴とする。
（作 用）
本発明によれば、ハードウェアリセットにあたリアービ
タの調停によりバス使用権を獲得している状態で他のマ
スクモジュールの動作を停止させてメモリアクセスを禁
止しておくようにしたため、不正アクセスを防止しメモ
リ内容をそのリセット前の状態に保持することができる
。
タの調停によりバス使用権を獲得している状態で他のマ
スクモジュールの動作を停止させてメモリアクセスを禁
止しておくようにしたため、不正アクセスを防止しメモ
リ内容をそのリセット前の状態に保持することができる
。
（実施例）
以下に本発明の実施例について図面を参照しつつ説明す
る。
る。
図は本発明の一実施例に係る情報処理システムのブロッ
ク図である。
ク図である。
この図において、１は内部バスであり、この内部バス１
にはマスタＡ１マスタＢ等の複数のモジュールが接続さ
れるとともにメモリ２か接続されている。
にはマスタＡ１マスタＢ等の複数のモジュールが接続さ
れるとともにメモリ２か接続されている。
マスタＡはＣＰＵ３とアービタ４とを有し、そのＣＰＵ
３及びメモリ２はマスタＢその他のモジュールによって
もアクセスされる。アービタ４は、この内部バス１に接
続された複数のマスクＡ、 Ｂ等に対するバス使用権
の調停を行うものである。
３及びメモリ２はマスタＢその他のモジュールによって
もアクセスされる。アービタ４は、この内部バス１に接
続された複数のマスクＡ、 Ｂ等に対するバス使用権
の調停を行うものである。
マスタＡには更にリセット制御回路５なる付加回路が設
けられ、このリセット制御回路５は、リセット制御スイ
ッチ６を有し、このスイッチ６がオンされたとき、ハー
ドウェアリセットの制御を行うものとされている。
けられ、このリセット制御回路５は、リセット制御スイ
ッチ６を有し、このスイッチ６がオンされたとき、ハー
ドウェアリセットの制御を行うものとされている。
すなわち、このスイッチ６がオフされているときは、Ｃ
ＰＵ３が信号線ａに対しＢＲＱ信号を出力することによ
り、アービタ４にバス使用権の設定を要求する。
ＰＵ３が信号線ａに対しＢＲＱ信号を出力することによ
り、アービタ４にバス使用権の設定を要求する。
すると、アービタ４は、そのＣＰＵ３からのＢＲＱ信号
よりも優先度の高いものがあればその終了を待ち、無け
れば即座に、バス使用権が獲得できた旨を通知するため
のＡＣＫ信号を信号線Ｂをに対して出力する。これによ
りＣＰＵ３はバス使用権を獲得し、信号線ｇを通してメ
モリ２へのアクセスを行うこととなる。
よりも優先度の高いものがあればその終了を待ち、無け
れば即座に、バス使用権が獲得できた旨を通知するため
のＡＣＫ信号を信号線Ｂをに対して出力する。これによ
りＣＰＵ３はバス使用権を獲得し、信号線ｇを通してメ
モリ２へのアクセスを行うこととなる。
マスタＢがバス使用権を要求する場合には信号線Ｃに対
してＢＲＱ信号を出力する。
してＢＲＱ信号を出力する。
すると、これをアービタ４が信号線ｅを通して受け、バ
ス使用権が獲得されるとその信号線０に対しＡＣＫ信号
を出力する。
ス使用権が獲得されるとその信号線０に対しＡＣＫ信号
を出力する。
このＡＣＫ信号をマスタＢが信号線ｄを通して受けてバ
ス使用権の獲得を知り、信号線りを通してＣＰＵ３、メ
モリ２へのアクセスを行うこととなる。
ス使用権の獲得を知り、信号線りを通してＣＰＵ３、メ
モリ２へのアクセスを行うこととなる。
スイッチ６がオンされると、まず、リセット制御回路５
は、ＣＰＵ３の動作を停止させるためのＨＯＬＤ信号を
信号線ｌに出力する。これを受けたＣＰＵ３は、現在実
行中の処理があればそれを終了してから動作を停止し、
その動作の停止ならびにバス所有権のｊ渡を通知するた
め、ＨＯＬＤ信号に対する応答としてＨＯＬＤＡ信号を
信号線ｊに対して出力する。
は、ＣＰＵ３の動作を停止させるためのＨＯＬＤ信号を
信号線ｌに出力する。これを受けたＣＰＵ３は、現在実
行中の処理があればそれを終了してから動作を停止し、
その動作の停止ならびにバス所有権のｊ渡を通知するた
め、ＨＯＬＤ信号に対する応答としてＨＯＬＤＡ信号を
信号線ｊに対して出力する。
すると、リセット制御回路５は信号線ｌに対してバス使
用権設定要求のためのＢＲＱ信号を出力する。
用権設定要求のためのＢＲＱ信号を出力する。
アービタ４は、これを受けると、マスクＢ等の他のマス
クによる優先度の高い要求が有ればその終了を待ち、無
ければ直ぐに信号線ｍに対してＡＣＫ信号を出力する。
クによる優先度の高い要求が有ればその終了を待ち、無
ければ直ぐに信号線ｍに対してＡＣＫ信号を出力する。
すると、リセット制御回路５は、まず、信号線ｎを通し
て内部バス１に向けてＣＬＲ信号を出力し、該内部バス
１に接続されているマスクＢ等の全てのマスクの動作を
停止させる。マスタＢは信号線ｐを通してＣＬＲ信号を
入力する。
て内部バス１に向けてＣＬＲ信号を出力し、該内部バス
１に接続されているマスクＢ等の全てのマスクの動作を
停止させる。マスタＢは信号線ｐを通してＣＬＲ信号を
入力する。
このようにして、内部バス１に接続された全てのマスク
が停止した後に、初期化信号を信号線ｎを通して出力す
ることによりハードウェアリセットをかけることとなる
。マスタＢは信号線「を通してその初期化信号を入力す
る。
が停止した後に、初期化信号を信号線ｎを通して出力す
ることによりハードウェアリセットをかけることとなる
。マスタＢは信号線「を通してその初期化信号を入力す
る。
これにより、ハードウェアリセットがメモリ２や各マス
クのＩ１０ボートへのアクセスあるいはリード／ライト
中に行われることはなく、ハードウェアリセットにより
メモリ２に対し、不正アクセスが行われることが無いの
で、そのメモリ内容をハードウェアリセット以前の状態
に保持することができ、メモリ２のダンプ出力に信頼性
が得られることとなる。
クのＩ１０ボートへのアクセスあるいはリード／ライト
中に行われることはなく、ハードウェアリセットにより
メモリ２に対し、不正アクセスが行われることが無いの
で、そのメモリ内容をハードウェアリセット以前の状態
に保持することができ、メモリ２のダンプ出力に信頼性
が得られることとなる。
以上説明したように本発明によれば、ハードウェアリセ
ットにあたりアービタの調停によりバス使用権を獲得し
ている状態で他のマスクモジュールの動作を停止させて
メモリアクセスを禁止しておくようにしたため、不正ア
クセスを防止しメモリ内容をそのリセット前の状態に保
持することができ、メモリ内容の解析のためのダンプ出
力に高い信頼性が得られるという効果を奏する。
ットにあたりアービタの調停によりバス使用権を獲得し
ている状態で他のマスクモジュールの動作を停止させて
メモリアクセスを禁止しておくようにしたため、不正ア
クセスを防止しメモリ内容をそのリセット前の状態に保
持することができ、メモリ内容の解析のためのダンプ出
力に高い信頼性が得られるという効果を奏する。
図は本発明の一実施例に係る情報処理システムのブロッ
ク図である。 Ａ、Ｂ・・・マスク、１・・・内部バス、２・・・メモ
リ、３・・・ＣＰｔＪ、４・・・アービタ、５・・−リ
セット制御回路、６・・・リセット制御スイッチ
ク図である。 Ａ、Ｂ・・・マスク、１・・・内部バス、２・・・メモ
リ、３・・・ＣＰｔＪ、４・・・アービタ、５・・−リ
セット制御回路、６・・・リセット制御スイッチ
Claims (1)
- 【特許請求の範囲】 複数のマスタモジュールがアービタによるバス使用権の
調停を受けてメモリアクセスを行うようになっている情
報処理システムにおいて、 前記複数のマスタモジュールのうち一のマスタモジュー
ルにおけるＣＰＵの動作を停止させる手段と、 前記ＣＰＵの動作停止後、前記アービタにバス使用権の
要求を出して該バス使用権を獲得する手段と、 該バス使用権を獲得後、前記バスに向けてクリア信号を
出力し、前記複数のマスタモジュールのうちの他のマス
タモジュールの動作を停止させ、その後、前記バスに初
期化信号を出力し、ハードウェアリセットをかける手段
と、 を具備することを特徴とする情報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63239990A JPH0289154A (ja) | 1988-09-26 | 1988-09-26 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63239990A JPH0289154A (ja) | 1988-09-26 | 1988-09-26 | 情報処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0289154A true JPH0289154A (ja) | 1990-03-29 |
Family
ID=17052834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63239990A Pending JPH0289154A (ja) | 1988-09-26 | 1988-09-26 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0289154A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05134784A (ja) * | 1991-05-28 | 1993-06-01 | Internatl Business Mach Corp <Ibm> | パーソナルコンピユータシステム |
-
1988
- 1988-09-26 JP JP63239990A patent/JPH0289154A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05134784A (ja) * | 1991-05-28 | 1993-06-01 | Internatl Business Mach Corp <Ibm> | パーソナルコンピユータシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5613075A (en) | Method and apparatus for providing deterministic read access to main memory in a computer system | |
| US5887194A (en) | Locking protocol for peripheral component interconnect utilizing master device maintaining assertion of lock signal after relinquishing control of bus such that slave device remains locked | |
| JP3579198B2 (ja) | データ処理システム及びデータ処理方法 | |
| US5717873A (en) | Deadlock avoidance mechanism and method for multiple bus topology | |
| US9798679B2 (en) | Information processing device and processor | |
| JPH0462098B2 (ja) | ||
| US4611297A (en) | Bus grant circuit | |
| US6026455A (en) | Architecture and method for providing guaranteed access for a retrying bus master to a data transfer bridge connecting two buses in a computer system | |
| JPH0289154A (ja) | 情報処理システム | |
| CN115374041A (zh) | 总线解码器 | |
| US20030140189A1 (en) | Method and apparatus for resource sharing in a multi-processor system | |
| JPS63101948A (ja) | デ−タ処理装置 | |
| JPS59229662A (ja) | 共有メモリ制御回路 | |
| JP3517987B2 (ja) | ダイレクト・メモリ・アクセスの二重設定防止回路 | |
| JP3019323B2 (ja) | イメージメモリのダイレクトアクセス方法 | |
| JP3371978B2 (ja) | 情報処理装置 | |
| JPH0318913A (ja) | システムリセット装置 | |
| JPS59218530A (ja) | 入出力制御装置 | |
| JPH02100746A (ja) | マルチプロセッサ・バス | |
| JPS619747A (ja) | バス制御装置 | |
| JPS6224347A (ja) | バス制御装置 | |
| JPH0437948A (ja) | 排他制御方式 | |
| JPH0217563A (ja) | 共有メモリの初期化方法 | |
| JPS633350A (ja) | 半導体記憶装置 | |
| JPH058462B2 (ja) |