JPH0318913A - システムリセット装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明はシステムリセット装置に関する。

（従来の技術）− コンピュータシステムなどの運用中に異常が発生した場
合、システムの暴走やロックアツプを防止するために内
部バスをクリアする必要がある。

このために用いられるのがシステムリセッ！・装置であ
る。このシステムリセット装置によるシステムリセット
の方式には、以下の２つの代表的な方法が知られている
。

すなわち第１は、異常を検知した時点でハードウェアに
より無条件にシステムを初期化する方式である。第２は
、ソフトウェアのコマンドによって先ず共有メモリをア
クセスするマスクの動作を停止させ、然る後にリセット
コマンドによってシステムの初期化を行なう方式である
。

（発明が解決しようとする課題） 従来のシステムリセット装置は以上のように構成される
ため、以下に述べるような問題がある。

先ず、上記第１の方式においては、プロセッサおよび他
のマスクとなるモジュールがメモリをアクセス中にリセ
ットをかけてしまう可能性がある。

このため、データの書き込み中にその書き込みタイミン
グが充たされず、書き込みを行なおうとしていたアドレ
スのデータが失われてしまったり、時にはアドレスの変
化によって予想もしていない他のアドレスのデータが失
われてしまうという不具合がある。例えば、コンピュー
タａ器の障害解析では、メモリの内容のダンプにより解
析を行なうことがある。しかし、リセット時に重要な部
分のデータの破壊が発生すると、解析に膨大なｆ数を要
したり、はとんど解析不能な状態に陥ってしまう等の問
題がある。

一方、第２の方式では、プログラムの進行状況を考慮し
ながらシステムのリセットが行なわれるこのため、不用
意なメモリ破壊を防止することができる。しかし、これ
はあくまでもソフトウェアが正常に機能してることが条
件となり、ソフトウェアにバグがあったりすると、シス
テムリセットができなくなってしまうという不具合があ
る。

本発明は、上記に鑑みてなされたもので、メモリアクセ
ス中のリセットによるメモリの内容の破壊を防止し、シ
ステムリセット後のメモリ内容を補償することを可能と
したシステムリセット装置を得ることにある。

〔発明の構成〕

（課題を解決するための手段） 本発明のシステムリセット装置は、同一の内部バスに複
数のマスタモジュールが接続されており、前記マスタモ
ジュールのあるものはＣＰＵとローカルメモリとを有す
るプロセッサモジュールであるシステムのシステムリセ
ット装置であって、リセット要求信号に基づいて前記プ
ロセッサモジュールの前Ｘ己ＣＰＵをホールドして、そ
のＣＰＵによる前記ローカルメモリのアクセスを禁止す
るローカルメモリアクセス禁止手段と、前記ホールド後
にバス権を取ることによって前記マスタモジュールの他
のものによる前記共有メモリへのアクセスを禁止する共
有メモリアクセス禁止手段と、 前記共有メモリへのアクセスが禁止された後に、前記内
部バスを通して前記各マスタモジュールにリセットをか
けるリセット手段と、 を備えるものとして構成される。

（作　用） リセット要求信号に基づいて、先ず、ＣＰＵがホールド
状態にされ、ＣＰＵのローカルメモリに対するアクセス
が禁止される。これにより、ローカルメモリの内容が保
全される。次に、バス権を確保することによって他のモ
ジュールによる共有メモリへのアクセスが禁止される。

これにより、共有メモリの内容が保全される。しかる後
に、リセット手段により内部バスを通じて全てのマスタ
モジュールにリセットがかけられる。このようにして、
システムリセット時におけるローカルメモリや共有メモ
リの内容が保全される。

（実施例） 以下、図面を参照しながら本発明の詳細な説明する。

第１図は、本発明の一実施例に係るシステムリセット装
置のブロック図である。同図において、プロセッサモジ
ュール１や内部バス制御モジュール２等の各種のモジュ
ールが内部バス７に接続されている。そして、プロセッ
サモジュール１は、内部ハス７に接続される他のモジュ
ールを制御するが、その動作はＣＰＵ５によって制御さ
れる。

一方向部バス制御モジュール２は内部バス７のバス権の
調停を行なうが、その動作はバスアビタ回路１０によっ
て制御される。リセット要求回路３は、システム異常時
等に、これを検出してシステムリセット制御回路４に対
してリセット要求信号■を出力する。システムリセット
制御回路４は、リセット要求回路３からのリセット要求
■に基づいて、システムリセット動作を行なう。ホール
ド要求回路６は、システムリセット制御回路４からのホ
ールド命令信号■に基づいて、ＣＰＵ５に対してホール
ド要求信号■を出力してＣＰＵ５を停止させる。このと
き、ＣＰＵ５からホールド要求回路６に対しては、ホー
ルドアツク信号■が戻される。これに伴い、ホールド要
求回路６からシステムリセット制御回路４には、ＣＰＵ
５がホールドしたことを伝えるためのホールド完了信号
■が戻される。バス要求回路８は、内部バス７のアクセ
ス権を要求するもので、システムリセット制御回路４か
らのバス獲得命令信号■により内部バス７にバス要求信
号■を出力し、内部バス７からのバス使用許可信号■に
基づきシステムリセット制御回路４にバス権が取れたこ
とを示すバス獲得信号■を出力する。リセット回路９、
はシステムリセット制御回路４からリセットと要求信号
［相］に基づいて、内部バス７にリセット信号０を出力
する。

その結果、内部バス７は、それに接続されたプロセッサ
モジュール１や内部バス制御モジュール２を含む全ての
モジュールに対して、リセット信号＠を出力する。とこ
ろで、バスアビタ回路１０は、内部バス７に接続される
各モジュールからのバス要求を調停するもので、内部バ
ス７からのバス要求信号■に基づいてバス権を５！ｌ整
し、これに基づいて内部バス７にバス使用許可信号■を
送り出す。

ローカルメモリ１１は、ＣＰＵ５がローカルで使用する
メモリであり、ローカルバス信号■がＣＰＵ５との間で
やりとりされる。共有メモリ１２は内部バス７に接続さ
れる各マスタモジュールが共有して用いるメモリである
。

以上のような構成において、次にその動作を説明する。

システム運用中に何らかの異常が発生してモジュールを
リセットする必要が生じた場合や、その他の何らかの理
由で、モジュールに対してリセットをかける必要が出て
きた場合、リセット要求回路３からシステムリセット制
御回路４に対して、リセット要求信号■が出力される。

リセット要求信号■を受けたシステムリセット制御回路
４は、ホールド要求回路６に対してホールド命令信号■
を送り出す。これを受けたホールド要求回路６は、ＣＰ
Ｕ５に対してホールド要求信号■を出力する。

ＣＰＵ５はホールド要求信号■を受は取ると、その時点
で実行中であった命令の実行を終了すると直ちに動作を
停止して、ホールドが完了したことを示すホールドアツ
ク信号■をホールド要求回路６に戻す。この時点で、Ｃ
ＰＵ５によるローカルメモリ１１へのローカルバス信号
＠を介してのアクセスが禁止されたことになる。

ＣＰＵ５からのホールドアツク信号■を受けたホールド
要求回路６は、直ちに、システムリセット制御回路４に
対してホールド完了信号■を送り出す。これを受けたシ
ステムリセット制御回路４は、ＣＰＵ５の停止後に、バ
ス要求回路８に対してバス獲得命令信号■を出力する。

このバス獲得命令信号■を受けたバス要求回路８は、内
部バス７内の１つの信号線を介してバス要求信号■によ
り、内部バス制御モジュール２のバスアビタ回路１０に
バス要求を出す。

内部バス７からバス要求信号■を受けたバスアビタ回路
１０は、現在バス権を持っているマスクからバス権を取
り上げて、内部バス７の１つの信号線を介してバス要求
回路８にバス使用許可信号■を出力し、プロセッサモジ
ュール１に対してバス権を与える。バス要求回路８は、
バス使用許可信号■を受けると、システムリセット制御
回路４に対してバス権を獲得したことをバス獲得信号■
により通知する。以上のようにして、バス権がプロセッ
サモジュール１に移った時点で、内部バス７に接続され
る他の全てのモジュールによる共有メモリ１２へのアク
セスは禁止される。

バス要求回路８からバス獲得信号■を受は取ったシステ
ムリセット制御回路４は、リセット回路９に対してリセ
ット要求信号［相］を出力する。そして、リセット要求
信号［相］を受は取ったリセット回路９は内部バス７の
１つの信号線を通じてリセット信号０を出力する。内部
バス７に接続される全てのモジュールはリセット信号＠
によりリセットされる。

以上のような動作によってシステムのシーケンスにリセ
ットがかかるが、プロセッサモジュール１のＣＰＵ５に
先づホールドをかけてローカルメモリ１１に対する不正
アクセスを禁止し、これが完了してから、内部バス７の
バス権を獲得して共有メモリ１２に対する全てののモジ
ュールからの不正アクセスを禁止して、しかる後ににリ
セット回路９からのリセット信号０により内部バス７に
接続される全てのモジュールにシステムリセットをかけ
るので、システムリセット時にローカルメモリ１１や共
有メモリ１２の内容が保全される。

このために、システムリセット後にローカルメモリ１１
や共有メモリ１２の内容をダンプしてメモリチエツクを
行なう場合等、正確なメモリ内容を得ることができるた
め、デバッグ等の作業効率を向上することができる。

以上には、同一内部バスに接続される複数のモジュール
が構成する１ユニツトのシーケンスリセット方式につい
て説明したが、ユニットからのシーケンスリセット入力
によって上記の如きシーケンスリセットを行うようにす
ることもできる。

〔発明の効果〕

本発明のシステムリセット装置によれば、システムリセ
ット時にハードウェアにより全てのメモリに対するアク
セスを禁止した上でリセット動作を行なうというシーケ
ンスリセットを行なうようにしたので、メモリアクセス
中にリセットがかかることがなくなり、システムリセッ
ト時のローカルメモリ及び共有メモリの内容を保全する
ことか可能であり、事後解析を容易にすることができる
。

【図面の簡単な説明】

第１図は本発明の一実施例に係るシステムリセット装置
のブロック図である。 １・・・プロセッサモジュール、２・・・内部バス制御
モジュール、３・・・リセット要求回路、４・・・シス
テムリセット制御回路、５・・・ＣＰＵ、６・・・ホー
ルド要求回路、７・・・内部バス、８・・・バス要求回
路、９・・・リセット回路、１０・・・バス要求回路、
１１・・・ローカルメモリ、１２・・・共有メモリ。

Claims (1)

1. 【特許請求の範囲】 同一の内部バスに複数のマスタモジュールが接続されて
   おり、前記マスタモジュールのあるものはＣＰＵとロー
   カルメモリとを有するプロセッサモジュールであるシス
   テムのシステムリセット装置であって、 リセット要求信号に基づいて前記プロセッサモジュール
   の前記ＣＰＵをホールドして、そのＣＰＵによる前記ロ
   ーカルメモリのアクセスを禁止するローカルメモリアク
   セス禁止手段と、前記ホールド後にバス権を取ることに
   よって前記マスタモジュールの他のものによる前記共有
   メモリへのアクセスを禁止する共有メモリアクセス禁止
   手段と、 前記共有メモリへのアクセスが禁止された後に、前記内
   部バスを通して前記各マスタモジュールにリセットをか
   けるリセット手段と、 を備えることを特徴とするシステムリセット装置。