JPH0289111A - 電子機器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は電子機器に関し、特に複数のＩＣ素子から構成
されるマイクロコンピュータを内蔵した電子機器に関す
るものである。

［従来の技術］ この種の電子機器で特に電池を電源とする電子機器では
、電源の電池の電圧を検出する電圧検出器を有し、電池
の電圧が一定値以下になると電圧検出器がこれを検出し
てマイクロコンピュータのＣＰＵに報知し、ＣＰＵは電
源電圧の低下によるマイクロコンピュータの異常動作、
誤動作を防止するための所定の処理、例えば電子機器の
機能のロックを行なう構成が採用されている。電圧検出
器は電圧比較回路などから構成される。

［発明が解決しようとする課題］ しかしながら上述した従来の構成では次のような欠点が
あった。

ａ）電圧検出器のコストがかかる。

ｂ）組立工程で電圧検出器の検出電圧の調整および温度
補正が必要であり、その分コストがかかる。

Ｃ）電圧検出器の消費電力が比較的大きい。

ｄ）電圧検出器が電池の電圧低下を検出するしきい値の
電圧は安全のため余裕を持ってマイクロコンピュータを
構成するＩＣ素子の動作電圧の下限よりかなり高く設定
されており、そのしきい値電圧で電圧低下が検出される
ため、電池がまだ使用できるのにもかかわらず電圧低下
が検出されるので電池容量の使用効率が悪い。

そこで本発明の課題はこの種のマイクロコンピュータを
内蔵した電子機器において、従来の電圧検出器を用いず
に安価に実施でき省電力が図れる構成でコンピュータの
異常動作を招く電源電圧の低下を確実に検出できる構成
を提供することにある。

［課題を解決するための手段］ 上記の課題を解決するため本発明によれば、少なくとも
２つのメモリＩＣ素子を含む複数のＩＣ素子から構成さ
れるマイクロコンピュータを内蔵した電子機器において
、前記メモリＩＣ素子の少なくとも１つは他のメモリＩ
Ｃ素子および他のＩＣ素子より動作電圧の下限が高いも
のとし、前記コンピュータのＣＰＵは所定のタイミング
で前記動作電圧の下限が高いメモリＩＣ素子に対してア
クセスし、正常にアクセスできたか否かにより前記コン
ピュータの電源電圧が前記動作電圧の下限が高いメモリ
ＩＣ素子の動作電圧の下限以下であることを検出して所
定処理を行なうように構成された構造を採用した。

［作　用］ このような構成によれば、ＣＰＵが所定のタイミングで
動作電圧の下限が高いメモリＩＣ素子に対してアクセス
し、正常にアクセスできたか否かにより、コンピュータ
の電源電圧が動作電圧の下限が高いメモリＩＣ素子の動
作電圧の下限以下であることがＣＰＵにより検出される
。即ち従来の電圧検出器を用いずにコンピュータの異常
動作を招く電源電圧の低下をソフトウェアにより確実に
検出できる。そしてこの検出結果に応じてＣＰＵが所定
処理を行なうことにより電源電圧の低下に対処すること
ができる。

［実施例］ 以下添付した図を参照して本発明の実施例の詳細を説明
する。

呈ユ」ＵＩ」 第１図は本発明の第１実施例による電子機器のマイクロ
コンピュータから構成される制御回路の要部の構成を説
明するものである。

第１図において符号１は制御回路を構成するマイクロコ
ンピュータであり、符号６は各種表示を行なう液晶表示
素子などから構成される表示器であり、符号７は電子機
器全体の電源供給を行なう電池である０表示器６は不図
示のドライバを介してコンピュータ１のデータバスＵ、
、コントロールバス１３に接続される。

マイクロコンピュータ１の構成は、制御の主体となるマ
イクロプロセッサからなるＣＰＵ　（中央処理装置）２
、メモリとしてＣＰＵＩの制御プログラムなどのデータ
を格納したＲＯＭ　（リードオンリメモリ）３およびワ
ーキングエリアや後述する割込み処理のプログラムの格
納などに用いられるＲＡＭ　（ランダムアクセスメモリ
）４、およびマイクロコンピュータ１の異常動作を検知
してＣＰＵ２に割込みをかけるウォッチドッグタイマ５
および不図示の入出力ボートなどからなる。これらはそ
れぞれワンチップのＩＣ素子からなり、データーバスＩ
１１．アドレスバスｎ２．コントロールバス１１に接続
される。

ウォッチドッグタイマ５は周知のようにプリセット可能
なオーバーフロー出力付きのカウンタ・タイマ素子から
なる。オーバーフロー出力によりＣＰＵ２に割込みがか
けられる。ウォッチドッグタイマ５に所定の時間値をプ
リセットし、ＣＰＵ２のプログラム実行時に前記のプリ
セットした時間より短い所定時間毎にＣＰＬＩ２により
ウォッチドッグタイマ５をプリセットするようにする。

電池７の電源電圧の低下、外来ノイズ、あるいは素子の
特性の経時変化などによりマイクロコンピュータ１が異
常動作すると上記の所定時間毎のプリセットがなされず
ζウォッチドッグタイマ５がオーバーフローし、ＣＰＩ
Ｊ２に割込みがかけられる。

本実施例ではこのようなウォッチドッグタイマ５を用い
てマイクロコンピュータ１のソフトウェアによりマイク
ロコンピュータ１の異常動作を招く電池フの電源電圧の
低下を検出する。このためにＣＰＵ２、ＲＯＭ３、ＲＡ
Ｍ４、ウォッチドッグタイマ５などマイクロコンピュー
タ１を構成する各素子はそれぞれワンチップのＩＣ素子
からなるものとしてＲＯＭ３には他のＩＣ素子より動作
電圧の下限が高いものを用いるものとする。またＲＯＭ
３の所定の記憶エリアには所定のダミーデータを格納し
ておく、そしてマイクロコンビエータ１が異常動作し、
上述のようにしてウォッチドッグタイマ５によりＣＰＵ
２に割込みがかけられた場合には、ＣＰＵ２はＲＯＭ３
から前記のダミーデータを読み取り、そのダミーデータ
を正常に読み取れたか否かにより電池７の電源電圧がＲ
ＯＭ３の動作電圧の下限以下であることを検出し、表示
器６にその旨を表示して使用者に報知し、電子機器の機
能をロックするなどの所定処理を行なう。

このような本実施例の動作はＲＯＭ３に格納された制御
プログラムに従ってＣＰＵ２の処理により、第２図に示
すフローチャート図の手順で以下のように行なわれる。

電子機器の電源オンなどによりＣＰＵ２にリセットがか
かるとＣＰＵ２は第２図の処理を開始し、まずステップ
Ｓ１においてウォッチドッグタイマ５から割り込みがか
けられた場合の割込み処理ルーチン（第２図のステップ
Ｓ４から３８のルーチン）のプログラムデータをＲＯＭ
３からＲＡＭ４の所定記憶エリアに転送する。これは電
池７の電源電圧がＲＯＭ３の動作電圧の下限以下に低下
することによりコンピュータ１が異常動作してウォッチ
ドッグタイマ５から割込みがかかった場合にＲＯＭ３か
らは正常にデータの読み取りが行なえないのでＲＡＭ４
から割込み処理のプログラムを読み取って実行するため
である。

次にステップＳ２でウォッチドッグタイマ５に所定の時
間値をプリセットし、同タイマ５をスタートさせる。

続いてステップＳ３で通常のルーチンを実行する。ここ
で電池フの電圧がＲＯＭ３の動作電圧の下限以下に低下
するか或いは他の原因によりマイクロコンピュータ１が
異常動作して上記の所定時間内にウォッチドッグタイマ
５のプリセットがなされないと、ウォッチドッグタイマ
５がオーバーフローし、ウォッチドッグタイマ５からＣ
ＰＵ２に割込みがかかる。そしてＣＰＵ２はＲＡＭ４か
ら割込み処理プログラムを読み取り、それを実行するこ
とによりステップＳ４以下の処理を行なう。

、ステップＳ４ではＲＯＭ３から前述した所定のダミー
データを読み取る。ダミーデータとしては例えばＲＯＭ
３の所定番地例えば７Ｆｏｏ１番地から７ＦＦＦ）１番
地にＯＯＨからＦＦＨまで順次１づつ増加するデータを
格納しておく。

次にステップＳ５ではＲＯＭ３からダミーデータが正常
に読み取れたか否か、即ち上述したダミーデータの例で
いうと順次読み取ったデータが００）１からＦＦＨに順
次一致するか否かを調べる。

そしてダミーデータを正常に読み取れなかった場合には
電池フの電圧がＲＯＭ３の動作電圧の下限以下に低下し
たためＲＯＭ３から制御プログラムを正常に読み取れず
異常動作が生じたと判断し、ステップＳ６で表示器６に
より電池７の電圧が低下した旨を表示させ、使用者に報
知する。続いてステップＳ７で電子機器が持っている機
能、例えばキー人力機能や演算機能をロックし、電池電
圧低下の表示のみを残して他の機能をストップするゆ 一方ステップＳ５で正常にダミーデータが読み取れた場
合には異常動作は電池７の電圧低下のためでなくノイズ
などにより一時的に異常動作が発生したと判断し、ステ
ップＳ８でＣＰＵ２自体をリセットし、ステップＳ１に
戻り、ステップ３１以下の処理を再スタートする。

以上のように本実施例によればウォッチドッグタイマ５
を用い、ＲＯＭ３の動作電圧の下限をコンピュータ１の
他のＩＣ素子より高いものとして、電圧検出器を用いず
にコンピュータ１のソフトウェアにより電池７の電源電
圧の低下を確実に検出でき、それに対処することができ
る。したがって電圧検出器を用いる場合の問題を避ける
ことができ、電子機器の組立工程の簡略化、コストダウ
ン、省電力および電池容量の使用効率の向上などが図れ
る。

なお半導体メーカーの技術資料によれば、本実施例のコ
ンピュータ１のＣＰＵ２、ＲＯＭ３、ＲＡＭ４、ウォッ
チドッグタイマ５、および表示器６の不図示のドライバ
などの各ＩＣ素子を全てＣ−ＭＯＳとし、ＲＯＭ３をＣ
−ＭＯＳの大容量（４メガビット前後）とした場合には
、ＲＯＭ３以外のＩＣ素子においては３Ｖ以下で動作す
るが、ＲＯＭ３のみが製品のバラツキを考えても３．５
ｖ以下では正常な動作ができない。したがってコンピュ
ータ１の各ＩＣ素子を全てＣ−ＭＯＳとし、ＲＯＭ３を
大容量のものとすれば上述の構成を実現できる。

なお以上では上記割込み時にＲＯＭ３からダミーデータ
を正常に読み取れるか否かにより電圧低下を検出したが
、動作電圧の下限が他のＩＣ素子より高いＲＡＭがある
ものとしてこのＲＡＭを設け（これをＲＡＭ４としても
良い）、上記割込み時にこのＲＡＭに対して所定データ
を正常に書き込めるか否かにより検出を行なうこともで
きる。要するに動作電圧の下限が他のＩＣ素子より高い
メモリＩＣ素子を設け、上記割込み時にこのメモリＩＣ
素子に対して正常にアクセスできるか否かにより検出を
行なえる。

第２実施例 次に第３図は本発明の第２実施例による電子機器の制御
回路の要部構成を示している。同図において第１実施例
の第１図と共通の部分には共通の符号が付してあり、そ
の説明は省略する。

第３図に示すように本実施例では第１実施例と異なる点
として、コンピュータ１の構成において動作電圧の下限
が高いＲＯＭ３の他にもう１つのＲＯＭ８を設けている
。このＲＯＭＢの動作電圧の下限はコンピュータ１のＲ
ＯＭ３以外のＩＣ！子と同様のものとする。そしてこの
ＲＯＭ８にはウォッチドッグタイマ５からＣＰＬ１２に
割込みがなされた場合にＣＰＵ２が実行する割込み処理
プログラムを格納しておくものとする。一方ＲＯＭ３に
はＣＰＵ２の通常の制御プログラムと共に、後述のよう
に電池７の電圧低下を検出するための所定のテストプロ
グラムを格納しておくものとする。このテストプログラ
ム中にはウォッチドッグタイマ５を前述の所定時間内に
プリセットする命令が含まれるものとする。

本実施例では上述のように割込み処理プログラムはＲＯ
Ｍ８に格納しておき、ＣＰＵ２はウォッチドッグタイマ
５による割込み時に割込み処理プログラムをＲＯＭ８か
ら読み取って実行するので、ＣＰＵ２のリセット時に割
込み処理プログラムのＲＯＭ４への転送は不要である。

そしてＣＰＵ２はリセット時に直ちにりオツチドッグタ
イマ５をスタートして通常ルーチンに入る。そしてウォ
ッチドッグタイマ５から割込みがかかった場合にはＲＯ
ＭＢから割込み処理プログラムを読み取って実行するこ
とにより第４図のフローチャート図に示す手順で以下の
ように処理を行なう。

すなわち先ず第４図のステップＳ９において、次にウォ
ッチドッグタイマ５から割込みがかかった場合にステッ
プＳ１３およびＳ１４の処理を行なうように、ウォッチ
ドッグタイマ５から割込みがかかった場合のＣＰＵ２が
実行するＲＯＭ８の割込み処理プログラムの実行開始ア
ドレスを設定する割込みベクトルを変更する。

次にステップＳＩＯでウオッチドグタイマ５をプリセッ
トし、再スタートさせる。

次にステップＳｉｔではＲＯＭ３から前述のテストプロ
グラムを読み取り実行する。

次にステップＳ１２でテストプログラムを正常に実行で
きたか否かを判別する。これはウォッチドッグタイマ５
から割込みがかかるか否かによりなされる。

すなわち電池フの電圧がＲＯＭ３の動作電圧の下限より
高＜ＲＯＭ３からテストプログラムを正常に読み取り、
正常に実行できる場合にはウォッチドッグタイマ５から
割り込みはかからない。この場合は異常動作はノイズな
どにより一時的に発生したものと判断し、ステップＳ１
５でＣＰＵＺ自体をリセットする。

一方ステップＳｉｔでテストプログラムを正常に読み取
れず正常に実行できず、ウォッチドッグタイマ５のプリ
セットがなされず、ウォッチドッグタイマ５がオーバー
フローし、ウォッチドッグタイマ５から割込みがかかっ
た場合にはステップ５１３．３１４の処理を行なう。ス
テップＳ１３、Ｓ１４の処理は第１実施例の第２図のス
テップＳ６、Ｓ７と同様であり、表示器６により電池電
圧の低下を報知させ、その表示以外の電子機器の機能を
ロックする。

このような本実施例によれば第１実施例の場合と同様に
電圧検出器を用いずに電池７の電圧低下を確実に検出で
き、同様の作用効果が得られる上に更に次のような利点
がある。すなわち第１実施例の構成では最初にＲＡＭ４
に転送された前述の割込み処理プログラムがコンピュー
タ１の異常動作により破壊されてしまい、ウォッチドッ
グタイマ５から割込みがかかった場合に第２図のステッ
プ５４以下の割込み処理プログラムが正常に実行されな
い恐れがある。これに対して本実施例では割込み処理プ
ログラムはＲＯＭ８に格納され、そこから読み出されて
実行されるので割込み処理プログラムのデータがコンピ
ュータ１の異常動作によって破壊される恐れがなく、第
４図の割込み処理は確実に実行される。

なお以上の第１および第２実施例の構成でＲＯＭないし
ＲＡＭの数は上記のものに限定されないことは勿論であ
り、動作電圧の下限が他のメモリ素子などのＩＣ素子よ
り高く構成されるメモリ素子の数も１個に限定されない
ことも勿論である。

但し動作電圧の下限が高いメモリ素子と、これと別に上
述した割込み処理プログラムを格納するメモリ素子（動
作電圧の下限は低い）が必要であるから、少なくとも２
つのメモリ素子が必要である。

なお以上の第１、第２実施例ではウォッチドッグタイマ
５の割込みにより電圧検出を行なうものとしたが、電圧
検出を行なうタイミングはこれに限定されず、例えば一
定の周期で周期的に行なうことなどが考えられる。

また以上のように電源電圧の低下を検出する構成は電池
を電源とする電子機器に限らず、スイッチングレギュレ
ータなどの電源回路を電源とする電子機器にも適用でき
ることは勿論である。

［発明の効果］ 以上の説明から明らかなように本発明によれば、少なく
とも２つのメモリＩＣ素子を含む複数のＩＣ素子から構
成されるマイクロコンピュータを内蔵した電子機器にお
いて、前記メモリＩＣ素子の少なくとも１つは他のメモ
リＩＣ素子および他のＩＣ素子より動作電圧の下限が高
いものとし、前記コンピュータのＣＰＵは所定のタイミ
ングで前記動作電圧の下限が高いメモリＩＣ素子に対し
てアクセスし、正常にアクセスできたか否かにより、前
記コンピュータの電源電圧が前記動作電圧の下限が高い
メモリＩＣ素子の動作電圧の下限以下であることを検出
して所定処理を行なうように構成された構造を採用した
ので、コンピュータの異常動作を招く電源電圧の低下を
電圧検出器を用いずにコンピュータのソフトウェアによ
り確実に検出でき、それに対処することができ、電子機
器の組立工程の簡略化、コストダウン、省電力、および
電池を電源とする場合の電池容量の使用効率の向上など
が図れるという優れた効果が得られる。

【図面の簡単な説明】

第１図は本発明の第１実施例による電子機器の制御回路
の要部の構成を示すブロック図、第２図は第１図中のＣ
ＰＵによる制御処理手順を示すフローチャート図、第３
図は第２実施例による電子機器の制御回路の要部の構成
を示すブロック図、第４図は第３図中のＣＰＵの制御処
理手順のフローチャート図である。 １・・・マイクロコンピュータ ２・・・ＣＰＵ　　　　　　３・・・ＲＯＭ４…ＲＡＭ ５・・・つ誓ツチドッグタイマ ６・・・表示器　　　　　７・・・電池８・・・ＲＯＭ
　　　　　　ｊｌｌ・・・データバスＪ２２・・・アド
レスバス　Ｊ２３・・・コントロールバスｔｈ＋）御牛
Ｉｌｌ負のフＯ−ケｉ−Ｈの第２図 １　マイ７０コンヒ１−７ ＩＰＩ’ｌ呑出り８Ｈす１のブ０７フ記第１図 １マイクロつ〉と−一７ ＩＦ−＋’１軒回語宇卸哨プロ、７７詔第３図

Claims (1)

1. 【特許請求の範囲】 １）少なくとも２つのメモリＩＣ素子を含む複数のＩＣ
   素子から構成されるマイクロコンピュータを内蔵した電
   子機器において、前記メモリＩＣ素子の少なくとも１つ
   は他のメモリＩＣ素子および他のＩＣ素子より動作電圧
   の下限が高いものとし、前記コンピュータのＣＰＵは所
   定のタイミングで前記動作電圧の下限が高いメモリＩＣ
   素子に対してアクセスし、正常にアクセスできたか否か
   により前記コンピュータの電源電圧が前記動作電圧の下
   限が高いメモリＩＣ素子の動作電圧の下限以下であるこ
   とを検出して所定処理を行なうように構成されたことを
   特徴とする電子機器。 ２）前記コンピュータの異常動作を検知して前記コンピ
   ュータのＣＰＵに割込みをかける異常検知手段を設け、
   前記ＣＰＵは前記異常検知手段から割込みがかけられた
   時に前記動作電圧の下限が高いメモリに対するアクセス
   による電源電圧の検出を行なうことを特徴とする特許請
   求の範囲第１項に記載の電子機器。 ３）前記異常検知手段としてウォッチドッグタイマを用
   いることを特徴とする特許請求の範囲第２項に記載の電
   子機器。