JPH02853B2 - - Google Patents

Info

Publication number
JPH02853B2
JPH02853B2 JP7308381A JP7308381A JPH02853B2 JP H02853 B2 JPH02853 B2 JP H02853B2 JP 7308381 A JP7308381 A JP 7308381A JP 7308381 A JP7308381 A JP 7308381A JP H02853 B2 JPH02853 B2 JP H02853B2
Authority
JP
Japan
Prior art keywords
pattern
signal
memory
image
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7308381A
Other languages
English (en)
Other versions
JPS57188823A (en
Inventor
Junji Hazama
Atsushi Kawahara
Norio Fujii
Kazunari Hata
Tooru Azuma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nippon Kogaku KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Kogaku KK filed Critical Nippon Kogaku KK
Priority to JP7308381A priority Critical patent/JPS57188823A/ja
Publication of JPS57188823A publication Critical patent/JPS57188823A/ja
Publication of JPH02853B2 publication Critical patent/JPH02853B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82Auxiliary processes, e.g. cleaning or inspecting
    • G03F1/84Inspecting

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 本発明は、パターンの欠陥を検査する装置に関
し、特に半導体集積回路製作用のフオトマスク又
はレチクル上の微細パターンの欠陥を検査するパ
ターン検査装置に関するものである。
フオトマスク又はレチクルのパターンを設計デ
ーターと比較して検査する場合、比較するデータ
ー量を極力少くして、ハードウエアー又はソフト
ウエアーの負担を減らすようにパターンの特徴、
例えばパターンのエツジの数のみを抽出して、特
徴比較を行う方式が多くとられている。しかし従
来は設計データーから、特徴を抽出する手段とし
て、主にコンピユーターを用いプログラムにて特
徴を抽出する手法がとられてきた。ところが設計
データーは一例として第1図に示す様な矩形パタ
ーンを多数組み合わせて作られている。個々の矩
形パターンはレチクル、マスク上の所定の座標系
における中心座標(X、Y)幅W、高さHと座標
軸に対する回転角θの計5つのパラメーターで表
わされており、一枚のレチクル又はマスクの1チ
ツプ分のデーターとして磁気テープに格納されて
いる。又個々の矩形パターンの一部分がお互いに
重なつて存在することにより矩形だけではなく複
雑なパターンを形成できる様になつている。
一方実際のフオトマスクやレチクルのパターン
を検査する場合には、ITV等の2次元センサー
でパターンの原画像を光電的にラスタースキヤン
して、光電変換された電気信号が検査するための
処理回路に入力される。又、別の手段として一次
元センサーで光電的に水平方向のスキヤンを行い
垂直方向には検査対象を機械的に駆動する方法も
ある。どの様な手段をとつたとしても結果とし
て、2次元的にラスタースキヤンされた時系列の
映像信号が発生する。一例として第2図に示す様
に矢印で示した順序に映像信号は処理回路に入力
される。
又、ここで一度に走査される領域はマスク又は
レチクルの一部であり、全面に対して検査を行な
うには検査対象を少しずつ移動させればよい。検
査時に於てはラスタースキヤンを行つて得られた
映像信号は第2図で示した矢印の方向で、パター
ンの濃淡に応じた2値画像信号に変換された後、
例えば走査線毎に表われるエツジの数を抽出する
特徴抽出回路に入力される。ところで設計データ
は個々の矩形パターンのデータであつて、複数の
パターンを重ね合せた後の最終的なパターンはデ
ータとして保有していない。そこで計算機が演算
して複数の個々のパターンデータより重ね合せた
後の最終的なパターンを算出する事となるが、そ
の演算時間は非常に多くの時間を要するという欠
点があつた。
さらにITV等でマスク像又はレチクル像を光
電変換する場合には、ITVの受光面にキズが存
在したり、使用中にゴミが付着したりして、あた
かもマスクやレチクルに欠陥が存在する様な映像
信号が発生する。この為、ゴミやキズが存在する
領域では検査を禁止する必要がある。そこで、あ
らかじめ検査禁止領域を計算機に記憶しておい
て、検査領域中の禁止領域については、該当する
検査結果を出力しない様にプログラム上で考慮す
る必要があり、リアルタイムに検査結果を出力で
きないという欠点もあつた。
そこで、本発明の目的は、被検査物上にパター
ンを作成したときの設計データからの特徴抽出の
時間を短くすると共に、検査の時間も短くしたパ
ターン検査装置を提供することにある。
この目的を達成するために、本発明においては
以下のように構成する。すなわち、レチクルやマ
スクの如き被検査物上のパターンの原画像を走査
して、原画像を画素化した画像2値信号を発生す
る走査手段と、設計データを入力として、原画像
の各画素が設計上備えるべき設計2値信号を発生
する手段と、画像又は設計2値信号から、一定範
囲の2値画像が所定の特徴を備えていることを検
知したとき検知情報を発生する特徴検知手段と、
この検知手段に設計2値信号を入力する第1状態
と、画像2値信号を入力する第2状態とを切換え
る手段と、第1状態のとき設計2値信号の入力に
基づく検知手段の検知情報を記憶する記憶手段
と、第2状態のときの画像2値信号に基づく検知
手段の検知情報と、記憶手段に記憶された設計2
値信号に基づく検知情報とを比較して、両者が異
なるとき欠陥情報を発生する比較手段、とを設け
る。
以下に本発明の実施例を説明するが、実施例で
は、ICチツプ作成用のレチクルやフオトマスク
の欠陥を検査する場合について述べるが、その他
に電子回路を組むプリント基板等の検査にも応用
できる。
第3図は、本発明の一実施例を示すブロツク図
である。マスク又はレチクルのパターンの設計
値、すなわち第1図に示した5つのパラメータ
(X、Y、θ、H、W)は、磁気テープ(以下、
MTとする。)1に1チツプ分が記録されている。
計算器2は、MT1から設計データを読込み、画
像メモリ4に2値画像を展開しやすいような情報
Aに変換して、展開回路3に送り出す。
一方、ITVを有する走査手段としての撮像回
路9は、第2図に示したITVのラスタ走査によ
つて得られるパターンの原画像に応じたアナログ
映像信号を2値化した画像信号Dを出力する。画
像信号Dは、ITVの水平走査線分のアナログ映
像信号をクロツク信号によつてサンプリングし
て、ITVの入力画面を画素化した信号である。
また画像メモリ4は、ITVの入力画面を画素化
したときの画素数と同じビツト数を有し、展開回
路3が出力するアドレス情報Bに基づいて、1ビ
ツト単位でアクセスされる。読出回路5は、画像
メモリ4からITVの走査の順に対応するビツト
から2値信号を順次読出して、画像信号Dと同一
形式で、設計2値信号としての時系列の参照信号
Cを出力する。以上の展開回路3、画像メモリ
4、及び読出回路5によつて、設計信号発生手段
を構成する。
切換回路10は、画像信号Dと参照信号Cのい
ずれか一方を、次の特徴検知回路(以下、単に検
知回路とする。)6に出力する。検知回路6は、
例えば水平走査線上に表われるパターンのエツジ
数を検知したり、パターンの角が所定の角度であ
ることを検知して、検知情報としての特徴情報E
を出力する。記憶手段としての特徴メモリ7は、
切換回路10がa側、すなわち第1状態として参
照信号Cを入力しているときに、検知回路6によ
つて検知された特徴情報Eを順次保持する。比較
回路8は、検知回路6が画像信号Dを入力したと
きに出力する特徴情報Eと、特徴メモリ7に保持
された特徴情報とを順次比較して、各々の特徴情
報が異なつていれば、それは欠陥ありとして、計
算機2へ欠陥情報を出力する。
尚、画像メモリ4が入力する画像信号D、及び
比較回路8が入力する禁止信号Gとして作用する
参照信号Cは、ITVの受光面上の異物や傷に対
して、比較回路8の比較動作を禁止するために設
けられている。
次に、第3図に示したブロツク図の動作、及び
各部の詳細な構成について説明する。
第4図は一例としてレチクル13中の検査する
領域14を示す。領域14は、ITVの撮像領域
と一致するものである。MT1には、1チツプ
分、すなわちレチクル全面分の設計データが記録
されているから、領域14に相当する設計データ
だけを選び出す必要がある。そこで計算機2は、
検査の開始前に、MT1からレチクル全面の全て
の設計データを読込み、その設計データを内部の
記憶装置にレチクル上の検査領域毎に振り分けて
記憶する。こうして、検査領域毎に振り分けて格
納された設計データのうち、例えば上述の領域1
4に関連する設計データを選び出す。このとき、
第5図に示すように、領域14から一部がはみ出
すような、斜線で示した矩形パターン15の設計
データについても選び出す。
次に計算機2は、矩形パターンの5つのパラメ
ータを、展開回路3に入力可能な情報Aに変換す
る処理を行なう。ここで、展開回路3の構成につ
いて、第6図により説明する。展開回路3は、情
報Aの入力によつて、画像メモリ4上のアドレス
を演算する複数のカウンタ等から構成される演算
器(以下、CULとする。)20と、演算されたア
ドレスを、画像メモリ4上の2次元的なビツトを
直接アクセスできるようにデコードする2つのデ
コーダ(以下X−DEC、Y−DECとする。)2
1,22とから構成される。計算機2が、出力す
る情報Aは、1つの矩形パターンに対して、7つ
の信号X1,X2,X3,X4,Y1,Y4,θから成り、
CUL20は、これら7つの信号を例えば時分割
に入力する。7つの信号は、第7図に示すように
定められている。すなわち、検査する領域をXY
座標で表わしたとき1つの矩形パターン25の4
つの角位置P1、P2、P3、P4を座標値で表わす。
P1は、矩形パターン25の画像メモリ4への書
込みの起点となる座標値(X1、Y1)で表わされ
る。P2、P3は矩形パターン25のX座標値
(X2)、(X3)のみで表わされ、P4は、画像メモリ
4への書込みの終点となる座標値で、(X4、Y4
で表わされる。第7図の場合、矩形パターン25
はXY座標に対して回転していないから、情報A
のうち、θは0゜パターンを示す信号となる。
CUL20は、上述の7つの信号を入力して、
不図示の内部の2つのカウンタXカウンタとYカ
ウンタとに、X1とY1をそれぞれセツトする。セ
ツトされたX1の値は、常に画像メモリ4のX方
向のビツトをアクセスするX−DEC21によつ
てデコードされ、Y1の値は、同様にY方向をア
クセスするY−DEC22にそれぞれアドレス情
報Bとして出力される。第7図の場合、X1をセ
ツトした不図示のXカウンタは、その値がX2(P2
点)に等しくなるまで、1ずつ増加を行なう。こ
の間、画像メモリ4上の対応するビツトには、論
理「1」がセツトされていく。Xカウンタは、計
数値がX2になると、再びX1にセツトされると共
に、Y1を保持した不図示のYカウンタは、1だ
け増加される。そして上述のように、Xカウンタ
がX2になるまで、画像メモリ4の対応するビツ
トに「1」をセツトしていく。以上の動作をYカ
ウンタがY4に等しくなるまでくり返す。このよ
うにして、情報Aを入力として、画像メモリ4上
には、設計値上の矩形パターン25と同一のビツ
トパターンが生成される。尚、第8図の点線に示
したように、矩形パターンがθ=45゜である場合
は、P1の座標(X1、Y1)に対して、P1からXカ
ウンタ、Yカウンタとも1ずつ増加させて、画像
メモリ4上で斜めに並ぶビツトを矢印27のよう
に順次アクセスする。次にP1から1つ上のビツ
トを始点として斜めに書き込む。こうして、斜め
に書き込むときは、その始点を矢印26のように
階段状にずらしていく。
尚、同図中、ます目の1つは、画像メモリ4の
1ビツトを表わす。また、第6図のCUL20は、
所定のクロツク信号23の出力により動作する。
もちろん、画像メモリ4は、書き込み前に、全ビ
ツトが論理「0」にクリアされる。
上述のように、画像メモリ4に検査領域分の設
計データに基づいたビツトパターンが全て書き込
まれると、第3図に示した読出回路5は、画像メ
モリ4のアドレスを操作して、ITVの走査の順
に対応するビツトから順次2値信号を読込む。
次に、第3図で示した検出回路6について第9
図により説明する。
第9図は一例として、参照信号C、又は画像信
号Dを入力して、検査領域中、又は画像メモリ4
上の2値画像から、特徴情報Eとしてパターンの
角エツジの情報(詳しくは後述する。)を抽出す
る回路を示す。時系列の参照信号C又は画像信号
Dは直列シフトレジスタ30,31を直列に複数
接続したレジスタ列に入力する。直列シフトレジ
スタ30,31のビツト数は、画像メモリ4の横
方向に並んだ一列のビツト数と等しく定められ
る。信号C又はDは、クロツク信号37によつて
順次レジスタ列に導かれる。このレジスタ列のう
ち、シフトレジスタ30で構成さる部分、例えば
2次元的なn×nビツトを切出部32とすると、
切出部32の2値情報33は、次の角情報発生回
路34に入力する。角情報発生回路34は、切出
部32中に所定の角エツジのパターンを検知した
とき、フラグ信号35を出力すると共に角エツジ
の形状に応じて符号化したコード36を出力す
る。このコード36は、例えば切出部32中に表
われるパターン(2値論理)の角エツジの角度、
及び角エツジの方向等によつて定められる。従つ
て、角情報発生回路34は、2値情報33を入力
として、所定の角エツジを検知するパターンマツ
チング回路と、その出力信号を入力して、符号化
するエンコーダ回路とを備えている。
次に、第3図で示した特徴メモリ7について、
第10図により説明する。特徴メモリ7は第9図
に示した角情報発生回路34のフラグ信号35、
コード36とを入力する。この角エツジの情報を
保持する場合、特徴メモリ7には、フラグメモリ
43とデータメモリ44とが用意されている。領
域40は、第4図に示したITV上の検査領域1
4、又はこれと同じ画像メモリ4上の2次元的な
2値画像領域に対応する。局所領域41は、第9
図に示した切出部32によつて切出される領域に
相当し、シフトレジスタ30,31のシフトによ
り、第10図中、矢印の方向に移動する。局所領
域41は画素単位に1つずつラスタ走査と同時に
移動する。
一方、フラグメモリ43は、例えば領域40中
の水平走査線の本数、あるいは画像メモリ4の縦
方向のビツト数と同数のビツト数を有し、データ
メモリ44は、1水平走査線中の画素数、あるい
は画像メモリ4の横方向のビツト数と同数のビツ
ト数から成る1ライン分のメモリL1,L2…を有
する。
ここで、この特徴メモリ7にフラグ信号35と
コード36を格納する動作を説明する。
領域40中にパターン42が存在した場合、局
所領域41が左上隅からラスタ形式の走査を始め
ると、水平方向の1走査中に角エツジがなけれ
ば、フラグメモリ43には順次対応するビツトに
「0」が入る。そして第10図のようにパターン
42の90゜の角エツジが局所領域41の中央に表
われると、縦方向の走査位置に対応したフラグメ
モリ43のビツトに「1」が入る。同時に、メモ
リL1には、横方向の走査位置に対応したビツト
に「1」が入力されると共に、続く数ビツトにコ
ード36がC1として格納される。その他のビツ
トには「0」が入力される。さらに領域41が右
へ移動して、パターン42の右上の角をとらえる
と、メモリL1には、その走査位置に対応したビ
ツトに「1」、続く数ビツトにコード36として
C2が入力される。以上のように、領域40の全
面を、局所領域41が走査し終ると、フラグメモ
リ43には、水平方向の走査線上に表われる角エ
ツジの数だけ対応するビツトに「1」が保持さ
れ、データメモリ44には、フラグメモリ43中
の「1」の数に等しいライン分のメモリに符号化
した角エツジの情報が記憶される。
以上に述べた、MT1から設計データを読込
み、特徴メモリ7に特徴情報を記憶するまでの動
作は、切換回路10をa側にした非検査時すなわ
ち第1状態に行なわれる。また、特徴メモリ7に
記憶された1画面分の特徴情報は、計算機2の内
部又は外部記憶装置へ転送される。そして、この
動作をレチクル又はマスク全面に渡つて行なうこ
とによつて、レチクルやマスクの1チツプ分の特
徴情報が計算機2の記憶装置に蓄積される。そし
て、実際にレチクルやマスクをITVで撮像して
検査するときは、この記憶装置から1画面分の特
徴情報が、特徴メモリ7へ転送される。
次に、第3図に示した比較回路8の動作につい
て説明する。比較回路8は、切換回路10をb側
にした第2状態としての検査時に働くものであ
り、画像信号Dを入力して、抽出された特徴情報
と、特徴メモリ7に保持された特徴情報とを順次
比較する。
画像信号Dが、検知回路6に入力すると、第9
図に示したように、角情報発生回路34はITV
で撮像したレチクル上のパターンの角エツジに応
じて、フラツグ信号35とコード36を出力す
る。この時、比較回路8は、フラツグメモリ43
の、ITVの走査線に対応したビツトの内容を調
べて、そのビツトが「1」であれば、データメモ
リ44中のそのラインに相当するメモリから記憶
された各ビツトの2値信号を時系列に読出す。そ
して、このデータメモリ44からの時系列の信号
は、ITVの走査と同期して、検知回路6のフラ
ツグ信号35が発生したとき、コード36と順次
比較されていく。そして、レチクル上のパターン
の角エツジが、設計上の角エツジと異なる場合、
すなわち、データメモリ44中のコードと、検知
回路6が出力するコードが異なれば、計算器2へ
欠陥情報を出力する。
次に第3図で示した禁止信号Gについて説明す
る。
一般に、ITV等の撮像素子の受光面には、小
さな傷が付いていたり、あとからゴミ等の異物が
付着しやすい。この傷やゴミによつて、レチク
ル、又はマスク上のパターンに欠陥がなくても、
欠陥ありとして検査されることがある。そこで、
ITVで撮像される1画面中、傷やゴミが存在す
る部分では、比較回路8の比較動作を禁止する。
そこで、ITVにパターンの無い無地の画像を
入力する。これにより受光面の傷や異物に応じた
画像信号が得られるので、この画像信号Dを、画
像メモリ4に入力する。すると画像メモリ4に
は、1画面の傷や異物に応じた2値画像が生成さ
れる。これは、検査開始の前、すなわち、特徴メ
モリ7に特徴情報が保持し終つてから行なわれ
る。そして、検査時には、ITVの走査と同期し
て、読出回路5から出力される時系列の参照信号
Cは、禁止信号Gとして、比較回路8に入力す
る。禁止信号Gが論理「1」で傷や異物を表わす
とすれば、比較回路8は、禁止信号Gの論理
「1」が入力した時点で比較動作を中止し、論理
「0」が入力された時点から、比較動作を再開す
る。尚、比較動作の中止の間でも、検知回路6、
特徴メモリ7は前述の動作を行なつている。
また、ITVの受光面に付着するゴミは時間と
共に増加する傾向があるが、レチクル数枚分の検
査時間内に、その位置が変化することは少ない。
そこで、受光面の傷や異物についての画像を、あ
らかじめ画像メモリ4に生成し、その2値画像を
信号Hとして計算機2の内部の不揮発性メモリに
転送して保持しておく。そして、必要な時点で、
この不揮発性メモリから画像メモリ4へ傷や異物
の2値画像を読出して書き込めばよい。受光面の
傷や異物による比較動作の禁止を、上述のように
行なうことによつて、ITVの走査と同時に、す
なわちリアルタイムに行うことができるので、検
査時間を短縮する利点がある。
以上、本発明の実施例を述べたが、他の実施例
として、検知回路6、特徴メモリ7、比較回路8
から成る検査回路を複数設けて、第11図に示す
ように接続してもよい。この場合、もう1組の検
査回路の検知回路6aは、検知回路6では検知で
きない特徴的なパターンを検知するようにする。
例えば、前述のようにパターンの角エツジのみを
検知する場合、レチクルやマスク上に設計データ
中には存在しない微小パターンが形成されていて
も、欠陥であるとして判定されない。
そこで、検知回路6aは、ITVの1走査線上
に存在するパターンのエツジ数を特徴情報として
発生するものにする。この走査線毎のエツジ数を
設計データから検知して、特徴メモリ7aに保持
する。そして、検査時には比較回路8aが、走査
線毎にエツジ数を検査するようにすれば、微小パ
ターンは欠陥として確実に捉えることができる。
このように、パターンの特徴を検知する際、並
列的に複数の異なる特徴を検知させれば、レチク
ル又はマスク上のパターンの欠陥は、より確実に
みつけることができる。
複数の特徴とは、前述の角エツジの形状や、エ
ツジ数のみならず、幾何学的なパターンが有する
全ての特徴、例えば、円形、方形、三角形等の独
立した1つのパターンそれ自体の形状、円形状の
パターンの曲率、複数の線状パターンの線間隔等
に関する特徴を意味する。このように、実施例に
よれば、画像メモリからITVの走査で得られる
時系列の画像信号と同一形式の参照信号を得るこ
とによつて、特徴の検知回路等が、設計データか
らの特徴検知と、レチクル又はマスクからの特徴
検知とに兼用できるばかりでなく、特徴検知のア
ルゴリズムを変更しても計算機のプログラムを変
更する必要がなく、単に、特徴検知回路、特徴メ
モリ、比較回路等の変更だけでよい。また、
ITVからの画像を検査するとき、画像メモリを
検査の禁止領域用のメモリに使用することができ
るので、傷や異物による誤検査を防止できるだけ
でなく、1画面中の任意の領域を非検査領域とし
て設定することもできる。
以上のように、本発明においては、複数の個々
の設計パターンデータから演算により重ね合せ後
の最終パターンを算出する必要が無い為極めて高
速の検査処理が可能である。また、特徴検知手段
は設計データの特徴検知と、被検物上のパターン
の特徴検知とで兼用しているので装置の構成が簡
単になる。
【図面の簡単な説明】
第1図は設計データの矩形パターンを示す図、
第2図はパターンの映像信号の走査を示す図、第
3図は、本発明の特定の実施例を示すブロツク
図、第4図及び第5図はレチクル中の検査する領
域を示す図、第6図は、第3図示の装置中の展開
回路を示す図、第7図及び第8図は、第6図示の
回路の信号を説明する図、第9図は、第3図示の
装置中の検出回路を示す図、第10図は、第3図
示の装置中の特徴メモリを示す図、第11図は、
本発明の別の実施例を示す図である。 〔主要部分の符号の説明〕、走査手段……9、
設計信号発生手段……3,4,5、特徴検知手段
……6、切換手段……10、記憶手段……7、比
較手段……8。

Claims (1)

    【特許請求の範囲】
  1. 1 被検査物上に、設計データに基づいて作成さ
    れた幾何学的なパターンが、設計通りに形成され
    ているか否かを検査する装置において、前記パタ
    ーンを走査して、画素化した画像2値信号を発生
    する走査手段と;設計データより設計2値信号を
    発生する設計信号発生手段と;2値画像が所定の
    特徴を備えていることを検知したとき、検知情報
    を発生する特徴検知手段と;該特徴検知手段に、
    前記設計信号発生手段の出力と、前記走査手段の
    出力のいずれかを択一的に切替えて前記特徴検知
    手段へ入力する切換手段と;前記切換手段が設計
    信号発生手段を選択したとき、前記特徴検知手段
    の検知情報を記憶する記憶手段と;前記切換手段
    が走査手段を選択したとき前記特徴検知手段の検
    知情報と、前記記憶手段に予め記憶された該走査
    手段の出力と対応する部分の前記設計2値信号に
    基づく検知情報とを比較して、両者が異なるとき
    欠陥情報を発生する比較手段とを有することを特
    徴とするパターン検査装置。
JP7308381A 1981-05-15 1981-05-15 Inspecting device for pattern Granted JPS57188823A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7308381A JPS57188823A (en) 1981-05-15 1981-05-15 Inspecting device for pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7308381A JPS57188823A (en) 1981-05-15 1981-05-15 Inspecting device for pattern

Publications (2)

Publication Number Publication Date
JPS57188823A JPS57188823A (en) 1982-11-19
JPH02853B2 true JPH02853B2 (ja) 1990-01-09

Family

ID=13508077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7308381A Granted JPS57188823A (en) 1981-05-15 1981-05-15 Inspecting device for pattern

Country Status (1)

Country Link
JP (1) JPS57188823A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5427370A (en) * 1977-08-02 1979-03-01 Olympus Optical Co Ltd Edge processing method in pattern test
JPS5472077A (en) * 1977-11-19 1979-06-09 Fuji Electric Co Ltd Pattern inspection apparatus
JPS5472975A (en) * 1977-11-24 1979-06-11 Hitachi Ltd Mask inspecting method
JPS54102837A (en) * 1978-01-28 1979-08-13 Nippon Telegr & Teleph Corp <Ntt> Pattern check system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5427370A (en) * 1977-08-02 1979-03-01 Olympus Optical Co Ltd Edge processing method in pattern test
JPS5472077A (en) * 1977-11-19 1979-06-09 Fuji Electric Co Ltd Pattern inspection apparatus
JPS5472975A (en) * 1977-11-24 1979-06-11 Hitachi Ltd Mask inspecting method
JPS54102837A (en) * 1978-01-28 1979-08-13 Nippon Telegr & Teleph Corp <Ntt> Pattern check system

Also Published As

Publication number Publication date
JPS57188823A (en) 1982-11-19

Similar Documents

Publication Publication Date Title
US6865288B1 (en) Pattern inspection method and apparatus
US4589139A (en) Apparatus for detecting defects in pattern
JPH0160767B2 (ja)
KR960013357B1 (ko) 화상데이타 검사방법 및 장치
JPH08272078A (ja) パターンの検査方法及び検査装置
JPH02853B2 (ja)
JP3919505B2 (ja) パターン検査装置および方法
JPS642992B2 (ja)
JPH063541B2 (ja) パターン検査装置
JP3116438B2 (ja) プリント配線基板の検査装置および検査方法
JPS5821110A (ja) パタ−ン検査装置
JPH0610815B2 (ja) 配線パターンの検査方法およびその装置
JPS5821107A (ja) パタ−ン検査装置
JP2003203218A (ja) 外観検査装置および方法
JPS5821109A (ja) パタ−ン欠陥検査装置
JPH0332723B2 (ja)
JPS5821108A (ja) パタ−ン欠陥検査装置
JP5075306B2 (ja) ウエハ欠陥検査装置およびそのウエハ欠陥検査方法
JPH0772089A (ja) パターン欠陥検査装置
JPS59196446A (ja) 不良認識装置
JPH0720060A (ja) パターン欠陥および異物検査装置
JPS6057929A (ja) パターン欠陥検出装置
JPS5821111A (ja) パタ−ン検査用の位置合わせ装置
JPH0453253B2 (ja)
JPH0480427B2 (ja)