JPH028474B2 - - Google Patents

Info

Publication number
JPH028474B2
JPH028474B2 JP60136645A JP13664585A JPH028474B2 JP H028474 B2 JPH028474 B2 JP H028474B2 JP 60136645 A JP60136645 A JP 60136645A JP 13664585 A JP13664585 A JP 13664585A JP H028474 B2 JPH028474 B2 JP H028474B2
Authority
JP
Japan
Prior art keywords
circuit
substrate
wiring board
board
break
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60136645A
Other languages
English (en)
Other versions
JPS61294890A (ja
Inventor
Sukeo Kai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SMC Corp
Original Assignee
SMC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SMC Corp filed Critical SMC Corp
Priority to JP60136645A priority Critical patent/JPS61294890A/ja
Publication of JPS61294890A publication Critical patent/JPS61294890A/ja
Publication of JPH028474B2 publication Critical patent/JPH028474B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

【発明の詳細な説明】 (a) 技術分野 この発明は、能率的に配線基板の回路切れ有無
を検査する方法に関する。
(b) 従来技術とその欠点 配線基板を製造するには、出発基材として両面
銅張積層板を使用して、レジスト工程とエツチン
グ工程との組み合わせにより表面および裏面に所
望の回路パターンを形成するようにしている。勿
論、一般にはスルーホールも形成する必要がある
ためにスルーホール部に対するメツキ処理をも行
う。また、出発基材として誘電体からなるベーク
ライトやプラスチツクフアイバ基材を使用するも
のでは、所謂CC−4法や化学メツキと電気メツ
キを併用して基板両面およびスルーホール部に所
望の回路パターンを形成する。これらの配線基板
の製造方法では、レジスト工程において回路パタ
ーンに対応する耐酸インク層をスクリーン印刷に
よつて形成したり、または紫外線感光フイルムを
載せて回路パターンを露光するとによつて回路パ
ターンに対応するレジスト膜を形成するが、コン
ピユータ用基板等配線パターンが非常に複雑で、
且つ密度が高いものでは一つ一つの配線ラインが
極めて細くなるため、レジスト膜を形成するとき
にゴミ等が付着すると回路切れが容易に発生す
る。即ち、レジスト膜を形成するときに回路ライ
ンの部分にゴミ等が付着してしまうと、その部分
にレジスト膜が正しく載せられなくなつてエツチ
ング工程によつてその部分の回路が簡単に切れて
しまうことになる。第3図は配線基板製造工程に
おいて回路切れが生じる場合を示している。図に
おいて1は基板、2は銅、3はレジスト膜、4は
ゴミを示す。また30はゴミ4によつて開いたレ
ジスト切れ部を示す。(A)、(B)の工程でレジスト膜
を形成した後、(C)の工程でエツチングによりパタ
ーン形成するが、このときレジスト膜切れ部30
があるために回路切れ部20が生じる。第4図は
同回路切れの生じた部分を上方から見た図であ
る。
上記のような問題を解決するため、一般には高
密度の基板を製造する場合には少なくともレジス
ト工程をクリーンルームで行うようにするが、実
際には0.1mm程度の衣服の繊維によつても回路切
れが生じることがあるため、問題を完全に解決す
ることができない。そこで、このような回路切れ
を早期に発見するために、完成した配線基板をす
べて回路テスタにかけ回路の断線があるかどうか
を確認するようにしていた。
しかしながら、回路テスタやすべての配線基板
をチエツクするには、一つ一つの基板に対してチ
エツク端子にピンを立てる必要があり、しかもそ
のピンの総数は数百本〜数千本程度と非常に多く
なるため作業性が非常に悪くなる欠点があつた。
また、回路が変わる度にピンの配置を変えなけれ
ばならず、さらにそのピンを正確にセツトするた
めの治具も製造しなければならないために作業能
率が非常に悪いとともに回路チエツクに要するた
めのコストも非常に高くなる欠点があつた。
(c) 発明の目的 この発明の目的は、配線基板の製造中または製
造後に簡単な工程を付加するだけで回路切れの有
無を簡単にチエツクすることのできる検査方法を
提供することにある。
(d) 発明の構成および効果 この発明は要約すれば、回路の形成された誘電
体からなる基板に暗状態にて高周波またはマイク
ロ波を当てて基板内に交番電界を発生させ、回路
切れ部を生じる放電を光センサによつて検出する
ことを特徴とする。
本発明者は導電体の回路が形成された誘電体か
らなる基板全体に高周波またはマイクロ波を当て
ると回路切れ部で放電が生じるのを発見した。こ
の原因は高周波またはマイクロ波を誘電体に当て
ることによつて基板内部に分極現象が生じ、回路
上に分極電荷が生じるためと考えられる。即ち、
高周波またはマイクロ波によつて誘電体内に分極
が生じ、それによつて回路上に分極電荷が生じる
が、若し回路に数ミクロン〜数十ミクロン程度の
狭いギヤツプが形成されていると(回路切れが生
じていると)、その部分での電界強度が非常に大
きくなつて放電を起こすことになるからである。
勿論、ギヤツプ間の電位が同電位である瞬間には
放電は生じないが、一般には回路パターンが非常
に複雑であり、基板内の分極現象も基板内の電界
の変化に対して遅れると考えられるため、数ミク
ロン〜数10ミクロン程度のギヤツプ間にもある瞬
間において電位差が生じるものと考えられる。こ
の場合、ギヤツプ間は数ミクロン〜数十ミクロン
程度と非常に狭いために電位差がそれ程大きくな
くても容易に放電することになる。特にこの現象
はスルーホールが形成されている配線基板におい
て著しく、高周波またはマイクロ波の出力を適当
に設定することにより、回路切れがある場合には
その部分において殆ど放電することを確認してい
る。
上記のように回路切れ部で生じる放電を光セン
サによつて検出するようにしているため、この発
明によれば、回路テスタ等を使用しなくても回路
切れのある配線基板を容易に識別することができ
る。したがつて、一つ一つの配線基板に対してピ
ンを立てる必要もなく、作業性が頗るよくなると
ともに回路テスタや治具等を必要としないため、
コストも大幅に低減する効果がある。
(e) 実施例 第1図はこの発明に係る回路切れ検査方法を工
程順に示す図である。
(A)、(B)…ここまでの工程は第2図A,Bに示し
た工程と同じである。即ち、出発基材として誘電
体(エポキシ基材、ベークライト基材、グラスフ
アイバ基材等)1の上下両面に銅箔2が貼着され
ている両面銅張積層板を使用し、(B)の工程で回路
パターン部に耐酸インク3をスクリーン印刷手法
によつて載せる。耐酸インク3に代えて紫外線露
光フイルムを使用し、回路パターンを露光するよ
うにしてもよい。(B)の工程は回路パターン部を耐
酸インク3によつてレジストする工程である。(C)
においては耐酸インク3を載せた後、エツチング
を行い、回路を形成して耐酸インク3を除去す
る。尚、説明上、スルーホールを除いているが、
図示しない部分に上下の回路を接続するための必
要なスルーホールが形成されているものとする。
スルーホールの形成は化学メツキと電気メツキを
組み合わせる方法等、公知の方法によつて行われ
る。
(D)…この工程では、周囲を暗くしてマイクロ波
発振器5によつて基板1に対してマイクロ波を放
射する。また基板1の上部の適当な部分に光セン
サ6を配置する。この工程によつて第2図に示し
た場合と同様に若し上側の回路に回路切れ部20
が存在していれば、この部分で放電が生じ、光p
が発光する。光センサ6はこの光pを受光し、基
板1に回路切れが生じていることを認織する。
(B)…この工程では、基板1の上下を入れ換えて
再びマイクロ波を放射する。この場合も(D)の工程
と同じであり、基板1の裏面の回路に回路切れが
存在するとその部分から発光して光センサ6によ
つてその発光が認織される。
したがつて、上記(D)および(E)の工程により基板
両面の回路に回路切れ部があるかどうかを判定す
ることができる。
上記の工程を自動的に行うには、例えば次の方
法がある。
第2図は第1図D、Eに示した回路切れ検査工
程を実施するための回路切れ検査装置の概略図で
ある。回路パターンが形成された基板10はベル
トコンベア11によつてその矢印方向に搬送され
てくる。12は回路切れ検査装置本体であり、こ
の上部にマイクロ波発振器13が設置されてい
る。また検査装置12の入口および出口にはマイ
クロ波が外部に漏れるのを遮断するワイヤカーテ
ン14,15が配置されている。さらに検査装置
12の内部には2個の光センサ16,17および
シール貼着器18が設置されている。搬送ベルト
11は透明体で構成され、下から基板10の裏面
の回路パターンが見えるようになつている。光セ
ンサ16,17の配置位置はマイクロ波発振器1
3とシール貼着器18の間であり、搬送ベルト1
1を挾んで上下の適当な位置に設けられている。
シール貼着器18は光センサ16,17によつて
回路切れが検出された基板に対してシールを貼着
するものである。不良基板がシール貼着器18の
下方にくると上下動可能な軸18aが下方に移動
して基板表面に所定のシールを貼着する。尚、検
査装置12の内部は暗状態に設定されている。上
記の検査装置において基板10が搬送ベルト11
によつて運ばれ、検査装置12内のマイクロ波発
振器13の下部に到達すると、発振器13が駆動
して基板にマイクロ波を放射する。このとき基板
の表面または裏面に回路切れがあるとその部分で
放電が生じるため、その現象を光センサ16また
は17によつて検出する。表面に回路切れがある
場合には光センサ16によつて検出され、裏面に
回路切れがある場合には光センサ17によつて検
出される。いずれかの光センサによつて回路切れ
が検出されると、その基板がシール貼着器18の
下方に到達したときにこの貼着器18が駆動され
て軸18aによつてシールが基板表面に貼着され
る。こうして回路切れがある配線基板は自動的に
識別されてシールが貼着され、検査装置12から
外部へ搬送されていく。後方の工程において作業
者はシールの貼着されている配線基板を不良基板
として取り除くことになる。尚、第2図ではマイ
クロ波の照射を1回だけとしたが、検査装置12
内で配線基板を裏返して再びマイクロ波を放射す
るようにしてもよい。この場合には、光センサは
1個でよく、また搬送ベルト11は透明体でなく
てもよい。実験によれば、このようにした方が良
い結果を得た。また上記の実施例ではマイクロ波
を使用したが、高周波であつても良い。
【図面の簡単な説明】
第1図はこの発明に係る回路切れ検査方法を工
程順に示す図である。第2図は回路切れ検査装置
の概略図である。また第3図は配線基板製造工程
において回路切れが生じる原因を説明する図であ
り、第4図は回路切れが生じている基板の一部を
示す図である。

Claims (1)

    【特許請求の範囲】
  1. 1 誘電体からなる基板の表面または/および裏
    面に導電体の回路を形成した後、暗状態にて回路
    全体に高周波またはマイクロ波を放射して前記基
    板内に交番電界を発生させ、回路切れ部で生じる
    放電を光センサによつて検出することを特徴とす
    る配線基板の回路切れ検査方法。
JP60136645A 1985-06-21 1985-06-21 配線基板の回路切れ検査方法 Granted JPS61294890A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60136645A JPS61294890A (ja) 1985-06-21 1985-06-21 配線基板の回路切れ検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60136645A JPS61294890A (ja) 1985-06-21 1985-06-21 配線基板の回路切れ検査方法

Publications (2)

Publication Number Publication Date
JPS61294890A JPS61294890A (ja) 1986-12-25
JPH028474B2 true JPH028474B2 (ja) 1990-02-23

Family

ID=15180158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60136645A Granted JPS61294890A (ja) 1985-06-21 1985-06-21 配線基板の回路切れ検査方法

Country Status (1)

Country Link
JP (1) JPS61294890A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107014834B (zh) * 2017-04-07 2019-07-16 中国人民解放军61489部队 一种利用超宽谱高功率微波对电声警报控制器进行损伤效应试验的方法

Also Published As

Publication number Publication date
JPS61294890A (ja) 1986-12-25

Similar Documents

Publication Publication Date Title
CN111901968B (zh) 一种Micro LED柔性电路板制作方法
JP4386929B2 (ja) Tab用テープキャリアの製造方法
CN108990310B (zh) 一种用于vcm音圈马达的高精度软性线路板的生产工艺
CN108521724A (zh) 一种高挠曲高密度柔性印刷线路板的制作方法
CN108966516B (zh) 一种基于支撑基板的一次压合埋容工艺
CN110545633A (zh) 一种盲孔插件的线路板的制作方法
KR20050001029A (ko) 양면 연성인쇄회로기판의 제조 방법
JPH028474B2 (ja)
CN113141703A (zh) 一种金属基软硬结合板及其生产方法
CN115568116A (zh) 一种hdi高密度多层线路板制备方法
JP3979086B2 (ja) 半導体回路検査治具
KR20220136533A (ko) 인쇄회로기판 구조체, 이를 이용하는 인쇄회로기판의 제조방법 및 패키지의 제조방법
JPH03256393A (ja) プリント配線板の製造方法
JPH114082A (ja) 印刷配線板の製造方法
KR20230132083A (ko) 기판 검사 방법
JPH0936518A (ja) 配線基板の検査方法及び装置
CN116669300A (zh) 布线基板的制造方法
JP2002296793A (ja) 露光装置及びそれを用いた多層配線板の製造方法
JP2004281827A (ja) 配線板の製造方法
JP4325214B2 (ja) 現像前露光装置及びその装置を用いたプリント配線板の製造方法
CN115866930A (zh) 电路板制造工艺及电路板
CN114206030A (zh) 一种薄型软硬结合板的生产工艺
JPH0511001A (ja) 配線基板の検査方法
KR20000041057A (ko) 인쇄회로기판의 불량검출방법
JPH0621623A (ja) プリント配線板の製造におけるソルダーレジスト処理方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees