JPH0283813A - 磁気テープヘッド試験機におけるライトパターン発生回路 - Google Patents
磁気テープヘッド試験機におけるライトパターン発生回路Info
- Publication number
- JPH0283813A JPH0283813A JP23372988A JP23372988A JPH0283813A JP H0283813 A JPH0283813 A JP H0283813A JP 23372988 A JP23372988 A JP 23372988A JP 23372988 A JP23372988 A JP 23372988A JP H0283813 A JPH0283813 A JP H0283813A
- Authority
- JP
- Japan
- Prior art keywords
- write
- data
- clock
- main
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 claims abstract description 24
- 101100108136 Drosophila melanogaster Adck1 gene Proteins 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 101000821827 Homo sapiens Sodium/nucleoside cotransporter 2 Proteins 0.000 description 2
- 101000822028 Homo sapiens Solute carrier family 28 member 3 Proteins 0.000 description 2
- 102100021541 Sodium/nucleoside cotransporter 2 Human genes 0.000 description 2
- 102100021470 Solute carrier family 28 member 3 Human genes 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101100235011 Arabidopsis thaliana LCV2 gene Proteins 0.000 description 1
- 102100040577 Dermatan-sulfate epimerase-like protein Human genes 0.000 description 1
- 102100023882 Endoribonuclease ZC3H12A Human genes 0.000 description 1
- 101710112715 Endoribonuclease ZC3H12A Proteins 0.000 description 1
- 241000282326 Felis catus Species 0.000 description 1
- 101000816741 Homo sapiens Dermatan-sulfate epimerase-like protein Proteins 0.000 description 1
- 101001096074 Homo sapiens Regenerating islet-derived protein 4 Proteins 0.000 description 1
- 101100536300 Pasteurella multocida (strain Pm70) talB gene Proteins 0.000 description 1
- 108700012364 REG1 Proteins 0.000 description 1
- 108700012361 REG2 Proteins 0.000 description 1
- 101150108637 REG2 gene Proteins 0.000 description 1
- 108091058543 REG3 Proteins 0.000 description 1
- 101100120298 Rattus norvegicus Flot1 gene Proteins 0.000 description 1
- 101100412403 Rattus norvegicus Reg3b gene Proteins 0.000 description 1
- 102100027336 Regenerating islet-derived protein 3-alpha Human genes 0.000 description 1
- 102100037889 Regenerating islet-derived protein 4 Human genes 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- QGVYYLZOAMMKAH-UHFFFAOYSA-N pegnivacogin Chemical compound COCCOC(=O)NCCCCC(NC(=O)OCCOC)C(=O)NCCCCCCOP(=O)(O)O QGVYYLZOAMMKAH-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
磁気テープヘッド試験機におけるライトパターン発生回
路に関し、 簡略化された構成により任意のライトパターンを発生す
ることができるライトパターン発生回路を提供すること
を目的とし、 最大書込み周波数に相当する周波数を発振する水晶発振
子と、前記水晶発振子のクロックにて動作するカウンタ
と、前記カウンタの出力をアドレス設定クロックとして
受け、前記水晶発振子のクロックに同期してデータバス
上のライトデータを１ビツトずつ記録するメモリと、ア
ドレス及びライトデータを受け、データバス上にライト
データを出力するレジスタとを備え、データバス上のラ
イトデータの変更により任意のパターンをメインデータ
及びメインクロックとして前記メモリ上に記録し、前記
メインデータ及びメインクロックに対応してヘッドへの
ライトクロック及びライトデータを作成するように構成
する。
路に関し、 簡略化された構成により任意のライトパターンを発生す
ることができるライトパターン発生回路を提供すること
を目的とし、 最大書込み周波数に相当する周波数を発振する水晶発振
子と、前記水晶発振子のクロックにて動作するカウンタ
と、前記カウンタの出力をアドレス設定クロックとして
受け、前記水晶発振子のクロックに同期してデータバス
上のライトデータを１ビツトずつ記録するメモリと、ア
ドレス及びライトデータを受け、データバス上にライト
データを出力するレジスタとを備え、データバス上のラ
イトデータの変更により任意のパターンをメインデータ
及びメインクロックとして前記メモリ上に記録し、前記
メインデータ及びメインクロックに対応してヘッドへの
ライトクロック及びライトデータを作成するように構成
する。
磁気テープヘッド試験機におけるライ］・パターン発生
回路に関する。
回路に関する。
磁気テープ試験機の書込み周波数は、近年益々高周波数
となっており、その範囲も書込み基本周波数に対して数
十分の−から数倍まで対応しなければならない。
となっており、その範囲も書込み基本周波数に対して数
十分の−から数倍まで対応しなければならない。
そのためパターンジェネレータの回路構成も種々の書込
み周波数を選択するためにより複雑な論理回路の設計を
要求されている。
み周波数を選択するためにより複雑な論理回路の設計を
要求されている。
従って、より簡素化された方法で任意のライトクロック
及びライトデータを発生する手段が必要になって来てい
る。
及びライトデータを発生する手段が必要になって来てい
る。
〔従来の技術及び発明が解決しようとする課題〕従来の
ライトパターン発生回路（パターンジェネレータ）は、
書込み周波数に相当する発振素子、例えば、水晶発振子
を数個使用し、論理動作にて任意の発振素子の選択を行
い、水晶発振子の基本周波数を分周してライトクロック
及びライトデータの作成を行っている。
ライトパターン発生回路（パターンジェネレータ）は、
書込み周波数に相当する発振素子、例えば、水晶発振子
を数個使用し、論理動作にて任意の発振素子の選択を行
い、水晶発振子の基本周波数を分周してライトクロック
及びライトデータの作成を行っている。
通常のライトデータパターンは第２図（ａ） 、 （ｂ
）に示すように、いわゆる２Ｆ、ＩＦのパターンである
。このようなパターンを発生するために、レジスタにア
ドレスとデータを所定のビットＦＤＸＸにて入力し、レ
ジスタからのクロックにより水晶発振子を起動し、水晶
発振子の発振周波数をカウンタにて所定の周波数に分周
し、最終的なライトデータを得ている。
）に示すように、いわゆる２Ｆ、ＩＦのパターンである
。このようなパターンを発生するために、レジスタにア
ドレスとデータを所定のビットＦＤＸＸにて入力し、レ
ジスタからのクロックにより水晶発振子を起動し、水晶
発振子の発振周波数をカウンタにて所定の周波数に分周
し、最終的なライトデータを得ている。
しかしながら、この方式では水晶発振子の周波数の整数
倍の周波数しか得られない。一方、最近では整数倍以外
に例えば、１．５Ｆのような種々のライトデータパター
ンを必要とすることがある。
倍の周波数しか得られない。一方、最近では整数倍以外
に例えば、１．５Ｆのような種々のライトデータパター
ンを必要とすることがある。
このような場合に、従来の構成ではこの種々の書込み周
波数を得るために、より多くの発振素子を必要とし、そ
のためこれらの発振素子を選択するための論理回路の素
子も多くなってしまう。
波数を得るために、より多くの発振素子を必要とし、そ
のためこれらの発振素子を選択するための論理回路の素
子も多くなってしまう。
本発明の目的は、簡略化された構成で種々のライトデー
タパターンを発生することができるパターンジェネレー
タを提供することにある。
タパターンを発生することができるパターンジェネレー
タを提供することにある。
本発明のライトパターン発生回路は、基本的に最大書込
み周波数に相当する周波数を発振する水晶発振子（１）
と、前記水晶発振子のクロックにて動作するカウンタ（
２）と、前記カウンタの出力をアドレス設定クロックと
して受け、前記水晶発振子のクロックに同期してデータ
バス上のライトデータを１ビツトずつ記録するメモリ
（３）と、アドレス及びライトデータを受け、データバ
ス上にライトデータを出力するレジスタ（７）とにより
構成される。
み周波数に相当する周波数を発振する水晶発振子（１）
と、前記水晶発振子のクロックにて動作するカウンタ（
２）と、前記カウンタの出力をアドレス設定クロックと
して受け、前記水晶発振子のクロックに同期してデータ
バス上のライトデータを１ビツトずつ記録するメモリ
（３）と、アドレス及びライトデータを受け、データバ
ス上にライトデータを出力するレジスタ（７）とにより
構成される。
データバス上のライトデータの変更により任意のパター
ンをメインデータ及びメインクロックとして前記メモリ
上に記録し、前記メインデータ及びメインクロックに対
応してヘッドへのライトクロック及びライトデータを作
成する。
ンをメインデータ及びメインクロックとして前記メモリ
上に記録し、前記メインデータ及びメインクロックに対
応してヘッドへのライトクロック及びライトデータを作
成する。
第１図は本発明の基本構成図である。図において、１は
水晶発振子（×’ｔａｌ） 、２はカウンタ（ＣＩＩＫ
）、３はメモリ （ＲＡＭ）、４及び６はアドレスデコ
ーダ（ＡＩＩＣ） 、５及び７はレジスタ（ＲＥＧ）で
ある。また、ＣＬＫは水晶発振子から発せられるクロッ
ク、ＡＤＣＫはカウンタから発せられるクロック、ＤＢ
はデータバス、ＷＤはライトデータ、ＤＳＥＬはデータ
セレクト、ＤＨはデータイネイブルである。
水晶発振子（×’ｔａｌ） 、２はカウンタ（ＣＩＩＫ
）、３はメモリ （ＲＡＭ）、４及び６はアドレスデコ
ーダ（ＡＩＩＣ） 、５及び７はレジスタ（ＲＥＧ）で
ある。また、ＣＬＫは水晶発振子から発せられるクロッ
ク、ＡＤＣＫはカウンタから発せられるクロック、ＤＢ
はデータバス、ＷＤはライトデータ、ＤＳＥＬはデータ
セレクト、ＤＨはデータイネイブルである。
このような構成において、水晶発振子１からのクロック
ＣＬＫにてカウンタ２を動作させ、このカウンタ２の出
力をメモリ３上のアドレス設定クロックＡＤＣＫとし、
一方、水晶発振子１のクロックＣＬにに同期してデータ
バスＤＢ上のライトデーターＤをメモリ３上に１ビツト
ずつライトし、データバスＤＢ上のライトデータの変更
により任意のパターンをメモリ上にライトすることがで
きる。
ＣＬＫにてカウンタ２を動作させ、このカウンタ２の出
力をメモリ３上のアドレス設定クロックＡＤＣＫとし、
一方、水晶発振子１のクロックＣＬにに同期してデータ
バスＤＢ上のライトデーターＤをメモリ３上に１ビツト
ずつライトし、データバスＤＢ上のライトデータの変更
により任意のパターンをメモリ上にライトすることがで
きる。
第２図（ａ） 、 （ｂ） 、 （ｃ）は、−船釣なラ
イト電流（書込み電流）のパターンである。この書込み
方式をダブルパルス書込み方式と称する。（ａ）はＩＦ
、（ｂ）は２Ｆ、（ｃ）は１．５Ｆである。
イト電流（書込み電流）のパターンである。この書込み
方式をダブルパルス書込み方式と称する。（ａ）はＩＦ
、（ｂ）は２Ｆ、（ｃ）は１．５Ｆである。
この場合、例えば、（ａ）のＩＦは９７２ＫＨｚ、（ｂ
）の２Ｆはこれの２倍の周波数の１ 、９４４ＭＩＩｚ
である。
）の２Ｆはこれの２倍の周波数の１ 、９４４ＭＩＩｚ
である。
ライト電流の大きさは２２０ｍＡである。このライト電
流の大きさは磁気感応型ヘット−（ＭＲヘソドンの特性
によっている。また、（ｂ） 、（ｃ）に示すように、
２Ｆにおけるパルス周期は５１４．４ｎｓｅｃ（１ｂｉ
ｔｃｅｌｌ） 、１．５ Ｆにおけるパルス幅は４３ｎ
ｓｅｃ（１／１２ｂｉｔ ｃｅｌｌ）である。
流の大きさは磁気感応型ヘット−（ＭＲヘソドンの特性
によっている。また、（ｂ） 、（ｃ）に示すように、
２Ｆにおけるパルス周期は５１４．４ｎｓｅｃ（１ｂｉ
ｔｃｅｌｌ） 、１．５ Ｆにおけるパルス幅は４３ｎ
ｓｅｃ（１／１２ｂｉｔ ｃｅｌｌ）である。
パルス幅４３ｎｓｅｃは水晶発振子のクロック幅であり
、このクロック幅によりメモリＲＡＭ内上に書き込まれ
る。
、このクロック幅によりメモリＲＡＭ内上に書き込まれ
る。
（ｃ）に示すようなライトデータパターンは従来では水
晶発振子をこのために別個に用意しカウンタで分周する
必要があった。
晶発振子をこのために別個に用意しカウンタで分周する
必要があった。
第３図は本発明の一実施例構成図である。図において、
ＲＥＧＩ 、 ＲＥＧ２． ＲＥＧ３． ＲＥＧ４はレ
ジスタ、Ｘ’ｔａ］ １． Ｘ’ｔａｌ ２は水晶発振
子、ＣＮＴｌ、ＣＮＴ２．ＣＮＴ３はカウンタ、ＣＭＰ
は比較回路、ＬＣＶＩ、ＬＣＶ２．ＬＣν３はＴＴＬか
らＥＣＬへのレベル変換回路である。
ＲＥＧＩ 、 ＲＥＧ２． ＲＥＧ３． ＲＥＧ４はレ
ジスタ、Ｘ’ｔａ］ １． Ｘ’ｔａｌ ２は水晶発振
子、ＣＮＴｌ、ＣＮＴ２．ＣＮＴ３はカウンタ、ＣＭＰ
は比較回路、ＬＣＶＩ、ＬＣＶ２．ＬＣν３はＴＴＬか
らＥＣＬへのレベル変換回路である。
ライトパター７ （Ｄ ７ ）−レスＦＤＸＸ、 ＦＤ
ＹＹ、 ＦＤＺＺ等は各レジスタＲＥＧに人力される。
ＹＹ、 ＦＤＺＺ等は各レジスタＲＥＧに人力される。
カウンタＣｌｌＴｌ 、 ＣＮＴ２、ＣＮＴ３はメモリ
ＲＡＭへのライトデータを繰り返すためのレングスをカ
ウントするカウンタ群である。
ＲＡＭへのライトデータを繰り返すためのレングスをカ
ウントするカウンタ群である。
ＣＭＰはカウンタ群の出力とレジスタＲＥＧ１の１０ｂ
ｉ ｔを比較する。カウンタ群の出力はメモリＲＡ？ｊ
にアドレスとして入力される。メモリＲＡＭからは後述
する第５図のような波形のメインデータＭＤＴ及びメイ
ンクロックＥＸを出力する。メインデータＭＤＴ及びメ
インクロックＭＣＫは＋７ ＣＬ レベルの差動で転送
される。
ｉ ｔを比較する。カウンタ群の出力はメモリＲＡ？ｊ
にアドレスとして入力される。メモリＲＡＭからは後述
する第５図のような波形のメインデータＭＤＴ及びメイ
ンクロックＥＸを出力する。メインデータＭＤＴ及びメ
インクロックＭＣＫは＋７ ＣＬ レベルの差動で転送
される。
第４図は、ライトヘッド駆動用のドライバ回路である。
図において、ＰＤはべりフェラルドライバ、ＩＮＶはイ
ンバータ、ＭＲは磁気感応型ヘッド、Ｖ ｃａｔは定電
圧源である。ペリフェラルドライバＰＤはメインクロッ
クＭＣＫのクロックパターンに対応してメインデータＭ
ＤＴをヘッドＨに流すために、そのレベルをヘッドを駆
動するに足りるだけ充分に増幅する。
ンバータ、ＭＲは磁気感応型ヘッド、Ｖ ｃａｔは定電
圧源である。ペリフェラルドライバＰＤはメインクロッ
クＭＣＫのクロックパターンに対応してメインデータＭ
ＤＴをヘッドＨに流すために、そのレベルをヘッドを駆
動するに足りるだけ充分に増幅する。
第５図（ａ） 、 （Ｃ）はメインデータＭＤＴ及びメ
インクロックＭＣＫの波形図、（ｂ） 、 （ｄ）はメ
モリＲＡＭ内の記録パターンである。（ａ）はＩＦの場
合であり、（ｃ）は２Ｆの場合である。メモリＲＡＭ内
の記録パターンは、ＩＦでは（ｂ）に示すようにメイン
データＭＤＴの１″を１２個、“０”を１２個繰り返し
記録し、メインクロックＭ（Ｊは“１”と“０”を図示
のように人力する。
インクロックＭＣＫの波形図、（ｂ） 、 （ｄ）はメ
モリＲＡＭ内の記録パターンである。（ａ）はＩＦの場
合であり、（ｃ）は２Ｆの場合である。メモリＲＡＭ内
の記録パターンは、ＩＦでは（ｂ）に示すようにメイン
データＭＤＴの１″を１２個、“０”を１２個繰り返し
記録し、メインクロックＭ（Ｊは“１”と“０”を図示
のように人力する。
一方、２Ｆの場合は（ｄ）に示すように、メインデータ
ＭＤＴの“１”を６個、“０”を６個の繰り返し記録し
、メインクロックＭＣＫは“１′と“０”を図示のよう
に入力する。
ＭＤＴの“１”を６個、“０”を６個の繰り返し記録し
、メインクロックＭＣＫは“１′と“０”を図示のよう
に入力する。
このような方法をとるとメインクロックＭＣにの“１″
のクロックパターンを任意に変えることによって、その
パターンに対応してＭＲヘッドにライトデータパターン
を流すことができる。
のクロックパターンを任意に変えることによって、その
パターンに対応してＭＲヘッドにライトデータパターン
を流すことができる。
以上説明したように、本発明によれば数個の構成素子に
よりライトパターン発生回路を構成することができ、ま
た、１つの水晶発振子で数パターンのライトクロック及
びライトデータを作成することができる。
よりライトパターン発生回路を構成することができ、ま
た、１つの水晶発振子で数パターンのライトクロック及
びライトデータを作成することができる。
第１図は、本発明のライトパターン発生回路の基本構成
図、 第２図（ａ） 、 （ｂ） 、 （ｃ）は、ライトデー
タパターンを説明する図、 第３図は、本発明の一実施例構成ブロック図、第４図は
、ライトヘッド駆動用のドライバ回路図、及び 第５図（ａ＞ 、 （ｂ） 、 （ｃ） 、 （ｃｌ）
は、メインクロック及びメインデータのパターン及び記
録パターンを説明する１図である。 （符号の説明） １・・・水晶発振子、 ２・・・カウンタ、 ３・・・メモリ、 ４，６・・・アドレスデコーダ、 ５．７・・・レジスタ。
図、 第２図（ａ） 、 （ｂ） 、 （ｃ）は、ライトデー
タパターンを説明する図、 第３図は、本発明の一実施例構成ブロック図、第４図は
、ライトヘッド駆動用のドライバ回路図、及び 第５図（ａ＞ 、 （ｂ） 、 （ｃ） 、 （ｃｌ）
は、メインクロック及びメインデータのパターン及び記
録パターンを説明する１図である。 （符号の説明） １・・・水晶発振子、 ２・・・カウンタ、 ３・・・メモリ、 ４，６・・・アドレスデコーダ、 ５．７・・・レジスタ。
Claims (1)
- 【特許請求の範囲】 １、最大書込み周波数に相当する周波数を発振する水晶
発振子（１）と、 前記水晶発振子のクロックにて動作するカウンタ（２）
と、 前記カウンタの出力をアドレス設定クロックとして受け
、前記水晶発振子のクロックに同期してデータバス上の
ライトデータを１ビットずつ記録するメモリ（３）と、 アドレス及びライトデータを受け、データバス上にライ
トデータを出力するレジスタ（７）とを備え、 データバス上のライトデータの変更により任意のパター
ンをメインデータ及びメインクロックとして前記メモリ
上に記録し、前記メインデータ及びメインクロックに対
応してヘッドへのライトクロック及びライトデータを作
成することを特徴とする磁気テープヘッド試験機におけ
るライトパターン発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23372988A JPH0283813A (ja) | 1988-09-20 | 1988-09-20 | 磁気テープヘッド試験機におけるライトパターン発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23372988A JPH0283813A (ja) | 1988-09-20 | 1988-09-20 | 磁気テープヘッド試験機におけるライトパターン発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0283813A true JPH0283813A (ja) | 1990-03-23 |
Family
ID=16959659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23372988A Pending JPH0283813A (ja) | 1988-09-20 | 1988-09-20 | 磁気テープヘッド試験機におけるライトパターン発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0283813A (ja) |
-
1988
- 1988-09-20 JP JP23372988A patent/JPH0283813A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0694796A (ja) | 自動テスト装置用イベントシーケンサ | |
| JPS6156903B2 (ja) | ||
| TWI599178B (zh) | 高解析度之脈衝寬度調變器 | |
| JPH0283813A (ja) | 磁気テープヘッド試験機におけるライトパターン発生回路 | |
| JP2903314B2 (ja) | ネガティブ遅延を有するクロック信号のモデリング回路 | |
| JPS59116829A (ja) | マイクロコンピユ−タ | |
| TWI240256B (en) | High speed optical recording apparatus | |
| JP3041484B2 (ja) | 音信号発生装置及びこれを用いた楽音発生装置 | |
| JPH0721700A (ja) | エラー訂正用メモリ装置 | |
| JP3119793B2 (ja) | クロック乗せ換え回路 | |
| JPH06187797A (ja) | メモリ集積回路 | |
| JPH0534409A (ja) | テストモード制御信号生成回路 | |
| JPH08162918A (ja) | パルス信号生成回路 | |
| CN114659573A (zh) | 换能器的双端声波激发系统、方法、电子设备及存储介质 | |
| JP2003141198A (ja) | 論理回路の省電力化装置及び方法並びにプログラム | |
| JP2001084700A (ja) | ディジタルデータのノイズ除去装置及びデータ記憶装置 | |
| JPH0286214A (ja) | 奇数分周回路 | |
| JPH02199604A (ja) | 磁気ディスク装置の書込み回路 | |
| JPH04147069A (ja) | テスト波形生成器 | |
| JPH0818421A (ja) | リセットパルス発生回路 | |
| JP2001034648A (ja) | 論理検証装置 | |
| JPS62239476A (ja) | シ−ケンス制御回路 | |
| JPH0251714A (ja) | システムクロック・ジェネレータ | |
| JPH0675656A (ja) | システムコントローラのクロック再発生回路 | |
| JPS61137294A (ja) | メモリ集積回路 |