JPH0282829A - 多重化同期保護回路 - Google Patents

多重化同期保護回路

Info

Publication number
JPH0282829A
JPH0282829A JP63233509A JP23350988A JPH0282829A JP H0282829 A JPH0282829 A JP H0282829A JP 63233509 A JP63233509 A JP 63233509A JP 23350988 A JP23350988 A JP 23350988A JP H0282829 A JPH0282829 A JP H0282829A
Authority
JP
Japan
Prior art keywords
state
synchronization
synchronization pattern
pattern detection
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63233509A
Other languages
English (en)
Other versions
JP2679734B2 (ja
Inventor
Masanori Otsuka
正則 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63233509A priority Critical patent/JP2679734B2/ja
Publication of JPH0282829A publication Critical patent/JPH0282829A/ja
Application granted granted Critical
Publication of JP2679734B2 publication Critical patent/JP2679734B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概  要〕 時分割多重化信号からフレーム同期パルスのフレームパ
ターンを検出してその同期保護を行う同期保護回路に係
り、更に詳しくは複数挿類の時分割多重化信号の同期保
護を並列して行う多重化同時保護回路に関し、 時分割多重化信号数が増加しても回路規模が増大せず、
また、同期保護段数が変更されても柔軟に対応できる同
期保護を実現することを目的とし、並列に入力する複数
の時分割多重化信号の同期パターン検出信号を直列に多
重化し同期パターン検出シリアル信号に変換するパラレ
ル/シリアル変換手段と、前記同期パターン検出シリア
ル信号及び前回の同期パターン検出状態を示す状態デー
タを入力とし次回の同期パターン検出状態を示す状態デ
ータを出力して同期パターン検出状態の状態遷移の制御
を行う状態遷移テーブルを記憶する状態遷移テーブル記
憶手段と、前記複数の時分割多重化信号の同期パターン
検出状態を示す各状態データを一時記憶する状態データ
一時記憶手段とを有し、前記時分割多重化信号毎の前記
状態データ一時記憶手段に対する前記状態データの入出
力動作及び前記状態遷移テーブル記憶手段に対する前記
同期パターン検出シリアル信号と前記状態データの入力
動作を同期させて時分割で行い、前記複数の時分割多重
化信号に対応する同期保護を対応する前記状態データに
基づいて行うように構成する。
〔産業上の利用分野〕
本発明は、時分割多重化信号からフレーム同期パルスの
フレームパターンを検出してその同期保護を行う同期保
護回路に係り、更に詳しくは複数種類の時分割多重化信
号の同期保護を並列して行う多重化同時保護回路に関す
る。
〔従来の技術〕
ディジタル伝送網において、ディジタル信号の多重化は
時分割多重により行われるが、網金体が同一のクロック
で動作していない場合、又は同一のクロックで動作して
いても、時分割多重化信号やクロックにジッタが重畳し
たり、伝送路の瞬断が発生したような場合には、局と局
の間等で時分割多重化信号の同期がとれなくなる。
このような場合を想定して、時分割多重化信号には、一
定周期毎にフレーム同期パルスと呼ばれる同期用のビッ
トが挿入されており、同期がとれなくなっても、同期保
護回路がフレーム同期パルスの同期パターンを検出する
ことにより同期を獲得し、どのタイミングでどのチャネ
ルのディジクルデータが時分割多重されているか把握す
ることができる。
同期保護回路は、複数周期分のフレーム同期パルスから
なる一定の同期パターンを検出することにより同期をと
るが、その場合に検出される時分割多重化信号において
、フレーム同期パルスと通信データとを区別することが
できないため、目的とする同期パターンが1回検出され
ただけでは、本当に同期が確立したのかどうか確定でき
ない。
すなわち、通信データのパルスが複数個検出されて、目
的とする同期パターンが偶然に検出されてしまう場合も
あり得る。そこで、通常は、目的とする同期パターンが
連続して例えば4回程度検出されたら同期を確立するよ
うにしている。このような同期保護を一般に後方保護と
呼ぶ。
逆に、同期が確立している状態で、伝送路に瞬断等が発
生すると、瞬断が発生している間だけ1回又は2回程度
同期パターンが検出できなくなり、その後瞬断が回復す
ると、再び同期パターンが正常に検出できるようになる
ような場合がある。このような場合は、瞬断の間のデー
タが破壊されるだけで、あとは正常にデータが伝送され
る。そこで、同期保護回路では、同期が確立している状
態で、同期パターンが連続して例えば6回程度検出でき
ない状態までは現在の同期を維持し、6回までの間に再
び同期パターンが検出できるようになったら元の同期確
立状態に戻るようにし、同期パターンが連続して7回検
出できなくなった状態で、初めて同期がとれなくなった
として、現在の同期を放棄して前記後方保護に入るよう
にしている。
このような同期保護を一般に前方保護と呼ぶ。
上記のような同期保護を行うためには、同期保護回路内
で現在の状態を認識している必要がある。
すなわち、現在の状態は、後方保護中の状態、同期確立
状態又は前方保護中の状態のいずれであるか、そして、
後方保護中の状態の場合、何回連続してフレームパター
ンが検出されている状態であるか、前方保護中の状態の
場合、何回連続してフレームパターンが検出されていな
い状態であるかを認識する必要がある。
そこで、上記のような状態の認識を第5図に示すような
4ビツトのカウンタ出力状態(同図の円で囲まれた各状
態)で表現し、カウンタのカウントアツプ(UPで示さ
れる)、又はカウントロード(カウンタ値を再セットす
ること。LOADで示される)によって状態を遷移させ
るようにしている。
第5図において、カウンタ出力値が0000〜0011
(16進表現で、’OH〜’3M“ (「H」は16進
数であることを示す))の状態は後方保護中の状態であ
る。まず、カウンタ出力値0000 (’OH’ )の
状態は同期が完全に外れた非同期状態であり、ハンチン
グ状態と呼ばれる。次に、カウンタ出力値0001 (
’IH” )の状態は、ハンチング状態から同期パター
ンが1回検出された非同期状態、続いて、 0010(
’2o“)の状態は、′1M#の状態から更に連続して
同期パターンが1回検出された非同期状態、そして、0
011 (”3H“)の状態は、’28″の状態から更
に連続して同期パターンが1回検出された非同期状態を
示す。
上記11M#  t2M“又は13H“の各非同期状態
で、連続して同期パターンが検出できなかった場合には
、カウンタ出力値がクリアされ0000(’0)1“)
のハンチング状態に戻る。
そして、3M#の非同期状態から更に連続して同期パタ
ーンが1回検出されると、カウンタ出力価の最上位ビッ
トを除く下位3ビツトがクリアされると共に、最上位ビ
ットに1がセットされ、カウンタ出力値1000(’8
++″)の状態に遷移して同期が確立した状態に入る。
すなわち、ハンチング状態から同期パターンが連続して
4回検出されると、初めて同期確立状態になる。
次に、第5図において、カウンタ出力値が1000〜1
110 (t3M 〜′″EH″)の状態は前方保護中
の状態を示している( *3M”の同期確立状態を含む
)。まず、カウンタ出力値1001(’91″)の状態
は、同期確立状態から同期パターンが1回検出されなか
った状態、続いて、1010 (’AM ” )の状態
は、′9I(″の状態から更に連続して同期パターンが
1回検出されなかった状態である。以下、同期パターン
が連続して1回検出されない毎に、1011 (’BK
“)〜1110 (’EH″)の各状態に遷移する。
上記19M“〜″EH“の各状態では、同期パターンは
検出されないが、依然として同期状態を維持している。
これは、最上位ビットがいずれの状態も1であるで規定
される。そして、上記いずれかの状態で続いて同期パタ
ーンが検出できた場合には、下位3ビツトのカウンタ出
力値がクリアされ1000(’8M“)の同期確立状態
に戻る。
一方、%EH″の状態から更に連続して同期パターンが
1回検出されない場合は、カウンタ出力値の全ビットが
クリアされ、カウンタ出力値ooo。
(’OH’ )のハンチング状態に遷移して、同期はず
れ状態すなわちハンチング状態になる。すなわち、’8
M“の同期状態から同期パターンが連続して7回検出さ
れないとハンチング状態になる。
以上、第5図の状態遷移を実現するための従来例の構成
を第6図に示す。
同図において、まず、状態遷移カウンタ1のカウンタ値
である状態ABCD (Aが最上位ビット)は、第5図
の各4ビツトのカウンタ値の各々を規定し、′″Q H
,、′F、、 #の値を取り得る。すなわち、状態遷移
カウンタ1は16進カウンタである。
同期パターン検出パルスDETは、特には図示しない同
期パターン検出回路において、クロックCLKによって
規定される検出周期毎に、複数周期分のフレーム同期パ
ルスからなる一定の同期パターンが検出された場合に、
ハイレベルとなる信号である。
デコーダ2は、状態遷移カウンタlからの状態ABCD
、同期パターン検出パルスDET及び後述するFPカウ
ンタ3からのフレームパルスFPを入力し、第7図の状
態遷移テーブルの変換規則に従って、状態遷移カウンタ
1の状態ABCDのうち最上位ビットA、状態遷移カウ
ンタlのカウントアツプ信号UP、同じくロード信号L
OAD (セット信号)、及びハンチング状態か否かを
示すハンチング信号HUNTの状態を決定する。すなわ
ち、状態ABCD、同期パターン検出パルスDET及び
フレームパルスFPの各信号をアドレス信号とし、それ
に対応する第7図の状態遷移テーブルの各値を出力とす
るROMである。
FPカウンタ3は、ハンチング信号HUNTがハイレベ
ルに立ち上がったタイミングで初期値がセットされ(L
OADされ)、その後、ハンチング信号T(UNTがハ
イレベルの間、クロックCLKに従ってカウントアツプ
し、所定値に達したところでキャリーとしてフレームパ
ルスFPをクロックCLKに同期して出力する。そして
、キャリーが出力された後は、再び初期値がセットされ
カウントアツプを続行する。従って、フレームパルスF
Pは所定の間隔でアクティブとなるパルス列となる。そ
して、この場合のパルス間隔は、同期パターン検出パル
スDETのパルス間隔と同じになるように、初期値のセ
ットが行われる。なお、FPカウンタ3は、ハンチング
信号HUNTがローレベル(ハンチング状態)において
は、フレームパルスFPはハイレベルとなっているよう
にプリセットされる。
状態遷移カウンタ1からの状態ABCDの最上位ビット
Aは、同期状態を示す同期信号5YNCとして特には図
示しない回線部等に出力され、この信号が論理1のとき
に回線部等での同期が確定する。
上記第6図の・従来例による第5図の状態遷移の動作を
以下に示す。
まず、ハンチング状態では、状態遷移カウンタ1の状態
ABCDはooooであり、ハンチング信号HUNTは
ローレベルである。
そして、第7図の状態遷移テーブルより、同期ハターン
検出パルスDETとフレームパルスFPが同時に1とな
るタイミングで、デコーダ2がらのカウントアツプ信号
UP及びハンチング信号HUNTが1に立ち上がる。こ
れにより、状態遷移カウンタlがカウントアツプし、状
態ABCDは0001(′″IH#)となり、FPカウ
ンタ3が動作する。
そして、同期パターン検出パルスDETとフレームパル
スFPが同時に1となる毎に、デコーダ2からのカウン
トアツプ信号UPが1となり、第7図に示すように状態
遷移カウンタlの状態ABCI)が1つずつ進む。そし
て、状態0011(’3o“)で更に同期パターン検出
パルスDETとフレームパルスFPが同時に1となるこ
とにより、第7図に示すようにデコーダ2からのロード
信号LOAD及び最上位ビットAが1に立ち上がる。こ
れにより、状態遷移カウンタ1における状態ABCDは
1000(’8o ” )にセットされ、最上位ビット
Aが同期信号5YNCとして出力されて同期確立状態に
なる。
上記sIM %2H#又は′3)I″の各非同期状態で
、連続して同期パターンが検出できなかった場合、すな
わちフレームパルスFPのみが1となり同期パターン検
出パルスDETが0の場合には、第7図に示すようにデ
コーダ2からのロード信号LOADが1となり、最上位
ビットAは0であるため、状態遷移カウンタ1のカウン
タ出力値がクリアされ0000 (’OH” )のハン
チング状態に戻り、ハンチング信号HUNTがローレベ
ルに立ち下がる。
以上の動作により、第5図の後方保護の動作が実現され
る。
次に、第5図の同期確立状態“8H″において、同期パ
ターンが1回検出されなかった場合、すなわちフレーム
パルスFPのみが1となり同期パターン検出パルスDE
Tが0の場合には、第7図に示すようにデコーダ2から
のカウントアツプ信号UPが1に立ち上がり、状態遷移
カウンタ1の状態ABCDは1001に変化する。
そして、同期パターン検出パルスDETとフレームパル
スFPの組み合わせが0と1になる毎に、第7図に示す
ようにデコーダ2からのカウントアツプ信号UPが1と
なり、状態遷移カウンタlの状態ABCDが1つずつ進
み、1011 (’BH〃)〜1110(’EM“)の
各状態に遷移する。そして、状態1110 (’EM 
’ )で更に同期パターン検出パルスDETとフレーム
パルスFPの組み合わせが0と1になることにより、第
7図に示すようにデコーダ2からのロード信号LOAD
が1に立ち上がると共に、最上位ピッl−AとしてOが
出力され、また、ハンチング信号HUNTがローレベル
に立ち下がる。従って、状態遷移カウンタ1がクリアさ
れ状態ABCDは0000(’OH″)となり、同期信
号5YNCが0となって、ハンチング状態に戻る。
上記″′9H−1EH“の各状態では、同期パターンD
ETは検出されないが、最上位ビットAは1で同期信号
5YNCが1のため、依然として同期状態を維持してい
る。そして、上記いずれかの状態で続いて同期パターン
が検出できた場合、すなわち同期パターン検出パルスD
ETとフレームパルスFPが共に1となった場合には、
第7図に示すようにデコーダ2からのロード信号LOA
Dと最上位ピッ)Aが1に立ち上がるため、状態遷移カ
ウンタ1の状態ABCDは1000 (“8H′)にセ
ットされ同期確立状態に戻る。
以上の動作により、第5図の前方保護の動作が実現され
る。
〔発明が解決しようとする課題〕
ところで、1つの局又は多重変換装置等が扱う時分割多
重化信号は、通常、1回線ではなく複数回線分ある。従
って、これら回線からの各時分割多重化信号毎に上記同
期保護を行う必要が生ずる。
しかし、従来の複数信号骨の同期保護は、第6図の従来
例と同じ回路を各時分割多重化信号個別に設けて行って
おり、信号数が増加するに従って回路規模及び実装面積
が増大し、小型化が図れないという問題点を有している
また、第5図のような後方保護及び前方保護の段数は、
扱う時分割多重化信号の信頼性等に応じて可変とするの
が望ましいが、その場合、第6図の従来例では状態遷移
カウンタ1自体を変更しなければならず、柔軟性に乏し
いという問題点を有している。
本発明は、時分割多重化信号数が増加しても回路規模が
増大せず、また、同期保護段数が変更されても柔軟に対
応できる同期保護を実現することを目的とする。
(課題を解決するための手段) 第1図は、本発明のブロック図である。
まず、パラレル/シリアル変換手段4は、並列に入力す
る複数の時分割多重化信号の#l〜#nの同期パターン
検出信号7を直列に多重化し同期パターン検出シリアル
信号8に変換する手段であり、例えばシフトレジスタで
ある。
状態遷移テーブル記憶手段5は、同期パターン検出シリ
アル信号8及び前回の同期パターン検出状態を示す状態
データ9を入力とし次回の同期パターン検出状態を示す
状態データ9を出力して同期パターン検出状態の状態遷
移の制御を行う状態遷移テーブルを記憶する手段であり
、例えばROMである。
状態データ一時記憶手段6は、複数の時分割多重化信号
の同期パターン検出状態を示す各状態データ9を一時記
憶する手段であり、例えばRAMである。
上記構成で、時分割多重化信号毎の状態データ一時記憶
手段6に対する状態データ90入出力動作及び状態遷移
テーブル記憶手段5に対するシリアル同期パターン検出
信号8と状態データ9の入力動作を同期させて時分割で
行い、複数の時分割多重化信号に対応する同期保護を対
応する状態データ9に基づいて行う。
〔作  用〕
第1図で、複数の時分割信号に対応する同期パターン検
出信号7に基づ(、後方保護・前方保護等の同期保護は
、個別には状態遷移テーブル記憶手段5に対して入出力
される状態データ9に基づいて行われるが、この場合、
各時分割信号毎の状態データ9の制御は、状態データ一
時記憶手段6に記憶されながら時分割で行われる。従っ
て、状態遷移テーブル5は1つだけ用意すればよく、元
となる時分割信号の数(#1〜#n)が増大しても、時
分割制御の段数を変更するだけで対処でき、回路規模の
増大を抑えることができる。
また、状態データ9の状態の変更を全て状態遷移テーブ
ル記憶手段5内の状態遷移テーブルで行うようにしてい
るため、例えば同期保護における後方保護・前方保護の
段数等が変更されても、テーブルの内容を変更するだけ
で柔軟に対処できる。
〔実  施  例〕
以下、図面を参照しながら本発明の実施例につき詳細に
説明する。
第2図は、本発明の実施例の構成図である。
シフトレジスタ10は、時分割多重化信号の10本の回
線に対応して、特には図示しない同期パターン検出回路
から並列に入力する#0〜#9の同期パターン検出パル
ス18を、クロックCLKに同期して、第2図21に示
すように#O〜#9の回線番号(データ番号)に対応す
るシフト段数だけシフトし、各々オア回路17を介して
多重化し、シリアルの同期パターン検出シリアルパルス
DETとして出力する。また、特には図示しない同期検
出回路から入力するフレーム検出タイミングを示すFパ
ルスを同様にシフトして後述するFPカウンタ14及び
ラッチ16に出力する。
ROMIIは後述する状態遷移テーブルを記憶するメモ
リであり、前記同期パターン検出シリアルパルスDET
、後述するラッチ13からの状態ABCDとイネーブル
信号EN及び後述するFPカウンタ14からのフレーム
パルスFPを入力し、上記状態遷移テーブルに基づいて
状態遷移の制御を行い、状態ABCD、イネーブル信号
EN及びハンチング信号XHUNTを出力する。
RAM12は、時分割多重化信号の10本の回線に対応
する状態ABCD及びイネーブル信号ENを一時記憶す
るメモリである。
ラッチ13は、後述するアドレスジェネレータ15から
のアウトプットイネーブル信号OEに基ツイテ、ROM
IIから出力されるハンチング信号XHUNT及びRA
M12がら読み出される状JlqABCDとイネーブル
信号ENをラッチし、ハンチング信号XHUNTをFP
カウンタ14へ、状態ABCDとイネーブル信号ENを
ROMIIへ出力する。
FPカウンタ14は、前記時分割多重化信号の10本の
回線に対応して設けられており(特に分割しては図示し
ていない)、シフトレジスタ1゜でシフトされ各回線の
タイミングに同期して入力するFパルスに従って対応す
るカウンタが選択され、クロックCLKに同期してカウ
ントアツプされる。この場合、各カウンタ値の初期設定
はROM1lからラッチ13を介して入力するハンチン
グ信号XHUNTによって行われ、各カウンタがら出力
されるキャリーは内部でオアされ、フレームパルスFP
としてROMIIへ出力される。
アドレスジェネレータ15は、クロックCLKに同期し
てRAM12にアウトプットイネーブル信号OE及びラ
イトイネーブル信号WEを与え、ラッチ13にアウトプ
ットイネーブル信号OEを与える。また、RAM書込み
アドレス19及びRAM読出しアドレス20を与える。
ラッチ16は、クロックCLKに同期しながら、シフト
レジスタ10でシフトされ各回線のタイミングに同期し
て入力するFパルスに従って、ROM1lから出力され
る状態ABCDの最上位ビットAをラッチし、同期信号
5YNC(’1“)又は非同期信号REC(′0“)を
出力する。
上記構成の実施例の動作を以下に説明する。
まず、本実施例は、10本の回線の各々について、第5
図の状態遷移図に基づく後方保護4段、前方保護7段の
同期保護を行う。そして、これら10本分の同期保護を
時分割多重で行う。そのために、RAM12には10本
の各回線に対応する状態ABCD (第5図の各状態の
値に対応する)及びイネーブル信号EN(後述する)を
記憶しながら時分割動作を行う。
第3図(a)、(b)は、ROMIIに記憶される状態
遷移テーブルを示した図である。入出力関係は基本的に
は第7図の従来例の状態遷瞭テーブルと同様の動作をす
るが、第6図の従来例において存在した状態遷移カウン
タのカウントアツプ動作まで状態遷移テーブルに含ませ
である。従って、後方保護段数又は前方保護段数が変更
されても、状態遷移テーブルの変更だけで柔軟に対処で
きる。なお、イネーブル信号ENについては後述する。
次に、第4図は、本実施例の動作タイミングチャートを
示した図である。
同図かられかるように、本実施例は、#0〜#9の各回
線に対応して、CHO〜CH9までの1O時分割のサイ
クルで動作する。すなわち、各チャネルの時間間隔は、
クロックCLKの10クロック分である。また、第4図
の状態ABCD(ROM入力及び出力)において示され
る数字は、第5図のゝOH#〜%EM“で示される16
進表現による各状態に対応している。また、RAM書込
みアドレス19、RAM読出しアドレス20において示
される数字は、CHO〜CH9の各チャネルに対応する
アドレスに対応している。
今、第4図においてチャネルCHOに注目する。
まず、チャネルCHOにおいて処理されるデータは、同
図のように、チャネルCH9の前半部分において、第2
図のアドレスジェネレータエ5がアウトプットイネーブ
ル信号OEをアクティブにしくOEO上の1−#は、ロ
ーアクティブであることを示す)、これと共にアドレス
ジェネレータ15がRAM12に、チャネルCHOに対
応するRAM読出しアドレス20を与える。これにより
、チャネルCH9においてラッチ13に前回の状態AB
CD及びイネーブル信号ENが読み出される。そして、
これらの信号は、次のチャネルCl−10のタイミング
でROMIIに入力する。すなわち、各チャネルにおい
て処理されるデ・−夕は、1つ前のチャネルの前半のタ
イミングでRAM12からラッチ13に読み出される。
今、第4図の第1サイクルのチャネルCHOにおいて、
ROMIIに入力する状態ABCDが、第5図の状態”
1“で、また、ROMIIに入力するイネーブル信号E
Nが1で(後述する)、更にこの状態で、#0の同期パ
ターン検出パルスI8が1を示し、従って、同期パター
ン検出シリアルパルスDETも1となり、また、FPカ
ウンタ14からの#0に対応するフレームパルスFPも
1を示した場合、第3図の状態遷移テーブルによってR
OMIIから出力する状態ABCDは1つ進んで第5図
の状態″′2“になる。また、ハンチング信号XHUN
Tは状態′″2#がハンチング状態でないため1を示す
。更に、イネーブル信号ENはOとなる。このイネーブ
ル信号ENは、第3図の状態遷移テーブルにより1サイ
クルおきに0と1を繰り返すように制御され、このイネ
ーブル信号ENがOの場合には、ROMIIに対して入
出力される状態ABCDは変化しないように第3図の状
態遷移テーブルが制御する。すなわち、第4図の第1サ
イクルのチャネルCHOで処理を行った後は、第2サイ
クルのチャネルCHOでは処理は行わず、そのままデー
タをRAM12に格納し、次の第3サイクルのチャネル
CHOで処理を行う。このように、1サイクルおきに処
理を行うようにしたのは、第2図で特には図示しない同
期パターン検出回路が各回線から1サイクルおきに同期
パターンを検出しており(これは回線上の同期パターン
の特徴によるものである)、従って、第4図に示すよう
に第1サイクルのチャネルCHOで#0の同期パターン
検出パルス18が入力した後は、第2サイクルのチャネ
ルC)IOでは入力しないため、そのタイミングでは処
理を行わないようにしたものである。
以上のようにして、第4図の第1サイクルでROMII
から出力される状態ABCD及びイネーブル信号ENは
、第4図に示されるように、そのチャネルの後半のタイ
ミングにおいて、アドレスジェネレータ15がライトイ
ネーブル信号WEをアクティブにしくWEの上の1−“
は、ローアクティブであることを示す)、これと共にア
ドレスジェネレータ15がRAM12に、チャネルCH
Oに対応するRAM書込みアドレス19を与える。これ
により、チャネルCHOにおける上記ROM11からの
出力は、RAM12上の対応するアドレスに保持される
以上の動作を、チャネルCHO−CH9の各チャネル毎
に時分割で行うことにより、各回線毎に第5図の状態遷
移図に基づく同期保護の動作を行うことができる。
なお、同期状態であるか否かは、第5図で示したように
ROMIIの状態ABCDの最上位ビットAが1である
か否かにより規定され、この情報は、第2図のラッチ1
6を介して同期信号5YNC又は非同期信号RECとし
て出力される。
〔発明の効果〕
本発明によれば、複数の時分割信号の各々に対応する状
態データの制御は、状態データ一時記憶手段に記憶され
ながら時分割で行われる。従って、状態遷移テーブルは
1つだけ用意すればよく、元となる時分割信号の数が増
大しても、時分割制御の段数を変更するだけで対処でき
、回路規模の増大を抑えることが可能となる。
また、状態データの状態の変更を全て状態遷移テーブル
記憶手段内の状態遷移テーブルで行うようにしているた
め、例えば同期保護における後方保護・前方保護の段数
等が変更されても、テーブルの内容を変更するだけで柔
軟に対処することが可能となる。
第4図は、 図、 第5図は、 第6図は、 第7図は、 図である。
4・・・ 5・・・ 6・・・ 7・・・ 8・・・ 9・・・ 本実施例の動作タイミングチャート 同期保護の状態遷移図、 従来例の構成図、 従来例の状態遷移テーブルを示した パラレル/シリアル変換手段、 状態遷移テーブル記憶手段、 状態データ一時記憶手段、 同期パターン検出信号、 同期パターン検出シリアル信号、 状態データ。
【図面の簡単な説明】 第1図は、本発明のブロック図、 第2図は、本発明の実施例の構成図、 第3図(a)、(b)は、本実施例による状態遷移テー
ブルを示した図、

Claims (1)

  1. 【特許請求の範囲】 並列に入力する複数の時分割多重化信号の同期パターン
    検出信号(7)を直列に多重化し同期パターン検出シリ
    アル信号(8)に変換するパラレル/シリアル変換手段
    (4)と、前記同期パターン検出シリアル信号(8)及
    び前回の同期パターン検出状態を示す状態データ(9)
    を入力とし次回の同期パターン検出状態を示す状態デー
    タ(9)を出力して同期パターン検出状態の状態遷移の
    制御を行う状態遷移テーブルを記憶する状態遷移テーブ
    ル記憶手段(5)と、 前記複数の時分割多重化信号の同期パターン検出状態を
    示す各状態データ(9)を一時記憶する状態データ一時
    記憶手段(6)とを有し、 前記時分割多重化信号毎の前記状態データ一時記憶手段
    (6)に対する前記状態データ(9)の入出力動作及び
    前記状態遷移テーブル記憶手段(5)に対する前記同期
    パターン検出シリアル信号(8)と前記状態データ(9
    )の入力動作を同期させて時分割で行い、前記複数の時
    分割多重化信号に対応する同期保護を対応する前記状態
    データ(9)に基づいて行うことを特徴とする多重化同
    期保護回路。
JP63233509A 1988-09-20 1988-09-20 多重化同期保護回路 Expired - Lifetime JP2679734B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63233509A JP2679734B2 (ja) 1988-09-20 1988-09-20 多重化同期保護回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63233509A JP2679734B2 (ja) 1988-09-20 1988-09-20 多重化同期保護回路

Publications (2)

Publication Number Publication Date
JPH0282829A true JPH0282829A (ja) 1990-03-23
JP2679734B2 JP2679734B2 (ja) 1997-11-19

Family

ID=16956144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63233509A Expired - Lifetime JP2679734B2 (ja) 1988-09-20 1988-09-20 多重化同期保護回路

Country Status (1)

Country Link
JP (1) JP2679734B2 (ja)

Also Published As

Publication number Publication date
JP2679734B2 (ja) 1997-11-19

Similar Documents

Publication Publication Date Title
US5263056A (en) Justification decision circuit for an arrangement for bit rate adjustment
CA1298420C (en) Demultiplexer system
US5140618A (en) Frame synchronization circuit
US3903371A (en) Common control framing detector
US4151373A (en) Data transmission system
JPH0654901B2 (ja) フォーマット変換制御方式
EP0158980A2 (en) Digital time base corrector
US4524445A (en) Method and circuit arrangement for synchronous detection
EP0334357B1 (en) Pulse insertion circuit
US5202904A (en) Pulse stuffing apparatus and method
EP0311448A2 (en) Digital multiplexer
GB1517750A (en) Reframing circuit for a time division multiplex system
US4101739A (en) Demultiplexer for originally synchronous digital signals internested word-wise
US3824349A (en) Method of transferring information
JPH0282829A (ja) 多重化同期保護回路
US5600695A (en) Counter circuit having load function
US3500211A (en) Pulse receiver whose output does not respond to signal distortion existing during short,intermittent periods
US7292603B2 (en) Memory-efficient conversion between differing data transport formats of SONET overhead data
JPS6125340A (ja) 速度変換回路
JP2594765B2 (ja) 時分割多重回路
JPH0712163B2 (ja) 多重化マルチフレ−ム同期回路
JP2822912B2 (ja) 遅延設定システム
JPH0244423B2 (ja)
JP3130343B2 (ja) データ位相変換方式
JPH03139020A (ja) ワードごとの直列並列変換用回路装置