JPH0281652A - 駆動回路 - Google Patents
駆動回路Info
- Publication number
- JPH0281652A JPH0281652A JP63234215A JP23421588A JPH0281652A JP H0281652 A JPH0281652 A JP H0281652A JP 63234215 A JP63234215 A JP 63234215A JP 23421588 A JP23421588 A JP 23421588A JP H0281652 A JPH0281652 A JP H0281652A
- Authority
- JP
- Japan
- Prior art keywords
- output
- terminal
- light emitting
- stage
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000470 constituent Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 238000012544 monitoring process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Led Devices (AREA)
- Dot-Matrix Printers And Others (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、プリンタ等に使用される発光ダイオードアレ
イ駆動回路に関するものである。
イ駆動回路に関するものである。
（従来の技術）
従来、複数の発光ダイオード（以下、ＬＥＤという）が
配列されなＬＥＤアレイの各ＬＥＤに駆動電流を供給す
るＬＥＤアレイ駆動回路としては、■特開昭６２−６５
４８６号公報、及び■特願昭６３−１８４３２号明細書
に記載されるものがあった。以下、その構成を図を用い
て説明する。
配列されなＬＥＤアレイの各ＬＥＤに駆動電流を供給す
るＬＥＤアレイ駆動回路としては、■特開昭６２−６５
４８６号公報、及び■特願昭６３−１８４３２号明細書
に記載されるものがあった。以下、その構成を図を用い
て説明する。
第２図は前記文献■に記載された従来のＬＥＤアレイ駆
動回路の一楕成例を示す回路図である。
動回路の一楕成例を示す回路図である。
一般にＬＥＤプリンタ用のＬＥＤアレイは６４個または
１２８個で１チツプが構成され、それに対応するＬＥＤ
アレイ駆動回路も６４または１２８の出力形態となる。
１２８個で１チツプが構成され、それに対応するＬＥＤ
アレイ駆動回路も６４または１２８の出力形態となる。
第２図では図面を簡略化するために１個の出力形態のＬ
ＥＤアレイ駆動回路が示されている。
ＥＤアレイ駆動回路が示されている。
このＬＥＤアレイ駆動回路１０は、複数個のＬＥＤ２０
に駆動電流を供給するための回路であり、集積回路（以
下、ＩＣという）で構成されており、電源端子１１、グ
ランド端子１２．１３、外部抵抗接続用端子１４、及び
ＬＥＤ接続用出力端子１５を備えている。電源端子１１
と端子１４の間には内部抵抗１６が接続され、さらにそ
の端子１４とグランド端子１２の間には内部抵抗１７が
接続されている。また電源端子１１と端子１４の間には
、ＰチャネルＭＯ８）ランジスタ（以下、ＰＭＯ８とい
う）１８ａ及びＮチャネルＭＯ３ｔ−ランジスタ（以下
、ＮＭＯ３という）１８ｂからなる相補型ＭＯＳトラン
ジスタ（以下、ＣＭＯ３という）のインバニタ１８が接
続され、そのインバータ１８の出力側がＰＭＯ８からな
る出力トランジスタ１９のゲートに接続されている。出
力トランジスタ１９のソース、ドレインは端子１１゜１
５に接続されている。インバータ１８は、制御信号Ｃ８
を反転して出力トランジスタ１９をオン。
に駆動電流を供給するための回路であり、集積回路（以
下、ＩＣという）で構成されており、電源端子１１、グ
ランド端子１２．１３、外部抵抗接続用端子１４、及び
ＬＥＤ接続用出力端子１５を備えている。電源端子１１
と端子１４の間には内部抵抗１６が接続され、さらにそ
の端子１４とグランド端子１２の間には内部抵抗１７が
接続されている。また電源端子１１と端子１４の間には
、ＰチャネルＭＯ８）ランジスタ（以下、ＰＭＯ８とい
う）１８ａ及びＮチャネルＭＯ３ｔ−ランジスタ（以下
、ＮＭＯ３という）１８ｂからなる相補型ＭＯＳトラン
ジスタ（以下、ＣＭＯ３という）のインバニタ１８が接
続され、そのインバータ１８の出力側がＰＭＯ８からな
る出力トランジスタ１９のゲートに接続されている。出
力トランジスタ１９のソース、ドレインは端子１１゜１
５に接続されている。インバータ１８は、制御信号Ｃ８
を反転して出力トランジスタ１９をオン。
オフする回路である。
出力端子１５とグランド端子１３には複数個のＬＥＤ２
０が接続され、さらに端子１４とグランド端子１２には
調整用外部抵抗２１が外付けされている。
０が接続され、さらに端子１４とグランド端子１２には
調整用外部抵抗２１が外付けされている。
以」二の構成において、論理“′Ｈ゛°または“Ｌ”レ
ベルの制御信号Ｃ８をインバータ１８に入力すると、そ
の“Ｈｌｌまたは“Ｌｕの制御信号Ｃ８はインバータ１
８で反転されて出力トランジスタ１．９のゲートに供給
される。インバータ１８の出力が“Ｌ”の場合、出力ト
ランジスタ１９がオンし、ＩＣ外部のＬＥＤ２０に駆動
電流が流れ、そのＬＥＤ２０が発光する。
ベルの制御信号Ｃ８をインバータ１８に入力すると、そ
の“Ｈｌｌまたは“Ｌｕの制御信号Ｃ８はインバータ１
８で反転されて出力トランジスタ１．９のゲートに供給
される。インバータ１８の出力が“Ｌ”の場合、出力ト
ランジスタ１９がオンし、ＩＣ外部のＬＥＤ２０に駆動
電流が流れ、そのＬＥＤ２０が発光する。
この種のＬＥＤアレイ駆動回路では、出力トランジスタ
１９やそれをオン、オフ制御するインバータ１８等にお
いて、ＩＣを製造する時点で閾値電圧Ｖｔ等の特性がば
らつくため、１チツプ＜Ｉ ＩＣ）毎に外部抵抗２１
の値を調整してＬＥＤ駆動電流の均一化を図っているが
、１チツプ毎に外部抵抗２１の調整を行なう１、ことは
、手数を要し、不利不便であった。
１９やそれをオン、オフ制御するインバータ１８等にお
いて、ＩＣを製造する時点で閾値電圧Ｖｔ等の特性がば
らつくため、１チツプ＜Ｉ ＩＣ）毎に外部抵抗２１
の値を調整してＬＥＤ駆動電流の均一化を図っているが
、１チツプ毎に外部抵抗２１の調整を行なう１、ことは
、手数を要し、不利不便であった。
そこで、これを解決するため、本願出願人は先に前記文
献■のＬＥＤアレイ駆動回路を出願した。
献■のＬＥＤアレイ駆動回路を出願した。
このＬＥＤアレイ駆動回路は、
・基準電圧が印加される非反転入力端子、反転入力端子
及び出力端子を有する演算増幅器と、制御電極を有し電
源とＬＥＤ接続用出力端子との間に接続された出力トラ
ンジスタと、制御電極を有し前記電源と外部抵抗接続用
端子及び前記反転入力端子との間に接続されたモニタ用
出力トランジスタと、前記電源と前記演算増幅器の出力
端子との間に接続され制御信号を反転して前記出力トラ
ンジスタの制御電極に供給するインバータと、前記イン
バータの構成素子の１つとほぼ同一の特性を有し前記演
算増幅器の出力を前記モニタ用出力トランジスタの制御
電極に供給するモニタ用トランジスタとで、構成されて
いる。
及び出力端子を有する演算増幅器と、制御電極を有し電
源とＬＥＤ接続用出力端子との間に接続された出力トラ
ンジスタと、制御電極を有し前記電源と外部抵抗接続用
端子及び前記反転入力端子との間に接続されたモニタ用
出力トランジスタと、前記電源と前記演算増幅器の出力
端子との間に接続され制御信号を反転して前記出力トラ
ンジスタの制御電極に供給するインバータと、前記イン
バータの構成素子の１つとほぼ同一の特性を有し前記演
算増幅器の出力を前記モニタ用出力トランジスタの制御
電極に供給するモニタ用トランジスタとで、構成されて
いる。
以上の構成において、演算増幅器は基準電圧に基づき、
チップ内の諸ばらつきを補正して外部抵抗にＬＥＤ駆動
電流とほぼ同一の電流を流し、チップ毎のＬＥＤ駆動電
流を均一化するように働く。
チップ内の諸ばらつきを補正して外部抵抗にＬＥＤ駆動
電流とほぼ同一の電流を流し、チップ毎のＬＥＤ駆動電
流を均一化するように働く。
これにより、外部抵抗の抵抗値は全チップ同一の値でよ
く、チップ毎の外部抵抗の調整が不要になるという利点
を有している。
く、チップ毎の外部抵抗の調整が不要になるという利点
を有している。
（発明が解決しようとする課題）
しかしながら、上記文献■の回路では、ＬＥＤアレイ駆
動回路を複数段縦続接続する場合、各駆動回路毎に外部
抵抗が必要であり、ＬＥＤ駆動装置（ＬＥＤヘッド〉の
ビット数が増え、駆動回路の段数が多くなった場合、外
部抵抗の実装作業に手数を要し、その上、外部抵抗の実
装スペースが必要となるため、ＬＥＤ駆動装置の小型化
が困難になるという課題があった。
動回路を複数段縦続接続する場合、各駆動回路毎に外部
抵抗が必要であり、ＬＥＤ駆動装置（ＬＥＤヘッド〉の
ビット数が増え、駆動回路の段数が多くなった場合、外
部抵抗の実装作業に手数を要し、その上、外部抵抗の実
装スペースが必要となるため、ＬＥＤ駆動装置の小型化
が困難になるという課題があった。
本発明は前記従来技術が持っていた課題として、外部抵
抗の実装作業の煩雑化と、外部抵抗の実装ズペー・スに
よる装置小型化の困難性の点について解決したＬＥＤア
レイ駆動回路を提供するものである。
抗の実装作業の煩雑化と、外部抵抗の実装ズペー・スに
よる装置小型化の困難性の点について解決したＬＥＤア
レイ駆動回路を提供するものである。
（課題を解決するための手段）
前記課題を解決するために、請求項１の発明では、複数
のＬＥＤが配列されたＬＥＤアレイの各ＬＥＤに駆動電
流を供給する単位回路が、複数段縦続接続されたＬＥＤ
アレイ駆動回路において、初段の単位回路と２段以後の
各単位回路とを、次のように構成したものである。
のＬＥＤが配列されたＬＥＤアレイの各ＬＥＤに駆動電
流を供給する単位回路が、複数段縦続接続されたＬＥＤ
アレイ駆動回路において、初段の単位回路と２段以後の
各単位回路とを、次のように構成したものである。
即ち、初段の単位回路は、少なくとも、基準電圧が印加
される非反転入力端子、反転入力端子及び出力端子を有
する演算増幅器と、制御電極を有し電源と複数のＬＥＤ
接続用出力端子との間に接続された複数のＬＥＤ用出力
出力トランジスタ前記演算増幅器の出力が供給される制
御電極を有し前記電源と外部抵抗接続用端子及び前記反
転入力端子との間に接続されたモニタ用出力トランジス
タと、前記電源と前記演算増幅器の出力端子との間に接
続され制御信号を反転して前記各ＬＥＤ用出力出力トラ
ンジスタ御電極にそれぞれ供給する複数のインバータと
、前記演算増幅器の出力が供給される制御電極を有し前
記電源と次段接続用出力端子との間に接続された縦続接
続用出力トランジスタとで、構成されている。
される非反転入力端子、反転入力端子及び出力端子を有
する演算増幅器と、制御電極を有し電源と複数のＬＥＤ
接続用出力端子との間に接続された複数のＬＥＤ用出力
出力トランジスタ前記演算増幅器の出力が供給される制
御電極を有し前記電源と外部抵抗接続用端子及び前記反
転入力端子との間に接続されたモニタ用出力トランジス
タと、前記電源と前記演算増幅器の出力端子との間に接
続され制御信号を反転して前記各ＬＥＤ用出力出力トラ
ンジスタ御電極にそれぞれ供給する複数のインバータと
、前記演算増幅器の出力が供給される制御電極を有し前
記電源と次段接続用出力端子との間に接続された縦続接
続用出力トランジスタとで、構成されている。
２段以後の各単位回路は、前記初段の単位回路における
演算増幅器、ＬＥＤ用出力出力トランジスタニタ用出力
トランジスタ、インバータ、及び縦続接続用出力トラン
ジスタを有し、該演算増幅器の非反転入力端子が、前段
の次段接続用出力端子に接続されると共に、第１の内部
抵抗を介して接地され、該演算増幅器の反転入力端子が
、第２の内部抵抗を介して接地された構成になっている
。
演算増幅器、ＬＥＤ用出力出力トランジスタニタ用出力
トランジスタ、インバータ、及び縦続接続用出力トラン
ジスタを有し、該演算増幅器の非反転入力端子が、前段
の次段接続用出力端子に接続されると共に、第１の内部
抵抗を介して接地され、該演算増幅器の反転入力端子が
、第２の内部抵抗を介して接地された構成になっている
。
請求項２の発明では、初段の単位回路における演算増幅
器の反転入力端子を、外部抵抗に代えて、内部抵抗を介
して接地するようにしたものである。
器の反転入力端子を、外部抵抗に代えて、内部抵抗を介
して接地するようにしたものである。
請求項３の発明では、各単位回路におけるインバータの
構成素子の１つとほぼ同一の特性を有し前記各演算増幅
器の出力を前記各モニタ用出力トランジスタの制御電極
にそれぞれ供給するモニタ用トランジスタを設けたもの
である。
構成素子の１つとほぼ同一の特性を有し前記各演算増幅
器の出力を前記各モニタ用出力トランジスタの制御電極
にそれぞれ供給するモニタ用トランジスタを設けたもの
である。
（作用）
請求項１の発明によれば、以上のようにＬＥＤアレイ駆
動回路を構成したので、初段の単位回路における外部抵
抗は、ＬＥＤ駆動電流値を設定する機能を有し、各段の
演算増幅器、モニタ用出力端子及びＬＥＤ用出力出力ト
ランジスタ各ＬＥＤに同一の駆動電流を流す働きをする
。さらに、各段の縦続接続用出力トランジスタは、次段
へ１； Ｅ Ｄ駆動電流を供給し、第１．第２の内部抵
抗と共働して基準電圧を生成し、外部抵抗の省略を可能
にさせる働きをする。
動回路を構成したので、初段の単位回路における外部抵
抗は、ＬＥＤ駆動電流値を設定する機能を有し、各段の
演算増幅器、モニタ用出力端子及びＬＥＤ用出力出力ト
ランジスタ各ＬＥＤに同一の駆動電流を流す働きをする
。さらに、各段の縦続接続用出力トランジスタは、次段
へ１； Ｅ Ｄ駆動電流を供給し、第１．第２の内部抵
抗と共働して基準電圧を生成し、外部抵抗の省略を可能
にさせる働きをする。
請求項２の発明における内部抵抗は、基準電圧のレベル
を変化させることにより、外部抵抗と同一の働きをする
。
を変化させることにより、外部抵抗と同一の働きをする
。
請求項３の発明におけるモニタ用トランジスタは、各単
位回路内の素子のばらつきを吸収して各ＬＥＤＮＡ動電
流の均一性を向上させる働きをする。
位回路内の素子のばらつきを吸収して各ＬＥＤＮＡ動電
流の均一性を向上させる働きをする。
従って前記課題を解決できるのである。
（実施例）
第１図は本発明の実施例を示すＬＥＤアレイ駆動回路の
回路図である。
回路図である。
このＬＥＤアレイ駆動回路は、複数個（Ｍ個）の単位回
路１００，２００・・・が縦続接続された構成をしてい
る。各単位回路１００，２００・・・は、複数個（Ｎ藺
）のＬＥＤ３０１−１〜３０１−ＮからなるＬＥＤアレ
イ３００にそれぞれ駆動電流を供給する機能を有し、Ｉ
Ｃ″′Ｃ′構成されている。
路１００，２００・・・が縦続接続された構成をしてい
る。各単位回路１００，２００・・・は、複数個（Ｎ藺
）のＬＥＤ３０１−１〜３０１−ＮからなるＬＥＤアレ
イ３００にそれぞれ駆動電流を供給する機能を有し、Ｉ
Ｃ″′Ｃ′構成されている。
初段の単位回路１００は、電源端子１０１．基準電圧Ｖ
ｒｅｆ印加用の端子１０２、外部抵抗接続用の端子１０
３、ＬＥＤ３０１−１〜３０１−Ｎ接続用の出力端子１
０４−１〜１０４−Ｎ、次段接続用の出力端子１０５、
及び制御端子１０６−１〜１０６−Ｎを備えている。端
子１０２には演算増幅器１０７の非反転入力端子１０７
ａが接続され、その反転入力端子１０７ｂが端子１０３
に接続されている。演算増幅器１０７の出力端子１０７
ｃには、ＰＭＯ８からなるモニタ用出力トランジスタ１
０８のゲート（制御電極）が接続され、そのソースが電
源端子１０１に、そのドレインが端子１０３及び反転入
力端子１０７ｂにそれぞれ接続されている。
ｒｅｆ印加用の端子１０２、外部抵抗接続用の端子１０
３、ＬＥＤ３０１−１〜３０１−Ｎ接続用の出力端子１
０４−１〜１０４−Ｎ、次段接続用の出力端子１０５、
及び制御端子１０６−１〜１０６−Ｎを備えている。端
子１０２には演算増幅器１０７の非反転入力端子１０７
ａが接続され、その反転入力端子１０７ｂが端子１０３
に接続されている。演算増幅器１０７の出力端子１０７
ｃには、ＰＭＯ８からなるモニタ用出力トランジスタ１
０８のゲート（制御電極）が接続され、そのソースが電
源端子１０１に、そのドレインが端子１０３及び反転入
力端子１０７ｂにそれぞれ接続されている。
また、演算増幅器１０７の出力端子１０７Ｃと電源端子
１０１との間には、ＰＭＯ８１０９ａ及びＮＭＯ３１０
９ｂからなるＣＭＯＳインバータ１０９−１〜１０９−
Ｎが並列に接続され、そのインバータ１０９−１〜１０
９−Ｈの入力側が制御信号端子１０６−１〜１０６−Ｎ
に、そのインバータ１０９−１〜１０９−Ｎの出力側が
ＰＭＯ８・からなるＬＥＤ用出力出力トランジスタ１１
０〜１１０−Ｎのゲート（制御電極）にそれぞれ接続さ
れている。インバータ１０９−１〜１０９−Ｎは制御信
号に基づき出力Ｉ・ランジスタ１１０−１〜１１０−Ｎ
をオン、オフするためのもので、その出力トランジスタ
１１０−１〜１１０−Ｎのソースが電源端子１０１に共
通接続されると共に、ドレインが出力端子１０４−１〜
１０４−Ｈにそれぞれ接続されている。さらに、演算増
幅器１０７の出力端子１０７Ｃには、縦続接続用出力ト
ランジスタ１１１のゲート（制御電極）が接続され、そ
の出力トランジスタ１１１のソースが電源端子１０１に
、トレインが出力端子１０５にそれぞれ接続されている
。
１０１との間には、ＰＭＯ８１０９ａ及びＮＭＯ３１０
９ｂからなるＣＭＯＳインバータ１０９−１〜１０９−
Ｎが並列に接続され、そのインバータ１０９−１〜１０
９−Ｈの入力側が制御信号端子１０６−１〜１０６−Ｎ
に、そのインバータ１０９−１〜１０９−Ｎの出力側が
ＰＭＯ８・からなるＬＥＤ用出力出力トランジスタ１１
０〜１１０−Ｎのゲート（制御電極）にそれぞれ接続さ
れている。インバータ１０９−１〜１０９−Ｎは制御信
号に基づき出力Ｉ・ランジスタ１１０−１〜１１０−Ｎ
をオン、オフするためのもので、その出力トランジスタ
１１０−１〜１１０−Ｎのソースが電源端子１０１に共
通接続されると共に、ドレインが出力端子１０４−１〜
１０４−Ｈにそれぞれ接続されている。さらに、演算増
幅器１０７の出力端子１０７Ｃには、縦続接続用出力ト
ランジスタ１１１のゲート（制御電極）が接続され、そ
の出力トランジスタ１１１のソースが電源端子１０１に
、トレインが出力端子１０５にそれぞれ接続されている
。
端子１０３は抵抗値Ｒの駆動電流設定用外部抵抗１２０
を介して接地され、さらに出力端子１０４−１〜１０４
−ＮにはＬＥＤ３０１−１〜３０１−Ｎのアノードが接
続され、そのカソードが接地されている。
を介して接地され、さらに出力端子１０４−１〜１０４
−ＮにはＬＥＤ３０１−１〜３０１−Ｎのアノードが接
続され、そのカソードが接地されている。
２段目の単位回路２００は、初段の単位回路１００の出
力端子１０５に接続される前段接続用入力端子２０２を
有する他に、初段の単位回路１００と同様に、電源端子
２０１、ＬＥＤ３０１−１〜３０１−Ｎ接続用の出力端
子１０４−１〜１０４−Ｎ、次段接続用の出力端子２０
５、制御信号端子２０６−１〜〜２０６−Ｎ、演算増幅
器２０７、モニタ用出力トランジスタ２０８、ＰＭＯＳ
２０９ａとＮＭＯ８２０９ｂからなるＣＭＯＳインバー
タ２０９−１〜２０９−Ｎ、ＬＥＤ用出力出力トランジ
スタ２１０〜２１〇−Ｎ、及び縦続接続用出力トランジ
スタ２１１を備えている。
力端子１０５に接続される前段接続用入力端子２０２を
有する他に、初段の単位回路１００と同様に、電源端子
２０１、ＬＥＤ３０１−１〜３０１−Ｎ接続用の出力端
子１０４−１〜１０４−Ｎ、次段接続用の出力端子２０
５、制御信号端子２０６−１〜〜２０６−Ｎ、演算増幅
器２０７、モニタ用出力トランジスタ２０８、ＰＭＯＳ
２０９ａとＮＭＯ８２０９ｂからなるＣＭＯＳインバー
タ２０９−１〜２０９−Ｎ、ＬＥＤ用出力出力トランジ
スタ２１０〜２１〇−Ｎ、及び縦続接続用出力トランジ
スタ２１１を備えている。
また、この２段目単位回路２００では、初段の外部抵抗
接続用の端子１０３に代えてグランド端子２０３が設け
られ、そのグランド端子２０３と演算増幅器２０７の非
反転入力端子２０７ａとの間に、電流／電圧変換用の第
１の内部抵抗２２１が接続されると共に、グランド端子
２０３と演算増幅器２０７の反転入力端子２０７との間
に、電圧／電流変換用の第２の内部抵抗２２２が接続さ
れている。これらの第１．第２の内部抵抗２２１゜２２
３は、半導体基板内の拡散抵抗、あるいは半導体基板上
のポリシリコン抵抗等で形成されている。
接続用の端子１０３に代えてグランド端子２０３が設け
られ、そのグランド端子２０３と演算増幅器２０７の非
反転入力端子２０７ａとの間に、電流／電圧変換用の第
１の内部抵抗２２１が接続されると共に、グランド端子
２０３と演算増幅器２０７の反転入力端子２０７との間
に、電圧／電流変換用の第２の内部抵抗２２２が接続さ
れている。これらの第１．第２の内部抵抗２２１゜２２
３は、半導体基板内の拡散抵抗、あるいは半導体基板上
のポリシリコン抵抗等で形成されている。
３段目以後の単位回路は、２段目の単位回路２００と同
一の回路構成をなし、その出力端子２０５に縦続接続さ
れている。
一の回路構成をなし、その出力端子２０５に縦続接続さ
れている。
次に、第１図の動作を説明する。
初段の単位回路１００の端子１０２に基準電圧Ｖｒｅｆ
を印加すると、その基準電圧Ｖｒｅｆが演算増幅器１０
７の非反転入力端子１０７ａに与えられる。演算増幅器
１０７の反転入力端子１０７ｂは端子１０３及び外部抵
抗１２０を介して接地されているため、その演算増幅器
１０７の動作により、外部抵抗１２０に流れる電流■′
は、Ｉ＝Ｖｒｅｆ／Ｒとなる。この時、制御信号端子１
０６−１〜１０６−Ｈに供給される制御信号により、例
えばインバータ１０９−１のＰＭＯ３１０９ａがオフし
、ＮＭＯ８１０９ｂがオンしている場合、出力トランジ
スタ１０９−１のゲートレベルは、ＮＭＯ８１０９ｂを
通して、モニタ用出力トランジスタ１０８のゲートレベ
ルと同レベルの演算増幅器１０７の出力レベルとなる。
を印加すると、その基準電圧Ｖｒｅｆが演算増幅器１０
７の非反転入力端子１０７ａに与えられる。演算増幅器
１０７の反転入力端子１０７ｂは端子１０３及び外部抵
抗１２０を介して接地されているため、その演算増幅器
１０７の動作により、外部抵抗１２０に流れる電流■′
は、Ｉ＝Ｖｒｅｆ／Ｒとなる。この時、制御信号端子１
０６−１〜１０６−Ｈに供給される制御信号により、例
えばインバータ１０９−１のＰＭＯ３１０９ａがオフし
、ＮＭＯ８１０９ｂがオンしている場合、出力トランジ
スタ１０９−１のゲートレベルは、ＮＭＯ８１０９ｂを
通して、モニタ用出力トランジスタ１０８のゲートレベ
ルと同レベルの演算増幅器１０７の出力レベルとなる。
そのため、モニタ用出力トランジスタ１０８の出力電流
、つまり外部抵抗１２０に流れる電流■と同値の電流が
出力トランジスタ１１０−１に流れることになる。
、つまり外部抵抗１２０に流れる電流■と同値の電流が
出力トランジスタ１１０−１に流れることになる。
ここで、１ビツトから（Ｎ＋１＞ビットまでの出力トラ
ンジスタ１１０−１〜１１０−Ｎ。
ンジスタ１１０−１〜１１０−Ｎ。
１１１が同一サイズであれば、これら各出力トランジス
タ１１０−１〜１１０−Ｎ、１１１に対して同様の出力
電流を得ることができる。これにより、１ビツトからＮ
ビットまでのＬＥＤ３０１−１〜３０１−Ｎに対して定
電流Ｉの供給、駆動が可能となる。
タ１１０−１〜１１０−Ｎ、１１１に対して同様の出力
電流を得ることができる。これにより、１ビツトからＮ
ビットまでのＬＥＤ３０１−１〜３０１−Ｎに対して定
電流Ｉの供給、駆動が可能となる。
（Ｎ＋ １ ＞ビットの出力トランジスタ１１１に流れ
る出力電流Ｉは、出力端子１０５を介して次段の単位回
路２００の入力端子２０２へ供給される。ここで、入力
端子２０２に接続された第１の内部抵抗２２１の抵抗値
がＲ１であれば、演算増幅器２０７における非反転入力
端子２０７ａの電圧レベルＶ１はＶ１＝Ｉ・Ｒ１となる
。この時、反転入力端子２０７ｂに接続された第２の内
部抵抗２２２の抵抗値がＲ２であれば、演算増幅器２０
７の特性より、その第２の内部抵抗２２２に流れる電流
Ｉ２はｌ２＝Ｖ１．／Ｒ２となる。
る出力電流Ｉは、出力端子１０５を介して次段の単位回
路２００の入力端子２０２へ供給される。ここで、入力
端子２０２に接続された第１の内部抵抗２２１の抵抗値
がＲ１であれば、演算増幅器２０７における非反転入力
端子２０７ａの電圧レベルＶ１はＶ１＝Ｉ・Ｒ１となる
。この時、反転入力端子２０７ｂに接続された第２の内
部抵抗２２２の抵抗値がＲ２であれば、演算増幅器２０
７の特性より、その第２の内部抵抗２２２に流れる電流
Ｉ２はｌ２＝Ｖ１．／Ｒ２となる。
ここで、Ｒ２＝Ｒ１であれば、ｌ２＝１１となり、初段
の単位回路１００と同様に、１ビツトか−ら（Ｎ＋１＞
ビットまでの各出力トランジスタ２１０−１〜２１０−
Ｎ、２１１に同一の定電流Ｉを流すことが可能になる。
の単位回路１００と同様に、１ビツトか−ら（Ｎ＋１＞
ビットまでの各出力トランジスタ２１０−１〜２１０−
Ｎ、２１１に同一の定電流Ｉを流すことが可能になる。
従って３段以後の各単位回路の出力トランジスタにも、
同一の定電流Ｉを流すことができる。
同一の定電流Ｉを流すことができる。
本実施例では、次のような利点を有している。
（ａ＞ 単位回路１００，２００内の諸ばらつきを補
正するための演算増幅器１０７，２０７、外部抵抗１２
０、及び内部抵抗２２１．２２２等を設けなので、従来
の文献■のように各単位回路毎に外部抵抗１２０あるい
は内部抵抗２２１゜２２２を調整する必要がなく、全単
位口＃１１００ 。
正するための演算増幅器１０７，２０７、外部抵抗１２
０、及び内部抵抗２２１．２２２等を設けなので、従来
の文献■のように各単位回路毎に外部抵抗１２０あるい
は内部抵抗２２１゜２２２を調整する必要がなく、全単
位口＃１１００ 。
２００に対して一定の値の外部抵抗１２０及び内部抵抗
２２１．２２２で、一定の駆動電流をＬＥＤアレイ３０
０に流すことができる。
２２１．２２２で、一定の駆動電流をＬＥＤアレイ３０
０に流すことができる。
（ｂ） 各単位回路１００．２００内に縦続接続用出
力トランジスタ１１１．２１１を設けたので、初段の単
位回路１００では外部抵抗１２０により駆動電流値を決
定するが、次段以後の単位回路２００では、前段の出力
トランジスタ１１１゜２１１より定電流の供給を受ける
ため、外付けの外部抵抗が不要となり、外部抵抗の実装
作業の煩雑化を解消できると共に、外部抵抗の実装スペ
ースの省略により、装置の小型化が容易になる。
力トランジスタ１１１．２１１を設けたので、初段の単
位回路１００では外部抵抗１２０により駆動電流値を決
定するが、次段以後の単位回路２００では、前段の出力
トランジスタ１１１゜２１１より定電流の供給を受ける
ため、外付けの外部抵抗が不要となり、外部抵抗の実装
作業の煩雑化を解消できると共に、外部抵抗の実装スペ
ースの省略により、装置の小型化が容易になる。
なお、本発明は図示の実施例に限定されず、種々の変形
が可能である。その変形例としては、例えば次のような
ものがある。
が可能である。その変形例としては、例えば次のような
ものがある。
（ｉ） 第３図は第１図の演算増幅器１０７゜２０７
の入力側を示す図である。各単位回路１００．２００に
おいて、演算増幅器１０７゜２０７の非反転入力端子１
０７ａ、２０７ａを端子１０２．２０２に接続すると共
に、内部抵抗２°２１を介して接地し、さらに演算増幅
器１０７゜２０７の反転入力端子１０７ａ、２０７ｂを
端子１０３に接続すると共に、内部抵抗２２２を介して
接地する。そして初段の単位回路１００では、内部抵抗
２２１，２２２の上部箇所Ａｔ、Ａ２を切断して使用し
、次段以後の単位回路２００では端子１０３を開放状態
にして使用すれば、全単位回路１００．２００を同一の
回路構成にでき、それによって単位回路１００，２００
のパターン形成が容易になる。
の入力側を示す図である。各単位回路１００．２００に
おいて、演算増幅器１０７゜２０７の非反転入力端子１
０７ａ、２０７ａを端子１０２．２０２に接続すると共
に、内部抵抗２°２１を介して接地し、さらに演算増幅
器１０７゜２０７の反転入力端子１０７ａ、２０７ｂを
端子１０３に接続すると共に、内部抵抗２２２を介して
接地する。そして初段の単位回路１００では、内部抵抗
２２１，２２２の上部箇所Ａｔ、Ａ２を切断して使用し
、次段以後の単位回路２００では端子１０３を開放状態
にして使用すれば、全単位回路１００．２００を同一の
回路構成にでき、それによって単位回路１００，２００
のパターン形成が容易になる。
（ｉｉ） 第１図の初段の単位回路１００において、
外部抵抗１２０に代えて、例えば第３図の内部抵抗２２
２を使用し、端子１０２に印加する基準電圧Ｖｒｅｆの
レベルを変えて駆動電流値を１３１整する構成にしても
、第１図とほぼ同様の１を用、効果が得られる。
外部抵抗１２０に代えて、例えば第３図の内部抵抗２２
２を使用し、端子１０２に印加する基準電圧Ｖｒｅｆの
レベルを変えて駆動電流値を１３１整する構成にしても
、第１図とほぼ同様の１を用、効果が得られる。
（ｉｉｉ） 第４図は第１図の演算増幅器１０７゜２
０７の出力側を示す図である。各単位回路１００．２０
０において、ＮＭＯ３からなるモニタ用トランジスタ１
１２，２１２を設け、演算増幅器１０７，２０７の出力
端子１０７ ｃ 。
０７の出力側を示す図である。各単位回路１００．２０
０において、ＮＭＯ３からなるモニタ用トランジスタ１
１２，２１２を設け、演算増幅器１０７，２０７の出力
端子１０７ ｃ 。
２０７ｃをそのモニタ用トランジスタ１１２２１２を介
してモニタ用出力トランジスタ１０８゜２０８のゲート
に接続してもよい。このモニタ用ｌ・ランジスタ１．１
．２，２１２をインバータ１０９−１・〜１．０９−Ｎ
、２０９−１〜２０９−Ｎ中のＮＭＯ３１０９ｂ、２０
９ｂと同一形状に形成すれば、ＩＣ製造時における閾値
電圧Ｖｔ等の特性のばらつきによるＬＥＤ駆動電流の均
一化の低下を防止でき、各ＬＥＤ駆動電離流の均一化を
より向上させることができる。
してモニタ用出力トランジスタ１０８゜２０８のゲート
に接続してもよい。このモニタ用ｌ・ランジスタ１．１
．２，２１２をインバータ１０９−１・〜１．０９−Ｎ
、２０９−１〜２０９−Ｎ中のＮＭＯ３１０９ｂ、２０
９ｂと同一形状に形成すれば、ＩＣ製造時における閾値
電圧Ｖｔ等の特性のばらつきによるＬＥＤ駆動電流の均
一化の低下を防止でき、各ＬＥＤ駆動電離流の均一化を
より向上させることができる。
”（ｉｖ ） モニタ用出力トランジスタ１０８２０
８及び出力トランジスタ１１０−１〜１１０−Ｎ、１１
１，２１０−１〜２１０−Ｎ、２１１をＮＭＯ８やバイ
ポーラトランジスタ等の他のトランジスタで構成しても
よい。
８及び出力トランジスタ１１０−１〜１１０−Ｎ、１１
１，２１０−１〜２１０−Ｎ、２１１をＮＭＯ８やバイ
ポーラトランジスタ等の他のトランジスタで構成しても
よい。
（Ｖ） モニタ用トランジスタ１１２，２１２はＰＭ
Ｏ３等の他のトランジスタで構成し、さらにそれに対応
してインバータ１０９−１〜１０９Ｎ、２０９−１〜２
０９−Ｎを他のトランジスタで構成してもよい。
Ｏ３等の他のトランジスタで構成し、さらにそれに対応
してインバータ１０９−１〜１０９Ｎ、２０９−１〜２
０９−Ｎを他のトランジスタで構成してもよい。
（■：） 本実施例のＬＥＤアレイ駆動回路は、ＬＥ
Ｄプリンタ等の種々の分野に適用できる。
Ｄプリンタ等の種々の分野に適用できる。
（発明の効果）
以上詳細に説明したように、請求項１の発明によれば、
各段の単位回路に縦続接続用出力トランジスタを設け、
その出力トランジスタの出力側に次段の演算増幅器を接
続する編成にしたので、初段の外部抵抗でＬＥＤ駆動電
流値を設定すれば、それと同一値のＬＥＤ駆動電流で各
段のＬＥＤアレ、イを駆動できる。そのため、２段以後
の単位回路における外部抵抗の省略により、外部抵抗の
実装作業の煩雑化を解消できると共に、外部抵抗の実装
スペースの省略により、装置の小型化が容易になる。
各段の単位回路に縦続接続用出力トランジスタを設け、
その出力トランジスタの出力側に次段の演算増幅器を接
続する編成にしたので、初段の外部抵抗でＬＥＤ駆動電
流値を設定すれば、それと同一値のＬＥＤ駆動電流で各
段のＬＥＤアレ、イを駆動できる。そのため、２段以後
の単位回路における外部抵抗の省略により、外部抵抗の
実装作業の煩雑化を解消できると共に、外部抵抗の実装
スペースの省略により、装置の小型化が容易になる。
請求項２の発明では、初段の単位回路における外部抵抗
を内部抵抗に置き換えたので、初段の単位回路に印加さ
れる基準電圧のレベルを変えることにより、駆動電流値
の設定が行え、それによって請求項１の発明とほぼ同様
の効果が得られる。
を内部抵抗に置き換えたので、初段の単位回路に印加さ
れる基準電圧のレベルを変えることにより、駆動電流値
の設定が行え、それによって請求項１の発明とほぼ同様
の効果が得られる。
請求項３の発明では、モニタ用トランジスタを設けなの
で、各単位回路内の素子のばらつきを吸収し、各ＬＥＤ
駆動電流の均−ｆヒをより向上させることができる。
で、各単位回路内の素子のばらつきを吸収し、各ＬＥＤ
駆動電流の均−ｆヒをより向上させることができる。
第１図は本発明の実施例を示すＬ Ｅ Ｄアレイ駆動回
路の回路図、第２図は従来のＬＥＤアレイ駆動回路の回
路図、第３図は第１図の演算増幅器の入力側の回路図、
第４図は第１図の演算増幅器の出力側の回路図である。 １００．２００・・・・・・単位回路、１０１，２０１
・・・・・・電源端子、１０２・・・・・・基準電圧印
加用端子、１０３・・・・・・外部抵抗接続用端子、１
０４−１〜１０４−Ｎ、２０４−１〜２０４−Ｎ・・・
・・・ＬＥＤ接続用出力端子、１０５，２０５・・・・
・・次段接続用出力端子、１０６−４〜１０６−Ｎ、２
０６−１〜２０６−Ｎ・・・・・・制御信号端子、１０
７，２０７・・・・・・演算増幅器、１０７ａ、２０７
ａ・・・・・・非反転入力端子、１０７ｂ、２０７ｂ・
・・・・・反転入力端子、１０７ｃ、２０７ｃ・・・−
・・出力端子、１０８゜２′０８・・・・・・モニタ用
出力トランジスタ、１０９１〜１０９−Ｎ、２０９−１
〜２０９−Ｎ・・・・・・インバータ、１１０−１〜１
１０−Ｎ、１１１゜２１０−１〜２］−０−Ｎ、２１１
・・・・・・出力トランジスタ、１２０・・・・・・外
部抵抗、２０２・・・・・・前段接続用入力端子、２２
１．２２３・・・・・・第１．第２の内部抵抗、３００
・・・・・・Ｌ Ｅ Ｄアレイ、３０１−１〜３０１−
Ｎ・・・・・・ＬＥＤ。
路の回路図、第２図は従来のＬＥＤアレイ駆動回路の回
路図、第３図は第１図の演算増幅器の入力側の回路図、
第４図は第１図の演算増幅器の出力側の回路図である。 １００．２００・・・・・・単位回路、１０１，２０１
・・・・・・電源端子、１０２・・・・・・基準電圧印
加用端子、１０３・・・・・・外部抵抗接続用端子、１
０４−１〜１０４−Ｎ、２０４−１〜２０４−Ｎ・・・
・・・ＬＥＤ接続用出力端子、１０５，２０５・・・・
・・次段接続用出力端子、１０６−４〜１０６−Ｎ、２
０６−１〜２０６−Ｎ・・・・・・制御信号端子、１０
７，２０７・・・・・・演算増幅器、１０７ａ、２０７
ａ・・・・・・非反転入力端子、１０７ｂ、２０７ｂ・
・・・・・反転入力端子、１０７ｃ、２０７ｃ・・・−
・・出力端子、１０８゜２′０８・・・・・・モニタ用
出力トランジスタ、１０９１〜１０９−Ｎ、２０９−１
〜２０９−Ｎ・・・・・・インバータ、１１０−１〜１
１０−Ｎ、１１１゜２１０−１〜２］−０−Ｎ、２１１
・・・・・・出力トランジスタ、１２０・・・・・・外
部抵抗、２０２・・・・・・前段接続用入力端子、２２
１．２２３・・・・・・第１．第２の内部抵抗、３００
・・・・・・Ｌ Ｅ Ｄアレイ、３０１−１〜３０１−
Ｎ・・・・・・ＬＥＤ。
Claims (1)
- 【特許請求の範囲】 １、複数の発光ダイオードが配列された発光ダイオード
アレイの各発光ダイオードに駆動電流を供給する単位回
路が、複数段縦続接続された発光ダイオードアレイ駆動
回路において、 前記初段の単位回路は、 基準電圧が印加される非反転入力端子、反転入力端子及
び出力端子を有する演算増幅器と、制御電極を有し電源
と複数の発光ダイオード接続用出力端子との間に接続さ
れた複数の発光ダイオード用出力トランジスタと、 前記演算増幅器の出力が供給される制御電極を有し前記
電源と外部抵抗接続用端子及び前記反転入力端子との間
に接続されたモニタ用出力トランジスタと、 前記電源と前記演算増幅器の出力端子との間に接続され
制御信号を反転して前記各発光ダイオード用出力トラン
ジスタの制御電極にそれぞれ供給する複数のインバータ
と、 前記演算増幅器の出力が供給される制御電極を有し前記
電源と次段接続用出力端子との間に接続された縦続接続
用出力トランジスタとを備え、前記２段以後の各単位回
路は、 前記初段の単位回路における演算増幅器、発光ダイオー
ド用出力トランジスタ、モニタ用出力トランジスタ、イ
ンバータ、及び縦続接続用出力トランジスタを有し、 該演算増幅器の非反転入力端子が、前段の次段接続用出
力端子に接続されると共に、第１の内部抵抗を介して接
地され、該演算増幅器の反転入力端子が、第２の内部抵
抗を介して接地された、発光ダイオードアレイ駆動回路
。 ２、請求項１記載の発光ダイオードアレイ駆動回路にお
いて、前記初段の単位回路における演算増幅器の反転入
力端子を、前記外部抵抗接続用端子に接続する構成に代
えて、内部抵抗を介して接地した発光ダイオードアレイ
駆動回路。 ３．請求項１または２記載の発光ダイオードアレイ駆動
回路において、前記各単位回路におけるインバータの構
成素子の１つとほぼ同一の特性を有し前記各演算増幅器
の出力を前記各モニタ用出力トランジスタの制御電極に
それぞれ供給するモニタ用トランジスタを設けた発光ダ
イオードアレイ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23421588A JP2516245B2 (ja) | 1988-09-19 | 1988-09-19 | 駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23421588A JP2516245B2 (ja) | 1988-09-19 | 1988-09-19 | 駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0281652A true JPH0281652A (ja) | 1990-03-22 |
| JP2516245B2 JP2516245B2 (ja) | 1996-07-24 |
Family
ID=16967500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23421588A Expired - Fee Related JP2516245B2 (ja) | 1988-09-19 | 1988-09-19 | 駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2516245B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5452485A (en) * | 1977-10-03 | 1979-04-25 | Sharp Corp | Output stabilizing circuit of semiconductor laser equipment |
| JPS5584986A (en) * | 1978-12-22 | 1980-06-26 | Hitachi Ltd | Led driving circuit |
| JPS57106185A (en) * | 1980-12-24 | 1982-07-01 | Nec Corp | Drive circuit for light emitting diode |
| JPS61271876A (ja) * | 1985-05-28 | 1986-12-02 | Fuji Electric Co Ltd | 複数光源による波長発生制御装置 |
-
1988
- 1988-09-19 JP JP23421588A patent/JP2516245B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5452485A (en) * | 1977-10-03 | 1979-04-25 | Sharp Corp | Output stabilizing circuit of semiconductor laser equipment |
| JPS5584986A (en) * | 1978-12-22 | 1980-06-26 | Hitachi Ltd | Led driving circuit |
| JPS57106185A (en) * | 1980-12-24 | 1982-07-01 | Nec Corp | Drive circuit for light emitting diode |
| JPS61271876A (ja) * | 1985-05-28 | 1986-12-02 | Fuji Electric Co Ltd | 複数光源による波長発生制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2516245B2 (ja) | 1996-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100625754B1 (ko) | 내부 전원 전압 생성 회로 및 내부 전원 전압 생성 방법 | |
| US6949949B2 (en) | Apparatus and method for adjusting the impedance of an output driver | |
| US6222357B1 (en) | Current output circuit with controlled holdover capacitors | |
| US7696962B2 (en) | Color balancing circuit for a display panel | |
| US4719369A (en) | Output circuit having transistor monitor for matching output impedance to load impedance | |
| EP0843402B1 (en) | BiCMOS negative charge pump | |
| US7449873B2 (en) | Voltage controlled current source device | |
| EP0978943A2 (en) | Calibration circuit | |
| US4216393A (en) | Drive circuit for controlling current output rise and fall times | |
| KR100439045B1 (ko) | 워드 라인 전압 클램핑 회로 | |
| US20040061525A1 (en) | Voltage level shifting circuit | |
| KR20030037096A (ko) | 내부 전원전압 발생회로 | |
| US7042374B1 (en) | Calibration of a current source array | |
| JP3375392B2 (ja) | 発光ダイオードアレイ電流源 | |
| US7242222B2 (en) | Output circuit with reduced gate voltage swings | |
| JPH0281652A (ja) | 駆動回路 | |
| JPH07113862B2 (ja) | 基準電圧発生回路 | |
| US7304495B2 (en) | Pseudodynamic off-chip driver calibration | |
| JPH10229333A (ja) | トランジスタのスレッシュホールド電圧を検知し且つデジタル的にバイアスする集積回路及び関連方法 | |
| JP2516236B2 (ja) | 駆動回路 | |
| JP2514220B2 (ja) | 駆動回路 | |
| JPH08139365A (ja) | 駆動回路 | |
| JPH079394Y2 (ja) | 発光素子駆動用の集積回路装置 | |
| JPH0798401B2 (ja) | 発光素子駆動装置 | |
| JPH0768837A (ja) | 素子駆動用の集積回路装置及び発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |