JPH028014A - 半導体基板のブレーキング装置 - Google Patents
半導体基板のブレーキング装置Info
- Publication number
- JPH028014A JPH028014A JP63158045A JP15804588A JPH028014A JP H028014 A JPH028014 A JP H028014A JP 63158045 A JP63158045 A JP 63158045A JP 15804588 A JP15804588 A JP 15804588A JP H028014 A JPH028014 A JP H028014A
- Authority
- JP
- Japan
- Prior art keywords
- stage
- chip
- substrate
- chips
- ellipsoidal surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 230000000873 masking effect Effects 0.000 abstract description 17
- 238000000034 method Methods 0.000 abstract description 17
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 6
- 238000000926 separation method Methods 0.000 abstract description 6
- 238000005336 cracking Methods 0.000 abstract description 4
- 229910003460 diamond Inorganic materials 0.000 abstract description 3
- 239000010432 diamond Substances 0.000 abstract description 3
- 238000003776 cleavage reaction Methods 0.000 abstract 1
- 230000007017 scission Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 238000005096 rolling process Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Processing Of Stones Or Stones Resemblance Materials (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は、半導体基板に形成した素子をチップに分割す
るウェハブレーキング装置に関するものである。
るウェハブレーキング装置に関するものである。
(従来の技術)
半導体基板に形成した素子をチップに分離する方法とし
て、シリコン素子では一般にブレードダイサーを用いて
基板を切断する方法が用いられている。一方、化合物半
導体は結晶が脆く襞間性が強いので、この性質を利用し
て結晶の襞間方向に平行に、予め基板をダイヤモンド針
でけがいておき、襞間により素子に分離する方法の、い
わゆる襞間法が用いられる。尚、この襞間法はプレート
の切りしろをとる必要がなく、切りしろ面積が不用であ
るため素子の収率を上げるのに有利である。
て、シリコン素子では一般にブレードダイサーを用いて
基板を切断する方法が用いられている。一方、化合物半
導体は結晶が脆く襞間性が強いので、この性質を利用し
て結晶の襞間方向に平行に、予め基板をダイヤモンド針
でけがいておき、襞間により素子に分離する方法の、い
わゆる襞間法が用いられる。尚、この襞間法はプレート
の切りしろをとる必要がなく、切りしろ面積が不用であ
るため素子の収率を上げるのに有利である。
襞間を利用する方法には、第4図すに示すように、半導
体基板101をマスキングテープ102に貼り付け、こ
の半導体基板101を、第4図aの球の一部(A−○−
B)を利用してなる第4図すに示す球面ステージ103
上に押し付けながら拡張することにより分離する方法や
、また、第5図に示すように、ゴム盤104上の半導体
基板101にローラ105を押し付けながら転がして割
る方法等が知られている。
体基板101をマスキングテープ102に貼り付け、こ
の半導体基板101を、第4図aの球の一部(A−○−
B)を利用してなる第4図すに示す球面ステージ103
上に押し付けながら拡張することにより分離する方法や
、また、第5図に示すように、ゴム盤104上の半導体
基板101にローラ105を押し付けながら転がして割
る方法等が知られている。
GaAs等の化合物半導体基板を使用するマイクロ波帯
電界効果トランジスタ(FET)は、一般に基板厚が薄
いため、襞間法により素子に分離する手法が用いられる
場合が多い。特に、チップサイズが小さくチップの縦横
比が同程度に小さい素子の場合、例えば低雑音FETの
ような場合は球面ステージを用いたブレーキング装置を
用いても、十分分離することが可能であった。
電界効果トランジスタ(FET)は、一般に基板厚が薄
いため、襞間法により素子に分離する手法が用いられる
場合が多い。特に、チップサイズが小さくチップの縦横
比が同程度に小さい素子の場合、例えば低雑音FETの
ような場合は球面ステージを用いたブレーキング装置を
用いても、十分分離することが可能であった。
(発明が解決しようとする課題)
最近のマイクロ波帯電力用GaAs電界トランジスタ、
もしくはモノリシックマイクロ波集積回路素子(MM
I C)では、高出力化や多機能化の要求に供いチップ
の大形化や長形化が進み、従来の球面ブレーキング装置
では、チップの長手方向の割れや欠けなどの不良が多く
発生した。また、割れを防ぐため、球面の曲率半径を大
きくすると短い方向の分離が十分に行えなかった。この
ためチップの縦横比が大きい大形素子、例えば1:2以
上の縦横比のある電力用FET等を前記襞間法により素
子を分離する場合、第4図に示すように、サイズの短い
縦方法を直径の小さなローラで押し付けて分離し、サイ
ズの長い横方向の大きなローラで押し付けて分離しなけ
ればならなかった。この方法は、ローラを二回以上転が
して分離するため、チップ同士が擦れ、欠けや傷を生じ
歩留りを落とす欠点があった。
もしくはモノリシックマイクロ波集積回路素子(MM
I C)では、高出力化や多機能化の要求に供いチップ
の大形化や長形化が進み、従来の球面ブレーキング装置
では、チップの長手方向の割れや欠けなどの不良が多く
発生した。また、割れを防ぐため、球面の曲率半径を大
きくすると短い方向の分離が十分に行えなかった。この
ためチップの縦横比が大きい大形素子、例えば1:2以
上の縦横比のある電力用FET等を前記襞間法により素
子を分離する場合、第4図に示すように、サイズの短い
縦方法を直径の小さなローラで押し付けて分離し、サイ
ズの長い横方向の大きなローラで押し付けて分離しなけ
ればならなかった。この方法は、ローラを二回以上転が
して分離するため、チップ同士が擦れ、欠けや傷を生じ
歩留りを落とす欠点があった。
本発明は上記難点を除去する新規のウェハブレーキング
装置を提供することを目的とするものである。
装置を提供することを目的とするものである。
(課題を解決するための手段)
この目的を達成するために本発明では、チップの縦横比
に対応した曲率をもつ楕円面のステージを有するブレー
キング装置を提供する。
に対応した曲率をもつ楕円面のステージを有するブレー
キング装置を提供する。
(作 用)
このように本発明では、チップの縦横比に対応した曲率
をもつ楕円面ステージ上で半導体基板に張ったマスキン
グテープを楕円面接線方向に拡張すると、チップの平面
上縦方向及び横方向にほぼ均等の力が垂直方向に加わる
ため、チップの長手方向の割れや欠けを防げるとともに
、短い方向の分離が可能になる。
をもつ楕円面ステージ上で半導体基板に張ったマスキン
グテープを楕円面接線方向に拡張すると、チップの平面
上縦方向及び横方向にほぼ均等の力が垂直方向に加わる
ため、チップの長手方向の割れや欠けを防げるとともに
、短い方向の分離が可能になる。
(実施例)
本発明のブレーキング装置を第1図により詳述する。第
1図aは本発明のブレーキング装置の斜視図である。本
装置の基本構造は、中央部に楕円面状ステージ1を有し
、その周辺にマスキングテープを固定するリング2があ
り、ステージは固定リングに対し相対的に上下に移動で
きる。
1図aは本発明のブレーキング装置の斜視図である。本
装置の基本構造は、中央部に楕円面状ステージ1を有し
、その周辺にマスキングテープを固定するリング2があ
り、ステージは固定リングに対し相対的に上下に移動で
きる。
直径3インチのGaAs基板に形成された縦11Il1
11横2mm厚さ150μmで縦横比が1:2の素子チ
ップ分離の場合を例にとると、この場合のステージ形状
は、半導体素子、チップ(以下チップと略称する)の縦
横比に対応する曲率をもつ楕円面状で、この楕円面ステ
ージは縦方向と横方向の断面の曲率半径比が1:2であ
り、曲率半径は例えばそれぞれが第1図す、cに示され
るように夫々20cmと10cmである。
11横2mm厚さ150μmで縦横比が1:2の素子チ
ップ分離の場合を例にとると、この場合のステージ形状
は、半導体素子、チップ(以下チップと略称する)の縦
横比に対応する曲率をもつ楕円面状で、この楕円面ステ
ージは縦方向と横方向の断面の曲率半径比が1:2であ
り、曲率半径は例えばそれぞれが第1図す、cに示され
るように夫々20cmと10cmである。
次に、この装置を使用してチップに分離する方法を第2
図によって説明する。まず、半導体素子を形成した直径
3インチのGaAs基板3の襞間方向に添ってダイヤモ
ンド針でけがき線を入れる(第2図a)。次に、このG
aAs基板の裏表にマスキングテープ5を貼って、この
周辺をリング2で固定しく第2図C)、楕円面ステージ
1を下から押当てることよりチップ4(第2図b)に分
離する(第2図d)、 ここで、基板裏面に貼ったマス
キングテープは基板保持のためのものである。
図によって説明する。まず、半導体素子を形成した直径
3インチのGaAs基板3の襞間方向に添ってダイヤモ
ンド針でけがき線を入れる(第2図a)。次に、このG
aAs基板の裏表にマスキングテープ5を貼って、この
周辺をリング2で固定しく第2図C)、楕円面ステージ
1を下から押当てることよりチップ4(第2図b)に分
離する(第2図d)、 ここで、基板裏面に貼ったマス
キングテープは基板保持のためのものである。
次に本装置の分割の原理を簡単に説明するため、2つの
チップ(厚さは0と近似する)からなる基板を仮定し、
この基板に曲率半径がチップ長に比例する楕円面を下か
ら押し当てた状態の縦横の断面図を第3図a及びbに示
す。この楕円面を垂直に押し上げると、チップ端はマス
キングテープで引かれ楕円面の接線方向にFの力が加わ
る。チップ端の縦方向には第3図aに示すようにチップ
端にF cosθの力が垂直方向にかかり、このF c
osθと同じ大きさで反対向きの力が楕円面と接する基
板中央のチップ分割予定点に加わり、基板を2分割する
ことになる。同様にチップの横方向についても、第3図
すに示すようにチップ端にFcosθの力が加わる。こ
のように、チップの縦横方向ともほぼ均等の力で分割で
きる。
チップ(厚さは0と近似する)からなる基板を仮定し、
この基板に曲率半径がチップ長に比例する楕円面を下か
ら押し当てた状態の縦横の断面図を第3図a及びbに示
す。この楕円面を垂直に押し上げると、チップ端はマス
キングテープで引かれ楕円面の接線方向にFの力が加わ
る。チップ端の縦方向には第3図aに示すようにチップ
端にF cosθの力が垂直方向にかかり、このF c
osθと同じ大きさで反対向きの力が楕円面と接する基
板中央のチップ分割予定点に加わり、基板を2分割する
ことになる。同様にチップの横方向についても、第3図
すに示すようにチップ端にFcosθの力が加わる。こ
のように、チップの縦横方向ともほぼ均等の力で分割で
きる。
この実施例は一例であり、楕円面ステージが固定され、
マスキングテープを固定するリングが上下する構造の装
置にも適用できる。また、楕円面ステージがマスキング
テープを容易に引き伸ばすことを目的として、加熱機構
をもつ場合も同様に適用できる。更に、楕円面ステージ
で素子を後に素子選別を容易にする目的で、平板の加熱
ステージ上で拡張する方法と併用する装置にも適用され
る。
マスキングテープを固定するリングが上下する構造の装
置にも適用できる。また、楕円面ステージがマスキング
テープを容易に引き伸ばすことを目的として、加熱機構
をもつ場合も同様に適用できる。更に、楕円面ステージ
で素子を後に素子選別を容易にする目的で、平板の加熱
ステージ上で拡張する方法と併用する装置にも適用され
る。
以上詳述したように本発明は、チップの縦横比に対応し
た曲率をもつ楕円面ステージ上で半導体基板に貼ったマ
スキングテープを楕円面接線方向に拡張すると同時に、
チップの縦方向及び横方向にほぼ均等の力を垂直方向に
加えてチップを襞間・分離するため、従来の球面ステー
ジを有するブレーキング装置を用いた場合に問題とされ
たチップの長平方向の割れや欠けを防げるとともに、短
い方向の分離が可能である。また、ローラを転がして分
離する場合に生じるチップ間の擦れによる欠けや、チッ
プ片による汚染を防ぐことができる。
た曲率をもつ楕円面ステージ上で半導体基板に貼ったマ
スキングテープを楕円面接線方向に拡張すると同時に、
チップの縦方向及び横方向にほぼ均等の力を垂直方向に
加えてチップを襞間・分離するため、従来の球面ステー
ジを有するブレーキング装置を用いた場合に問題とされ
たチップの長平方向の割れや欠けを防げるとともに、短
い方向の分離が可能である。また、ローラを転がして分
離する場合に生じるチップ間の擦れによる欠けや、チッ
プ片による汚染を防ぐことができる。
第1図aは本発明のブレーキング装置の斜視図、第1図
す及びCはそれぞれY軸側及びXQ軸側からみたその断
面図、第2図aは襞間方向にけがき線を入れた半導体基
板と素子チップ、第2図すは素子チップの正面図、第2
図Cはこの半導体基板をマスキングテープに張りそれを
固定リングに固定した状態を示す断面図、第2図dは楕
円面ステージを押し上げてマスキングテープに貼った半
導体基板を分離している状態を示す断面図、第3図aは
チップの長平方向の分離を大きな曲率半径の面で分離す
る場合の説明図、第3図すはチップの短い方向の分離を
小さな曲率半径の面で分離する場合の説明図、第4図a
は従来のブレーキング装置が利用している球面を示す斜
面図、第4bはこの球面ステージを使用してマスキング
テープに貼った半導体基板を分離している状態を示す斜
視図、第5図はローラをゴム盤上の半導体基板に押し付
けながら転がして割る従来のブレーキング方法を示す側
面図である。 1 −−−−−一− 2−一一一一一一 3.101 −− 4 −−一−−−− 5−−−−−−一 楕円面ステージ マスキングテープ固定リング 半導体基板 チップ マスキングテープ
す及びCはそれぞれY軸側及びXQ軸側からみたその断
面図、第2図aは襞間方向にけがき線を入れた半導体基
板と素子チップ、第2図すは素子チップの正面図、第2
図Cはこの半導体基板をマスキングテープに張りそれを
固定リングに固定した状態を示す断面図、第2図dは楕
円面ステージを押し上げてマスキングテープに貼った半
導体基板を分離している状態を示す断面図、第3図aは
チップの長平方向の分離を大きな曲率半径の面で分離す
る場合の説明図、第3図すはチップの短い方向の分離を
小さな曲率半径の面で分離する場合の説明図、第4図a
は従来のブレーキング装置が利用している球面を示す斜
面図、第4bはこの球面ステージを使用してマスキング
テープに貼った半導体基板を分離している状態を示す斜
視図、第5図はローラをゴム盤上の半導体基板に押し付
けながら転がして割る従来のブレーキング方法を示す側
面図である。 1 −−−−−一− 2−一一一一一一 3.101 −− 4 −−一−−−− 5−−−−−−一 楕円面ステージ マスキングテープ固定リング 半導体基板 チップ マスキングテープ
Claims (1)
- 複数の半導体素子が形成された半導体基板をチップに分
割するための曲面ステージを備えたブレーキング装置に
おいて、曲面ステージが縦方向と横方向で夫々の曲率半
径が異なる楕円面に形成されていることを特徴とする半
導体基板のブレーキング装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63158045A JPH028014A (ja) | 1988-06-28 | 1988-06-28 | 半導体基板のブレーキング装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63158045A JPH028014A (ja) | 1988-06-28 | 1988-06-28 | 半導体基板のブレーキング装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH028014A true JPH028014A (ja) | 1990-01-11 |
Family
ID=15663086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63158045A Pending JPH028014A (ja) | 1988-06-28 | 1988-06-28 | 半導体基板のブレーキング装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH028014A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011005741A (ja) * | 2009-06-25 | 2011-01-13 | Mitsuboshi Diamond Industrial Co Ltd | 脆性材料基板の分断方法 |
CN113165121A (zh) * | 2019-03-26 | 2021-07-23 | 琳得科株式会社 | 半导体装置的制造方法以及层叠体 |
-
1988
- 1988-06-28 JP JP63158045A patent/JPH028014A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011005741A (ja) * | 2009-06-25 | 2011-01-13 | Mitsuboshi Diamond Industrial Co Ltd | 脆性材料基板の分断方法 |
CN113165121A (zh) * | 2019-03-26 | 2021-07-23 | 琳得科株式会社 | 半导体装置的制造方法以及层叠体 |
CN113165121B (zh) * | 2019-03-26 | 2023-12-05 | 琳得科株式会社 | 半导体装置的制造方法以及层叠体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5496167B2 (ja) | 半導体ウェハの分割方法及び分割装置 | |
US6399464B1 (en) | Packaging die preparation | |
US5769297A (en) | Apparatus and method for dicing semiconductor wafers | |
KR940022799A (ko) | 디엠디(dmd)를 절단한 후의 웨이퍼 처리방법 | |
JP4471565B2 (ja) | 半導体ウエーハの分割方法 | |
JP2002050589A (ja) | 半導体ウェーハの延伸分離方法及び装置 | |
JPH0725463B2 (ja) | 半導体装置の製造方法 | |
JPH028014A (ja) | 半導体基板のブレーキング装置 | |
TW201603980A (zh) | 貼合基板之分斷方法及分斷裝置 | |
EP0776029A1 (en) | Improvements in or relating to semiconductor chip separation | |
JP7418013B2 (ja) | メタル膜付き基板の分断方法 | |
JPS6282008A (ja) | 半導体ウエハ−ブレイク装置 | |
JPS61121453A (ja) | ぜい性薄板のブレイキング・エキスパンド方法 | |
JP2001110757A (ja) | 半導体装置の製造方法 | |
TW201604156A (zh) | 貼合基板之分斷方法及分斷裝置 | |
TWI807123B (zh) | 晶圓擴張方法以及晶圓擴張裝置 | |
JPS62284707A (ja) | ウエハ−ブレ−キング装置 | |
JPH0241209A (ja) | 半導体等の基板の分割方法 | |
JP2007134447A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2002184723A (ja) | 半導体製造方法および半導体製造装置 | |
JP4335591B2 (ja) | 半導体装置の製造方法 | |
JPH0666392B2 (ja) | 半導体装置の製造方法 | |
JPS62124911A (ja) | 半導体ペレツトの分割方法 | |
KR970003725A (ko) | 반도체 칩 분리 장치 및 분리 방법 | |
JPH07249674A (ja) | 半導体装置の製造方法及び製造装置 |