JPH0278058A

JPH0278058A - 音声記録装置

Info

Publication number: JPH0278058A
Application number: JP22885788A
Authority: JP
Inventors: Yoshitaka Ota; 佳孝太田
Original assignee: Konica Minolta Inc
Current assignee: Konica Minolta Inc
Priority date: 1988-09-14
Filing date: 1988-09-14
Publication date: 1990-03-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明は、留守番電話等の音声信号を記録する。

装置に関する。

〈従来の技術〉従来、留守番電話における音声記憶は、カセットテープ
により記憶されるが、その場合の記録速度は一定であり
、この場合には、記録可能な通話時間はテープの長さで
定まってしまう。

これに対し、静止画テレビ電話とスチルビデオ録再機を
一体にし、留守番電話時に静止画と共に音声もビデオフ
ロッピーに記録することが考えられる。

この場合、音声信号を、あるサンプリング周波数でＡＤ
変換して一旦メモリに記憶し、これをメモリから高速で
読み出してＤＡ変換してビデオフロッピーに記録するこ
ととなる。

そして、ビデオフロッピーに記録できる信号の周波数帯
域により、読み出してＤＡ変換するときのサンプルレー
トは決まっている。また、ビデオ７′″ゝフロッピーの回転周期１／６０秒も決まっているので、
ｌトラックに記録できる音声の長さはＡＤするときのサ
ンプリング周波数によって決まる。現在のビデオフロッ
ピーの規格では、前記サンプリング周波数の切換によっ
て１トラツクに記録できる音声は、５秒、１０秒、２０
秒の３段階に切り替えることができる。

この場合、ＡＤ変換のサンプリング周波数を予め設定し
て録音を開始するので、音声信号が予想以上に長い場合
は１トラツク内に記録し切れない。

サンプリング周波数を低めに設定しておけばその心配は
ないが、音声信号が予想以上に短い場合は記録可能部分
が多（余ってしまい無駄である。即ち、サンプリング周
波数は高い程記録できる信号の帯域が広くなり、音質が
良くなるので短い音声の場合はできるだけ高いサンプリ
ング周波数を用いるのが望ましい。

本発明は、このような従来の問題点に鑑みなされたもの
で、音声信号の長さに応じて圧縮率を変えていくことに
より、音声記録時間を増大しつつ、短時間の音声記録時
には、より良い音質で記録できるようにした音声記録装
置を提供することを目的とする。

〈課題を解決するための手段〉このため本発明は第１図に示すように、音声信号を設定
されたサンプリング周波数でＡＤ変換するＡＤ変換器と
、該ＡＤ変換された音声信号データを記憶する記憶手段
と、該記憶手段から読み出された信号をＤＡ変換するＤ
Ａ変換器と、該ＤＡ変換された信号を記録する記録手段
とを含んで構成される音声記録装置において、録音時間
を計測する計時手段と、該計時手段によって計測される
録音時間の増大に応じて音声信号の圧縮率を上げるよう
に制御する圧縮率制御手段を設けた構成とする。

圧縮率制御手段は、例えば録音時間が設定された境界時
間を超過した時に前記サンプリング周波数の設定値を低
い値に切り替えることにより圧縮率を高い値に切り替え
るように構成することができる。

また、上記の場合は、境界時間を超過した時に該境界時
間前に記憶された音声信号データを間欠的に消去しつつ
新たなデータを記憶するようにしてもよい。

さらに、圧縮率制御手段は、録音時間が設定された境界
時間を超過した時に一定の周期で間欠的に音声信号デー
タを記憶するように構成してもよい。

〈作用〉音声信号は、設定されたサンプリング周波数でＡＤ変換
器によりＡＤ変換されてメモリに記録される。

そして、計時手段によって録音時間が計時され、録音時
間が増大してくると、圧縮率制御手段により音声信号デ
ータの圧縮率が上げられる。

例えば、圧縮率制御手段は、録音時間が設定された境界
時間を超過した時に前記サンプリング周波数の設定値を
低い値に切り替えることにより新たな音声信号の圧縮率
を高い値に切り替えることができ、これにより記録時間
を延ばすことができる。

また、上記の場合に、新たな音声信号データを該境界時
間前に記憶された音声信号データを間欠的に消去しつつ
記録する構成とすれば、記録済データのサンプリングレ
ートも同時に下げつつ消費される記録エリアを節約でき
る。

さらに、圧縮率制御手段を、録音時間が設定された境界
時間を超過した時に一定の周期で間欠的に音声信号デー
タを記録するように構成した場合も、新たな音声信号デ
ータの圧縮率を高い値に切り替えることができ、特に境
界時間を複数設定し、前記サンプリング周波数を低くし
たり、記録済データを消去しつつ記録して初期の境界時
間を超過した後に、残りの記録エリアをこの方式で記録
して可及的に記録時間を延ばすことができる。

〈実施例〉以下に、本発明の実施例を図面に基づいて説明する。

一実施例の構成を示す第２図において、書き込みサンプ
リング周波数制御用の発振器１のクロック端子ＣＫＩ、
ＣＫ２．ＣＫ３からの発振周波数の比は、４：２：１で
あり、例えば２０ＫＨｚ、　１０ＫＨｚ。

５　ＫＨｚ程度である。

読み出しサンプリング周波数制御用の発振器２のクロッ
ク端子ＣＫ４．ＣＫ５．ＣＫ６からの発振周波数の比は
逆に１：２：４であるが読み出しは高速で行われるので
周波数は高い。例えば２０ＫＨｚ。

でサンプリングした５秒間の音声記録を１トラツクへ記
録する場合を考えると３００倍であるからＣＦ２は６　
ＭＨｚとなる。したがって、他はＣＫ５＝１２ＭＨｚ、
　ＣＫ　６　＝２４１’ｌＨｚとなる。

前記書き込み用の発振器１のＣＫＩ、ＣＦ２゜ＣＦ３は
、夫々第１スイツチ３の切換端子Ｂ、第２スイッチ４の
切換端子Ｂ、同じく第２スイツチ４の切換端子Ａに接続
される。前記第１スイツチ３の切換端子Ａは前記第２ス
イツチ４の出力端子に接続され、第１スイツチ３の出力
端子は第３スイツチ５の切換端子Ａに接続される。第３
スイツチ５の切換端子Ｂは第４スイツチ６の出力端子に
接続され、第４スイツチ６の切換端子Ａ、切換端子Ｂ、
切換端子Ｃは夫々読み出し用の発振器２のクロック端子
ＣＫ４．ＣＫ５．ＣＫ６に接続される。

そして、前記第１スイッチ３．第２スイツチ４は、夫々
記録手段としてのメモリ７のアドレスカウンタ８の最上
位ビットと、その次のビットが０のときに切換端子Ａ側
、ｌのときに切換端子Ｂ側に接続されるようになってお
り、第４スイツチ６は、書き込み終了時の前記アドレス
カウンタ８の最上位ビットと、その次のビットとの値に
基づいてコントローラ９により、切換端子Ａ、Ｂ、Ｃの
切り替え接続が行われるようになっている。

前記第３スイツチ５の出力端子は、前記アドレスカウン
タ８．ＡＤ変換器１０．ＤＡ変換器１１に夫々接続され
る。

次に、このものの一連の作動を説明する。

書き込み時は、ＡＤ変換器１０が切換端子Ａに切換接続
された第３スイツチ５を介して発振器１のＣＫＩ、ＣＦ
２．ＣＦ３のいずれかのクロック端子から入力されるサ
ンプリング周波数で、音声信号をＡＤ変換し、アドレス
カウンタ８によって同・周波数のカウントにより検索さ
れたメモリ７のアドレスに順次記録していく。

ここで、第１スイッチ３．第２スイツチ４は夫々アドレ
スカウンタ８の上位２ビツトが初期状態では口なので、
共に切換端子Ａに接続され、これにより、アドレスカウ
ンタ８にはＣＫＩからのクロック信号が入力される。こ
の状態でアドレスカウンタ８の最上位ビットが１になる
まで記録し続ける。

最上位ビットが１になると、第１スイツチ３が切換端子
Ｂに切換接続されて、ＣＦ２からのクロック信号が入力
される。この状態は最上位の次のビットが１になるまで
続き、これが１になると、第２スイツチ４が切換端子Ｂ
に切換接続されて、ＣＦ３からのクロック信号が入力さ
れる。この状態はアドレスカウンタ８がオーバーフロー
するまで続き、オーバーフローしたところで記録動作は
停止する。

尚、全体のリセット、スタート、停止のコントロールは
図示しないコントローラ（マイコン等）で行われる。

このような動作を行うと、メモリ７の中には第３図に示
すような割り付けでデータが記録される。

ＡはＣＫＩの期間、ＢはＣＦ２の期間、ＣはＣＦ３の期
間である。ＢのメモリエリアはＡの半分であるが、サン
プリング周波数が半分なので音声の記録時間としては同
一である。また、ＣのメモリエリアはＢと同じであるが
、サンプリング周波数は半分であるから、音声の記録時
間としては２倍となる。したがって、Ａに５秒記録する
とするとＡ＋Ｂは１０秒、Ａ＋Ｂ＋Ｃで２０秒となる。

尚、発振器１から発振されるクロック信号により録音時
間の計時がなされるから、発振器１は計時手段を構成し
、サンプリング周波数の切換を行うアドレスカウンタ８
と、第１スイツチ３と、第２スイツチ２とが圧縮率制御
手段を構成する。

読み出し時は、ＤＡ変換器１１が、Ｂ側端子に切換接続
された第３スイツチ３を介して発振器２のＣＲ４，ＣＲ
５，ＣＲ２のいずれかからのサンプリング周波数で、ア
ドレスカウンタ８のカウントによりメモリ７から検索さ
れたアドレスの音声記録データを、同周波数でＤＡ変換
して図示しないビデオフロッピーに記録する。

ここで、全データがＡの範囲に納まっているときは、全
体をＣＲ４で読み出す、Ｂの範囲に納まっているときは
、最初のエリアをＣＲ５で読み出し、次のエリアをＣＲ
４で読み出す。Ｃの範囲にまで及ぶときは、Ａのエリア
をＣＲ２で、ＢのエリアをＣＲ５で、ＣのエリアをＣＲ
４で読み出す。

このようにすることにより、いずれの場合も全データを
一定の時間、例えば１／６０秒で読み出すことができる
。

同様のことを、メモリを節約しながら行うこともできる
。例えば、メモリ７への書き込み時に関する部分の回路
を第４図に示すように変更する。

図において、アドレスカウンタ８の最下位ピッ）　ＬＳ
ｌｏは第１　ＥＸＯＲ回路２１とＮＡＮＤ回路２２の一
方の入力端子に接続され、下から２番目のビットＬＳＢ
、は第２ＥＸＯＲ回路２３の一方の入力端子に接続され
る。一方、アドレスカウンタ８の最上位ピッ）ＭＳＢ６
は前記第２ＥＸＯＲ回路２３の他方の入力端子と、第１
ＯＲ回路２４の一方の入力端子と、インバータ２５の入
力端子とに接続され、上から２番目のビットＭＳＢ　、
は前記第１ＥＸＯＲ回路２１の他方の入力端子と、第１
ＯＲ回路２４の他方の入力端子とに接続される。

さらに、前記第１　ＥＸＯＲ回路２１．第２ＥＸＯＲ回
路２３の各出力端子と、前記インバータ２５の出力端子
とが第２ＯＲ回路２６の各入力端子に接続され、インバ
ータ２５の出力端子は前記ＮＡＮＤ回路２２の他方の入
力端子にも接続される。そして、該第２ＯＲ回路２６と
ＮＡＮＤ回路２２と第１ＯＲ回路２４の各出力端子がＡ
ＮＤ回路２７の各入力端子に接続され、該ＡＮＤ回路２
７の出力端子がメモリ７のＷ丁端子に接続されている。

次にこのものの書き込み動作を説明する。

前記上位側の２つのビット（ＭＳＢｌ、　ＭＳＢ６）が
（０，０）のときは、第１ＯＲ回路２４の出力がＬなの
でＡＮＤ回路２７の出力がＬとなり、Ｗｌがしてあるの
でクロックに同期してＡＤ変換されたデータは順次メモ
リ７に書き込まれて第５図（Ａ）のようになる。

メモリエリアが一杯になり、アドレスカウンタ８のビッ
トＭＳＢ　＋がＨになると、第１ＯＲ回路２４の出力が
Ｈになる。また、ビットｌ’１ｓＢｏはＬのままなので
第２ＯＲ回路２６の出力はＨに保たれる。従って、ＡＮ
Ｄ回路２７の出力がＬになるのは、ＮＡＮＤ回路２２が
Ｌのときであり、ＭＳｌｏ−ＬであるからＬＳＢＯ−Ｈ
のときＮＡＮＤ回路２２がＬとなる。結局アドレスカウ
ンタ８のビットＬＳＢＯがＨのときのみＷｌがＬになっ
て、ＡＤ変換されたデータが書き込まれる。これを、行
っていくとメモリ７の中は第５図（Ｂ）のようになる。

さらに、時間が進んでアドレスカウンタ８のビットＭＳ
ＢＯがＨになると第１ＯＲ回路２４．　ＮＡＮＤ回路２
２の出力は、共にＨなので、第２ＯＲ回路２６がＬのと
きのみメモリ７に書き込まれる。第２ＯＲ回路２６ノ人
力は第１　ＥＸＯＲ回路２１．第２ＥＸＯＲ回路２３で
あり、これらには、（ＬＳＢ（１，ＭＳＢｔ）（ＬＳＢ
Ｉ、　ＭＳｌｏ）が入っているので、これらが一致した
ときのみメモリ７に書き込まれる。つまり、（ＭＳＢｌ
、　ＭＳＢｏ）　＝　（０、１）のときは、（ＬＳＢｏ
。

ＬＳＢＩ）　−（０，１）のアドレスだけ、（ＭＳＢｌ
、　ＭＳＢｏ）−（１，１）のときは（ＬＳＢ、、　Ｌ
ＳＢＩ）　＝　（１、１）のアドレスだけ書、き込まれ
る。これを行っていくと、メモリ７の中は第５図（Ｃ）
のようになる。

尚、本実施例において、アドレスカウンタ８と２１〜２
７に示した各回路とが圧縮率制御手段を構成する。

一方、読み出しに関わる回路は、第６図に示されるよう
になる。

図において、読み出し用の発振器２の出力端子は、ＤＡ
変換器１１と、第１スイツチ３１の入力端子に接続され
、切換端子Ａ、Ｂ、Ｃは夫々アドレスカウンタ８の下位
側ビットＬＳＢｏ、　ＬＳＢ＋、　ＬＳＢｚ　　に接続
される。

また、前記ＬＳＢ、及びＬＳＢ　、の出力側は第２スイ
ツチ３２及び第３スイツチ３３の各切換端子Ａ側に接続
され、上位側ビットＭＳＢ＋１Ｍ５Ｂｏの出力側は丸々
前記第２スイッチ３２、第３スイツチ３３の切換端子Ｂ
側に接続される。

前記第２スイツチ３２及び第３スイツチ３３の出力端子
と、アドレスカウンタ８のＬＳＢｔからＭＳＢ　＋より
１ビツト下位までのビットがメモリ７のアドレスバスに
繋がっている。

第５図（Ａ）の記録状態のメモリ７から読み出す場合に
は、第１スイッチ３１．第２スイツチ３２゜第３スイツ
チ３３を夫々切換端子Ａに接続する。

この場合、アドレスカウンタ８は通常通り動作して、メ
モリ７内のデータが順次読み出され、ＤＡ変換器１１に
よってＤＡ変換して出力される。

次に第５図（Ｂ）の記録状態のメモリ７から読み出す場
合には、第１スイッチ３１．第２スイツチ３２を夫々切
換端子Ｂに接続すると共に、第３スイツチ３３を切換端
子Ａに接続する。

この場合、ＭＳＢＩ＝０の間ばメモリ７の最下位ビット
ＬＳＢ、は０に固定され、アドレスカウンタ８は最下位
の次のビットＬＳＢ　Ｉに発振器２からのクロック信号
が入力されるため、２ずつカウントされる。

したがって、メモリ７の偶数アドレス０，２，４゜６・
・・が読み出され、ＭＳＢ　、がｌになると、メモＩ７
７のＬＳＢ、は１に固定されるため、今度は奇数アドレ
ス１，３．５・・・が読み出される。

次に、第５図（Ｃ）の記録状態のメモリ７から読み出す
場合には、第１スイツチ３１を切換端子Ｃ１第２スイッ
チ３２．第３スイツチ３３を夫々切換端子Ｂに接続する
。

この場合、アドレスカウンタ８の最下位ビットの次の次
のビットにクロック信号が入るため、４ずつカウントさ
れる。メモリ７の下位２ビツトにはアドレスカウンタ８
の上位２ビツトが入るため、最初は下位２ビツトがＯＯ
のアドレスのデータを順に読み出し、次に０１．次に１
０．最後に１１となる。具体的には０．　４．　８．　
　Ｃ，１０，１４，１８゜・・・、１．　５．　９．　
Ｄ、　１１．　　・・・、２．６゜Ａ、　Ｅ、　１２．
　　・・・、３．７．　Ｂ、　、Ｆ、　１３．　　・・
・の順に読み出すことになる。

録音時間がさらに延びた場合に対応する方法としては特
願昭６１−１３４３６５号に示される方法を併用するこ
とが考えられる。このものの具体的実施例は、第２図又
は第６図のものを変更して実現できる。例えば第２図を
変更した実施例について説明する。メモリ７′は第７図
に示すように５割増しとなる０回路構成は第２図のもの
と殆ど同じであるが、書き込み用回路の変更部分として
は、第８図に示すように、アドレスカウンタ８の上位に
１ビツトが追加され、ＭＳＢ’が加わる。また、アドレ
スカウンタ８は、上位部８Ａと下位部８Ｂとに分かれ、
第１スイツチ４１により、これら上位部８Ａと下位部８
Ｂとの間にフリップ・フロップ（１ビツトのカウンタ）
４２が介装される場合と、されない場合とを切り替える
ようにする。この第１スイツチ４１はＭＳＢ“の信号で
切り替えられる。

次に作用を説明する。

最初、ＭＳＢ’　−０の場合は第１スイツチ４１は、切
換端子Ａに接続され、この場合は第２図に示した実施例
と全く同様に作動し、メモリ７のＡエリア。

Ｂエリア、Ｃエリアに記録される期間は同一である。

ＭＳＢ’　−１になると、第１スイツチ４１は切換端子
Ｂに切り替えられ、上位部８Ａと下位部８Ｂとの間にフ
リップ・フロップ（１ビツトのカウンタ）４２が介装さ
れる。

この場合、アドレスカウンタ８の下位部８Ｂがオーバー
フローしても上位部８Ａはカウントされず、フリップフ
ロップ４２がカウントされるだけである。したがって、
メモリ７に対しては、第７図でＣエリアの最小アドレス
から再び同じアドレスを発生して書き込んでいく。この
間は、前に書き込んだデータが消されるため、この部分
が間引かれた形となる。下位部８Ｂが２回オーバーフロ
ーすると、フリップフロップ４２の出力がＨとなって上
位部８Ａがカウントされ、上位のアドレスに移行するの
で前記の同一アドレスに２回目に書き込まれたデータは
保持されることとなる。

例えば、サンプリング周波数を４９９２８２とし、回部
６Ｂを６ビツトとすると、１ノア８秒毎に記録（保持）
と間引きが繰り返される。

一方、読み出し用回路の変更部分は第９図に示すように
なり、アドレスカウンタ８の下位部８Ｂの最上位ビット
と、上位部８Ａの最下位ビットの次のビットとを、該最
下位ビットを介して接続する通常の接続と、最下位ビッ
トをバイパスして接続する場合とに切り替える第２スイ
ツチ４３を設ける。

尚、本実施例では、アドレスカウンタ８と、第１スイツ
チ４１と、フリップフロップ４２とが圧縮率制御手段を
構成する。

読み出し時は、第１スイツチ４１は切換端子Ａ側に接続
しておく。記録エリアがＤエリアまで及んでいるときに
は、同一音質で聴くために、Ａ、Ｂ。

Ｃエリアの読み出し時は、第１スイツチ４２を切換端子
Ｂ側に接続する。すると、前記Ｄエリアで間引きしたの
と同一の割合で、間引きして読み出される。一方、Ｄエ
リアの読み出し時は、第２スイツチ４３を切換端子Ｂ側
に接続することにより、予め間引いて記録したものを通
常通り読み出されるので、全エリア同一の音質で聴き取
られ違和感を生じない。

以上の説明では、サンプリング周波数が３ステツプあり
、間引きは１：１と２：１の２ステツプのだけの例を示
したが、これに限定されるものではなく、これらステッ
プ数とその組み合わせは自由である。例えば、サンプリ
ング周波数を２ステツプとし、最高周波数のステップを
無くせばメモリエリアは第１０図（Ｂ）のようになり（
同図（Ａ）は第７図と同じ）、さらに１ステツプにして
最低周波数のみにすれば第１０図（Ｃ）のようになる。

但し、同図では、同じ録音時間の長さの場合である。ま
た、間引きも２：１の代わりに４：１とすれば第１０図
で点線Ｄ”に示すようになる。

〈発明の効果〉以上説明したように本発明によれば、録音時間の増大に
応じて、圧縮率を上げる構成としたため、録音時間の短
い時は、低い圧縮率により良好な音質で再生することが
でき、録音時間が長引くと、圧縮率を上げつつ記録する
ことによって記録時間を増大することができ、留守番電
話への適用により長時間の留守中の記録も十分行えるも
ので°ある。

圧縮率を上げる方式としてサンプリング周波数を低下さ
せる方式は簡易であり、新たな音声信号データを該境界
時間前に記録された音声信号データを間欠的に消去しつ
つ記録する構成を併用すれば、消費される記録エリアを
より節約できる。

さらに、一定の周期で間欠的に音声信号データを記録す
るように構成をも併用することにより、可及的に記録時
間を延ばすことができる。

【図面の簡単な説明】

第１図は本発明の構成を示すブロック図、第２図は本発
明の第１実施例の構成を示す回路図、第３図は同上実施
例の異なるサンプリング周波数によりメモリに記録され
るエリア区分を示す図、第４図は第２実施例の書き込み
回路の構成を示す回路図、第５図（Ａ）、（Ｂ）、（Ｃ
）は夫々同上実施例の録音時間経過に従って変化するメ
モリの記録エリア区分を示す図、第６図は同上実施例の
読み出し回路の構成を示す回路図、第７図は第３実施例
におけるメモリの記録エリア区分を示す図、第８図は同
上実施例の書き込み回路の構成を示す回路図、第９図は
同上実施例の読み出し回路の構成を示す回路図、第１０
図、（Ａ）、（Ｂ）、（Ｃ）はサンプリング周波数のス
テップ数１間引き割合を変えた場合のメモリのエリア区
分を示す図である。１・・・発振器　　３・・・第１スイツチ　　４・・・
第２スイツチ　　７・・・メモリ　　８・・・アドレス
カウンタ　　１０・・・ＡＤ変換器　　２１・・・第１
ＥＸＯＲ回路２２・Ｎ　Ａ　Ｎ　Ｄ回路　　２３−・・
第２ＥＸＯＲ回路２４・・・第１ＯＲ回路　　２５・・
・インバータ　　２６・・・第２ＯＲ回路　　２７・・
・ＡＮＤ回路　　４１・・・第１スイツチ　　４２・・
・フリップフロップ　　４３・・・第２スイッチ

Claims

【特許請求の範囲】

（１）音声信号を設定されたサンプリング周波数でＡＤ
変換するＡＤ変換器と、該ＡＤ変換された音声信号デー
タを記憶する記憶手段と、該記憶手段から読み出された
信号をＤＡ変換するＤＡ変換器と、該ＤＡ変換された信
号を記録する記録手段とを含んで構成される音声記録装
置において、録音時間を計測する計時手段と、該計時手
段によって計測される録音時間の増大に応じて音声信号
の圧縮率を上げるように制御する圧縮率制御手段を設け
たことを特徴とする音声記録装置。
（２）圧縮率制御手段は、録音時間が設定された境界時
間を超過した時に前記サンプリング周波数の設定値を低
い値に切り替えることにより圧縮率を上げてなる請求項
１に記載の音声記録装置。
（３）圧縮率制御手段は、録音時間が設定された境界時
間を超過した時に、該境界時間前に記憶された音声信号
データを間欠的に消去しつつ新たなデータを記憶してな
る請求項２に記載の音声記録装置。
（４）圧縮率制御手段は、録音時間が設定された境界時
間を超過した時に一定の周期で間欠的に音声信号データ
を記録してなる請求項１〜３のいずれか１つに記載の音
声記録装置。