JPH0277147A - 集積回路パッケージの製造方法 - Google Patents
集積回路パッケージの製造方法Info
- Publication number
- JPH0277147A JPH0277147A JP23031588A JP23031588A JPH0277147A JP H0277147 A JPH0277147 A JP H0277147A JP 23031588 A JP23031588 A JP 23031588A JP 23031588 A JP23031588 A JP 23031588A JP H0277147 A JPH0277147 A JP H0277147A
- Authority
- JP
- Japan
- Prior art keywords
- pins
- resin layer
- organic resin
- integrated circuit
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000011347 resin Substances 0.000 claims abstract description 23
- 229920005989 resin Polymers 0.000 claims abstract description 23
- 239000000919 ceramic Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 3
- 238000005476 soldering Methods 0.000 abstract description 5
- 229910000679 solder Inorganic materials 0.000 abstract description 4
- 238000005452 bending Methods 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 3
- 239000004642 Polyimide Substances 0.000 abstract description 2
- 229910000833 kovar Inorganic materials 0.000 abstract description 2
- 229920001721 polyimide Polymers 0.000 abstract description 2
- 239000002904 solvent Substances 0.000 abstract description 2
- NWZSZGALRFJKBT-KNIFDHDWSA-N (2s)-2,6-diaminohexanoic acid;(2s)-2-hydroxybutanedioic acid Chemical compound OC(=O)[C@@H](O)CC(O)=O.NCCCC[C@H](N)C(O)=O NWZSZGALRFJKBT-KNIFDHDWSA-N 0.000 abstract 1
- 229910045601 alloy Inorganic materials 0.000 abstract 1
- 239000000956 alloy Substances 0.000 abstract 1
- IKDUDTNKRLTJSI-UHFFFAOYSA-N hydrazine monohydrate Substances O.NN IKDUDTNKRLTJSI-UHFFFAOYSA-N 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- BIVUUOPIAYRCAP-UHFFFAOYSA-N aminoazanium;chloride Chemical compound Cl.NN BIVUUOPIAYRCAP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、コンピュータ等に搭載される集積回路パッケ
ージの製造方法に関し、特に表面実装用多ビンＰＧＡ
（ピングリッドアレイ）の形成方法に関する。
ージの製造方法に関し、特に表面実装用多ビンＰＧＡ
（ピングリッドアレイ）の形成方法に関する。
従来、この種の集積回路パッケージの製造方法は、内部
に配線層を有するセラミック基板を形成した後に、この
セラミック基板の一つの面に複数のＩ／Ｏピンをロー付
けし、この状態で製造工程を終了していた。
に配線層を有するセラミック基板を形成した後に、この
セラミック基板の一つの面に複数のＩ／Ｏピンをロー付
けし、この状態で製造工程を終了していた。
上述した従来の集積回路パッケージの製造方法では、第
４図に示すように完成した集積回路パッケージはセラミ
ック基板１にロー付けされた複数のＩ／Ｏピン２が全て
露出したままとなっているので外力にて簡単にＩ１０ピ
ン２が曲がり、座屈が生じ易いという欠点があった。
４図に示すように完成した集積回路パッケージはセラミ
ック基板１にロー付けされた複数のＩ／Ｏピン２が全て
露出したままとなっているので外力にて簡単にＩ１０ピ
ン２が曲がり、座屈が生じ易いという欠点があった。
更に複数のＩ／Ｏピン２の先端の高さはＩ／Ｏピン２の
ロー付は工程の取付は精度が支配的となるため、バラツ
キが大きくなり、Ｉ／Ｏピン２の先端の平坦度は悪い。
ロー付は工程の取付は精度が支配的となるため、バラツ
キが大きくなり、Ｉ／Ｏピン２の先端の平坦度は悪い。
更に、Ｉ／Ｏピン２の数が１００ピン以上、あるいはパ
ッケージサイズが３０１１１１０以上の多ビン大型サイ
ズパッケージになると、パッケージ自体の反り、あるい
は集積回路パッケージが搭載されるプリント基板の反り
、更に両者の熱膨張係数の差に起因する熱応力等の影響
によりＩ１０ピン２をプリント基板にはんだ付けする時
に、未はんだ、断線などが生じ、正常なはんだ付けが困
難であるという欠点があった。
ッケージサイズが３０１１１１０以上の多ビン大型サイ
ズパッケージになると、パッケージ自体の反り、あるい
は集積回路パッケージが搭載されるプリント基板の反り
、更に両者の熱膨張係数の差に起因する熱応力等の影響
によりＩ１０ピン２をプリント基板にはんだ付けする時
に、未はんだ、断線などが生じ、正常なはんだ付けが困
難であるという欠点があった。
本発明の集積回路パッケージの製造方法は、セラミック
基板の複数のＩ／Ｏピンが固設された面に前記複数のＩ
／Ｏピン全てをおおうように有機樹脂層を塗布する工程
と、前記Ｉ１０ピンの先端が露出するまで前記有機樹脂
層の表面を研磨する工程と、前記研磨した有機樹脂の表
面をエツチングする工程とを含んで構成される。
基板の複数のＩ／Ｏピンが固設された面に前記複数のＩ
／Ｏピン全てをおおうように有機樹脂層を塗布する工程
と、前記Ｉ１０ピンの先端が露出するまで前記有機樹脂
層の表面を研磨する工程と、前記研磨した有機樹脂の表
面をエツチングする工程とを含んで構成される。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例を工程順に示
す断面図、第２図は第１図に示す実施例で製造した集積
回路パッケージの斜視図、第３図は本実施例の集積回路
パッケージをプリント基板４に実装したときの断面図で
ある。
す断面図、第２図は第１図に示す実施例で製造した集積
回路パッケージの斜視図、第３図は本実施例の集積回路
パッケージをプリント基板４に実装したときの断面図で
ある。
本実施例では、先ず従来の製造方法と同様にセラミック
基板１に工／○ピン２をロー付けする（第１図（ａ））
。この工程では、未だビン曲かりはない。次に、第１図
（ｂ）に示すように、セラミック基板１の複数のＩ／Ｏ
ピン２が形成された面全体にＩ／Ｏピン２がすべておお
われるように有機樹脂層３を塗布する。有機樹脂層３の
材質としては耐熱性、加工性等の点から例えばポリイミ
ドを使用する。次に、第１図（Ｃ）に示すように、有機
樹脂層３の表面をＩ１０ピン２の先端が露出するまで研
磨し平坦化する。
基板１に工／○ピン２をロー付けする（第１図（ａ））
。この工程では、未だビン曲かりはない。次に、第１図
（ｂ）に示すように、セラミック基板１の複数のＩ／Ｏ
ピン２が形成された面全体にＩ／Ｏピン２がすべておお
われるように有機樹脂層３を塗布する。有機樹脂層３の
材質としては耐熱性、加工性等の点から例えばポリイミ
ドを使用する。次に、第１図（Ｃ）に示すように、有機
樹脂層３の表面をＩ１０ピン２の先端が露出するまで研
磨し平坦化する。
次に、第１図（ｄ）に示すように平坦化した有機樹脂層
３の表面をヒドラジンヒトラード系の溶剤にて化学的に
エツチングするか、あるいは０２プラズマ等により物理
・化学的にエツチングするかして、予め設計された深さ
まで有機樹脂層３の表面をエツチングする。この場合、
エツチングする深さは１〜３ ｍｍ程度が一般的となる
。Ｉ／Ｏピン２（材質がＫＯＶＡＲあるいは４２ＡＩｌ
ｏｙなど）はエツチングされないため、Ｉ１０ピン２の
先端１〜３１程度が露出することになる。
３の表面をヒドラジンヒトラード系の溶剤にて化学的に
エツチングするか、あるいは０２プラズマ等により物理
・化学的にエツチングするかして、予め設計された深さ
まで有機樹脂層３の表面をエツチングする。この場合、
エツチングする深さは１〜３ ｍｍ程度が一般的となる
。Ｉ／Ｏピン２（材質がＫＯＶＡＲあるいは４２ＡＩｌ
ｏｙなど）はエツチングされないため、Ｉ１０ピン２の
先端１〜３１程度が露出することになる。
本実施例では、研磨加工により複数のＩ／Ｏピン２の先
端の平坦性は良好であるから、第３図に示すようにＩ／
Ｏピン２をプリンＩ・基板４にはんだ付けした時に未は
んだの発生を防止できる。更に、はんだウィッキングは
有機樹脂３で完全にストップされるから、はんだフィレ
ットもほとんど設計通り均一に形成できることになる。
端の平坦性は良好であるから、第３図に示すようにＩ／
Ｏピン２をプリンＩ・基板４にはんだ付けした時に未は
んだの発生を防止できる。更に、はんだウィッキングは
有機樹脂３で完全にストップされるから、はんだフィレ
ットもほとんど設計通り均一に形成できることになる。
第３図にこの様子を示している。
以上説明したように本発明は、集積回路用ＰＧＡパッケ
ージの複数のＩ／Ｏピンを有機樹脂層でおおい、先端を
研磨してがち有機樹脂層の表面をエツチングすることに
より、外力によるＩ／Ｏピンの曲がりを防止するととも
に、はんだウィッキングのない、品質、信頼性の高いは
んだ付けが可能になるという効果がある。
ージの複数のＩ／Ｏピンを有機樹脂層でおおい、先端を
研磨してがち有機樹脂層の表面をエツチングすることに
より、外力によるＩ／Ｏピンの曲がりを防止するととも
に、はんだウィッキングのない、品質、信頼性の高いは
んだ付けが可能になるという効果がある。
第１図（ａ）〜（ｄ）は本発明の一実施例を工程順に示
す断面図、第２図は第１図に示す実施例で製造した集積
回路パッケージの斜視図、第３図は本実施例の集積回路
パッケージをプリント基板４に実装したときの断面図、
第４図は従来の製造方法により製造された集積回路パッ
ケージの側面図である。 １・・・セラミック基板、２・・・Ｉ１０ピン、３・・
・有機樹脂層、４・・・プリント基板。
す断面図、第２図は第１図に示す実施例で製造した集積
回路パッケージの斜視図、第３図は本実施例の集積回路
パッケージをプリント基板４に実装したときの断面図、
第４図は従来の製造方法により製造された集積回路パッ
ケージの側面図である。 １・・・セラミック基板、２・・・Ｉ１０ピン、３・・
・有機樹脂層、４・・・プリント基板。
Claims (1)
- セラミック基板の複数のＩ／Ｏピンが固設された面に
前記複数のＩ／Ｏピン全てをおおうように有機樹脂層を
塗布する工程と、前記Ｉ／Ｏピンの先端が露出するまで
前記有機樹脂層の表面を研磨する工程と、前記研磨した
有機樹脂の表面をエッチングする工程とを含むことを特
徴とする集積回路パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63230315A JP2606316B2 (ja) | 1988-09-13 | 1988-09-13 | 集積回路パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63230315A JP2606316B2 (ja) | 1988-09-13 | 1988-09-13 | 集積回路パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0277147A true JPH0277147A (ja) | 1990-03-16 |
| JP2606316B2 JP2606316B2 (ja) | 1997-04-30 |
Family
ID=16905907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63230315A Expired - Lifetime JP2606316B2 (ja) | 1988-09-13 | 1988-09-13 | 集積回路パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2606316B2 (ja) |
-
1988
- 1988-09-13 JP JP63230315A patent/JP2606316B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2606316B2 (ja) | 1997-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5839048A (ja) | フレキシブル領域接着テ−プ | |
| JPH04229691A (ja) | 多層配線基板 | |
| US20010011777A1 (en) | Semiconductor device using a BGA package and method of producing the same | |
| JPH0277147A (ja) | 集積回路パッケージの製造方法 | |
| US5219607A (en) | Method of manufacturing printed circuit board | |
| JP2000077798A (ja) | プリント配線板、半導体装置およびそれを用いた液晶表示装置 | |
| JPH01143389A (ja) | ハイブリッド集積回路装置 | |
| JP2674071B2 (ja) | Ｌｓｉパッケージ | |
| JPH08107264A (ja) | 高密度配線板及びその製造方法 | |
| JPH0738225A (ja) | 半導体装置及びその製造方法 | |
| JP3195060B2 (ja) | Ｔａｂテープの製造方法 | |
| JPH11307683A (ja) | 半導体装置、それを実装する印刷配線基板及びその製造方法 | |
| JP3273239B2 (ja) | 表面実装型コネクタ | |
| EP0375954B1 (en) | Method of manufacturing printed circuit board | |
| JPH0519975Y2 (ja) | ||
| JP2001156222A (ja) | 基板接続構造、基板接続用プリント配線基板および基板接続方法 | |
| JP2869590B2 (ja) | 回路部品搭載用中間基板及びその製造法 | |
| JP2022028391A (ja) | プリント基板、プリント基板の製造方法および電子部品の実装方法 | |
| JP2004022907A (ja) | 半導体装置及びその製造方法 | |
| JPS6356925A (ja) | 集積回路 | |
| EP0343379A2 (en) | Thin film package for mixed bonding of a chip | |
| JP2002100841A (ja) | 多層回路基板 | |
| US20020079132A1 (en) | Structure for inspecting electrical component alignment | |
| JPH01181596A (ja) | 混成集積回路装置及びその製造方法 | |
| JPH0423322Y2 (ja) |