JPH0276046A - キャッシュ・システムのキャッシング方式 - Google Patents

キャッシュ・システムのキャッシング方式

Info

Publication number
JPH0276046A
JPH0276046A JP63228967A JP22896788A JPH0276046A JP H0276046 A JPH0276046 A JP H0276046A JP 63228967 A JP63228967 A JP 63228967A JP 22896788 A JP22896788 A JP 22896788A JP H0276046 A JPH0276046 A JP H0276046A
Authority
JP
Japan
Prior art keywords
cache
buffer
data
cache system
application
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63228967A
Other languages
English (en)
Inventor
Hisaaki Shibuya
渋谷 尚亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63228967A priority Critical patent/JPH0276046A/ja
Publication of JPH0276046A publication Critical patent/JPH0276046A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、キャッシュ・システムのキャッシング方式
に関するものである。
[従来の技術] 第2図は従来のキャッシュ・システムのキャッシング方
式の動作を説明するためのブロック図である。図におい
て、21はアプリケーション(APP)、22はオペレ
ーティング・システム(O5)、23はキャッシュ・シ
ステム、24はキャッシュ・バッファ、25は固定ディ
スク等のハードウェア(H/W) ・デバイスである。
次に、上記従来のキャッシュ・システムのキャッシング
方式の動作について説明する。アプリケーション21よ
りデータ・アクセス要求が出されると、キャッシュ・シ
ステム23はキャッシュ・バッファ24の中に目的のデ
ータが格納されているかどうかのチエツクを行う。ここ
で、目的のデータがキャッシュ・バッファ24中に存在
しない場合に、ハードウェア・デバイス25をアクセス
し、キャッシュ・バッファ24にデータを取り込む。そ
の後、キャッシュ・バッファ24からアプリケーション
21に対してデータが返される。従って、l連のデータ
をアクセスする場合、アプリケーション21のアクセス
の延長でハードウェア・デバイス25のアクセスが発生
していた。これは、ある一定の間隔でアプリケーション
21のアクセスに待ち時間を生じることを示している。
[発明が解決しようとする課題] 上記のような従来のキャッシュ・システムのキャッシン
グ方式では、アプリケーション21よりデータ・アクセ
ス要求が出され、1連の大量のデータをアクセスするよ
うな場合に、アプリケーション21のアクセスの延長に
よってハードウェア・デバイス25のアクセスの回数が
多くなり、これにより、1定の間隔で利用者のアクセス
が遅くなるという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、ハードウェア・デバイスのアクセスの回数を
減少させ、高速で、かつスムーズなアクセスを可能とす
るキャッシュ・システムのキャッシング方式を得ること
を目的とする。
[課題を解決するための手段] この発明に係るキャッシュ・システムのキャッシング方
式は、アプリケーションよりのデータ・アクセス要求に
対して、キャッシュ・バッファよりデータを転送して上
記アプリケーションのデータ・アクセスを処理する部分
と、キャッシュ・バッファのメンテナンスを行う部分と
を分離して設け、両部分をそれぞれ独立して動作可能と
しだものである。
[作用] この発明におけるキャッシュ・システムのキャッシング
方式は、キャッシュ・バッファによるデータ・アクセス
の処理とは別個に、キャッシュ・バッファのメンテナン
スを独立に行っているため、利用者は常にキャッシュ・
バッファを参照すれば良く、そのために、高速で、かつ
スムーズなアクセスが可能となる。
[実施例] 第1図はこの発明の実施例であるキャッシュ・システム
のキャッシング方式の動作を説明するためのブロック図
である。図において、11はアプリケーション(APP
)、12はオペレーティング・システム(O8)、13
.15はバイブライン・キャッシュ・システムであるキ
ャッシュ・システム(1)及びキャッシュ・システム(
II)、14はキャッシュ・バッファ、16は固定ディ
スク等のハードウェア(H/W)  ・デバイスである
次に、上記この発明の実施例であるキャッシュ・システ
ムのキャッシング方式の動作について説明する。ここで
は、バイブライン・キャッシュ・システムの処理につい
て、リード系のモデルを使って述べる。キャッシュ・シ
ステム(1)13はアプリケーション11のデータ・ア
クセス要求に対し、キャッシュ・バッファ14より適合
するデータをアプリケーション11に返す。この時、キ
ャッシュ・システム(1)13はキャッシュ・システム
(■)15に対し、アクセスしたバッファを伝える。キ
ャッシュ・システム(n)15は上記バッファに隣接す
るデータをハードウェア・デバイス16からキャッシュ
・バッファ14中の空きバッファに転送する。このこと
によって、キャッシュ・システム(1)13は常にキャ
ッシュ・バッファ14を参照すれば良いことになる。
なお、上記実施例ではアプリケーション11が連続デー
タを読む場合について説明したが、連続データでない場
合についても、バイブライン・キャッシュ・システムは
有効的である。このような場合、キャッシュ・バッファ
14に利用者の要求するデータのないことが生じる。こ
の時、キャッシュ・システム(I)13はキャッシュ・
システム(n)15に要求情報を渡し、ハードウェア・
デバイス16よりキャッシュ・バッファ14にデータが
取り込まれるのを待ち合わせるが、キャッシュ・システ
ム(n)15がデータをキャッシュ・バッファ14に転
送した時点で、キャッシュ・システム(I)13は利用
者へデータの転送を行うことが可能である。この時、キ
ャッシュ・システム(II)15はキャッシュ・バッフ
ァ14の管理データをメンテナンスしている。上記従来
の方式では、管理データのメンテナンスを終了するまで
利用者への転送が行われなかったが、この発明の方式に
よればスルーブツトが向上する。
[発明の効果コ 以上のように、この発明のキャッシュ・システムのキャ
ッシング方式によれば、アプリケーションのデータ・ア
クセス要求に対して、キャッシュ・バッファよりデータ
を転送して上記アプリケーションのデータ・アクセスを
処理する部分と、キャッシュ・バッファのメンテナンス
を行う部分とを分離して設け、両部分をそれぞれ独立し
て動作可能としたので、利用者はハードウェア・デバイ
スのアクセスによる待ち時間を少なくすることができ、
これにより、高速で、かつスムーズなアクセスが可能と
なるという優れた効果を奏する。
【図面の簡単な説明】
第1図はこの発明の実施例であるキャッシュ・システム
のキャッシング方式の動作を説明するためのブロック図
、第2図は従来のキャッシュ・システムのキャッシング
方式の動作を説明するためのブロック図である。 図において、11.21・・・アプリケーション(AP
P)、12.22・・・オペレーティング・システム(
O8)、13・・・キャッシュ・システム(I)、14
.24・・・キャッシュ・バッファ、15・・・キャッ
シュ・システム(II)、16.25・・・ハードウェ
ア(H/W)  ・デバイス である。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. アプリケーションよりのデータ・アクセス要求に対して
    、上記アプリケーションのデータ・アクセスを処理する
    部分と、キャッシュ・バッファのメンテナンスを行う部
    分を分離して設け、両部分をそれぞれ独立して動作可能
    としたことを特徴とするキャッシュ・システムのキヤッ
    シング方式。
JP63228967A 1988-09-13 1988-09-13 キャッシュ・システムのキャッシング方式 Pending JPH0276046A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63228967A JPH0276046A (ja) 1988-09-13 1988-09-13 キャッシュ・システムのキャッシング方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63228967A JPH0276046A (ja) 1988-09-13 1988-09-13 キャッシュ・システムのキャッシング方式

Publications (1)

Publication Number Publication Date
JPH0276046A true JPH0276046A (ja) 1990-03-15

Family

ID=16884673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63228967A Pending JPH0276046A (ja) 1988-09-13 1988-09-13 キャッシュ・システムのキャッシング方式

Country Status (1)

Country Link
JP (1) JPH0276046A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7286147B2 (en) 2003-11-05 2007-10-23 Seiko Epson Corporation Line head and image forming device using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7286147B2 (en) 2003-11-05 2007-10-23 Seiko Epson Corporation Line head and image forming device using the same
US7499067B2 (en) 2003-11-05 2009-03-03 Seiko Epson Corporation Line head and image forming device using the same
US7948509B2 (en) 2003-11-05 2011-05-24 Seiko Epson Corporation Line head and image forming device using the same

Similar Documents

Publication Publication Date Title
US7509457B2 (en) Non-homogeneous multi-processor system with shared memory
US20020156993A1 (en) Processing modules for computer architecture for broadband networks
JPH0354660A (ja) マルチプロセッサシステムにおける共有メモリ管理方式
JP2003281079A (ja) ページ・テーブル属性によるバス・インタフェース選択
JPH0276046A (ja) キャッシュ・システムのキャッシング方式
JPS593774A (ja) アクセス処理方式
JPH04130551A (ja) キャッシュ制御方法
JP2002123420A (ja) メモリアクセス装置
JPH03268041A (ja) キャッシュ操作明示化コンピュータ
JPH02203480A (ja) 磁気ディスク制御装置
JP2599184B2 (ja) Dmacのリード転送制御装置
JPH0444291B2 (ja)
JPH06231033A (ja) 分散共有メモリシステムを有するデータ処理装置
JP2862589B2 (ja) 多バイトメモリアクセスの処理方式
JPH0362237A (ja) データベース管理システムのデータ処理方式
JPH03110655A (ja) バス転送制御装置
JPS62197843A (ja) フアイルアクセス方式
JPS63217460A (ja) バツフア制御回路
JPS6024663A (ja) メモリ・アクセス制御方式
JPH04274524A (ja) プロセス間通信制御方式
JPH0447344B2 (ja)
JPH04274546A (ja) サイクル・スチール制御方式
JPS61246858A (ja) デ−タ先取り制御方式
JPS60136845A (ja) 分散デ−タベ−スの通信制御方式
JPH1011351A (ja) コンピュータシステム