JPH06231033A - 分散共有メモリシステムを有するデータ処理装置 - Google Patents

分散共有メモリシステムを有するデータ処理装置

Info

Publication number
JPH06231033A
JPH06231033A JP5018549A JP1854993A JPH06231033A JP H06231033 A JPH06231033 A JP H06231033A JP 5018549 A JP5018549 A JP 5018549A JP 1854993 A JP1854993 A JP 1854993A JP H06231033 A JPH06231033 A JP H06231033A
Authority
JP
Japan
Prior art keywords
cluster
page
block
cpu
cache memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5018549A
Other languages
English (en)
Inventor
Susumu Arai
進 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5018549A priority Critical patent/JPH06231033A/ja
Publication of JPH06231033A publication Critical patent/JPH06231033A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Memory System (AREA)

Abstract

(57)【要約】 【目的】 1つ以上のCPUと主記憶装置を有するクラ
スタを複数個接続ネットワークで結合した分散共有メモ
リシステムを有するデータ処理装置において、各CPU
の持つキャッシュメモリ上のブロックが全システムを通
して整合性が得られるとともに、クラスタ間のデータ転
送回数を減少することである。 【構成】 少なくとも1つのCPUと、主記憶装置を有
するクラスタ1、2、3、4・・・を複数個ネットワー
ク5で結合した、分散共有メモリシステムを有するデー
タ処理装置において、クラスタに、キャッシュブロック
に必要なブロックを含むページ要求手段18を設け、こ
のページ要求手段18からの要求にもとづく同報信号を
ネットワーク5から他のクラスタに伝送し、またこれに
基づき他のクラスタから伝送されたページを要求元のク
ラスタの主記憶装置に保持するようにしたことを特徴と
する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、1つ以上のCPUと主
記憶装置を有するクラスタを複数個接続ネットワークに
より結合した分散共有メモリシステムにおいて、各CP
Uの持つキャッシュメモリが全システムを通して整合性
がとれるようにした分散共有メモリシステムを有するデ
ータ処理装置に関する。
【0002】
【従来の技術】最近では、データ処理装置を構成すると
き、少なくとも1つのCPUと、主記憶装置を具備する
クラスタを複数個設けてこれを接続ネットワークにより
接続し、またデータ処理を複数のクラスタで並列処理を
行うとともに、クラスタ内に複数のCPUが設けられて
いるときはクラスタ内の処理を複数のCPUで遂行する
ことが行われている。このようなシステムではデータの
整合性が重要となる。
【0003】ところで、データ処理において、各CPU
のキャッシュメモリにキャッシングされたキャッシュブ
ロック(以下単に「ブロック」という)のデータは、そ
のブロックが自CPUによりデータを更新されたブロッ
ク(以下「ダーテイ(Dirty)なブロック」とい
う)であれば、いずれ主記憶装置に書き戻される。
【0004】これが自クラスタの主記憶装置からのデー
タであればそれを主記憶装置に書き込むだけであるが、
このデータが他クラスタの主記憶装置からのデータであ
れば、それを接続ネットワークを介して元のクラスタの
主記憶装置に書き戻してやる必要がある。
【0005】
【発明が解決しようとする課題】ところで従来ではクラ
スタ間のデータ転送がキャッシュブロック単位で行われ
るため、データ処理の遂行のとき連続したメモリ領域を
アクセスするような場合でも、クラスタ間のデータの転
送が細切れに行われることになり、このために接続ネッ
トワークの使用率が高くなり、このようなクラスタ間の
データ転送効率の低下とネットワーク負荷の増大を招い
ていた。
【0006】したがって本発明の目的は、このような問
題点を改善するために、クラスタ間のデータの転送回数
を少なくして接続ネットワークの負荷を減少するととも
に、各CPUの持つキャッシュメモリが全システムを通
して整合性が取れるようにした分散共有メモリシステム
を有するデータ処理装置を提供することである。
【0007】
【課題を解決するための手段】前記目的を遂行するた
め、本発明では、図1に示す如く、クラスタ1、2、
3、4・・・とクラスタ間ネットワーク5により構成さ
れるデータ処理装置において、クラスタ1に代表的に示
す如く、各クラスタにCPU10、11、12と、主記
憶装置13と、磁気ディスクの如き2次記憶装置14
と、ネットワークインタフェース15を設ける。クラス
タに設けられるCPUの数は少なくとも1個あればよ
い。そして各CPUには、CPU10で代表的に例示す
る如く、キャッシュメモリ部17、ページ要求部18が
設けられる。また16はクラスタ内の共有バスである。
【0008】各クラスタでは、データ処理に際して通常
は主記憶装置上のデータを、例えば16バイトのブロッ
ク単位でキャッシュメモリ部17に転送して行う。しか
し例えばクラスタ1において、CPU10が必要とする
ブロックが自クラスタ内に存在しないとき、そのCPU
のページ要求部18は、必要とするブロックを含むペー
ジ(例えば4Kバイトサイズ)単位で他のクラスタに対
するページ要求命令を出力する。
【0009】これを受信したネットワークインタフェー
ス15では、これに応じて、その要求元のCPUを認識
するとともに、そのページ要求を行う同報通知を作成し
てクラスタ間ネットワーク5に送出する。この同報通知
には発信元クラスタ番号と、クラスタ内のCPU番号
と、必要とするブロックを含むページの先頭の仮想アド
レスと、ページサイズが記入されている。クラスタ間ネ
ットワーク5ではこの同報通知を他の全クラスタ2、
3、4・・・に送出する。
【0010】要求されたページを保持するクラスタで
は、このページをクラスタ間ネットワーク5を経由して
必要とするクラスタのCPUに送出する。クラスタ1で
は、ネットワークインタフェース部15でこれを受信す
る。そしてこのクラスタ1内でメインプロセッサとして
動作する、例えばCPU1がこれを主記憶装置13に格
納し、このページ内のブロックを必要としたCPU1に
所望のページが受信されたことを通知する。これにより
そのページ内のブロックを必要としたCPU1では必要
とするブロックをキャッシュメモリ部17に転送してデ
ータ処理を続けることができる。
【0011】なお、データ処理に際し、このブロックに
書き込み処理が行われた場合、そのCPU1から、他の
クラスタに対してページ無効化要求が出力されるので、
ネットワークインタフェース15ではこれによりページ
無効化要求の同報通知を作成し、クラスタ間ネットワー
ク5を経由して他の全クラスタ2、3、4・・・に対し
該当ページ無効化要求を行う。これによりそのページを
保持するクラスタではこのページを無効化する。このよ
うにしてブロック書き込み処理によるデータの整合性を
保持できる。
【0012】なお、CPU10では、このページが不必
要になったとき、主記憶装置13に書き戻す。これによ
りキャッシュメモリ部から主記憶装置への書き戻しが自
クラスタ内で行うことができるので、このページを初め
に保持していたクラスタに転送する必要はない。このペ
ージを他のクラスタが必要とする場合には、前記の如き
同報通知で要求すればよい。
【0013】
【作用】本発明により、クラスタ間でデータ転送を行う
場合にはアドレス変換のページ単位で行うので、データ
の転送効率を向上できる。またキャッシュメモリ部から
主記憶装置への書き戻しが、他のクラスタではなく自ク
ラスタの主記憶装置に行うので、これまたクラスタ間ネ
ットワーク5の負荷を軽くすることができる。
【0014】
【実施例】本発明の一実施例を図1、図2にもとづき詳
述する。図1は本発明の概略構成図であり、図2は本発
明におけるCPUの構成の1例である。
【0015】本発明は、キャッシュメモリのブロックの
整合性を保証するためのプロトコルを直接規定するもの
ではないが、ここでは説明を簡単にするためにインバリ
デート(Invalidate)方式を想定する。イン
バリデート方式はキャッシュメモリへの書き込みを行う
場合に他のCPUが同一アドレスのブロックを保持して
いれば、先ずそれらを無効にして自CPUのキャッシュ
メモリへの書き込みを行う方式であり、この方式では、
データが更新されていないダーテイ(Dirty)でな
いブロックは複数のCPUのキャッシュメモリに存在す
ることができるが、データが更新されたダーテイなブロ
ックは全システムで1つのCPUにしか存在しないこと
が保証される。なお各クラスタ間を結合するクラスタ間
ネットワークの構成については本発明と直接関係がない
ので詳細な説明は省略する。
【0016】本発明において、CPUは図2に示す如
く、キャッシュメモリ部17、アドレス変換部21、実
行部22等を具備する。キャッシュメモリ部17は、C
PU1がデータ処理に必要なブロックを保持するキャッ
シュメモリ17−1、キャッシュメモリ17−1にアク
セス制御を行うキャッシュメモリ制御部17−2を有
し、このキャッシュメモリ制御部17−2には、必要と
するブロックがキャッシュメモリ17−1になく、同一
クラスタ内に存在するときにクラスタ内に同報を行うク
ラスタ内同報部17−3を有する。なおキャッシュメモ
リ17−1には、ブロックの外に各ブロックがどのよう
な状態にあるのかを示すブロック状態が記入されてい
る。またキャッシュメモリ17−1は論理アドレスでア
クセスされる。
【0017】アドレス変換部18は、論理アドレスによ
りキャッシュメモリ17−1に保持されているブロック
を主記憶装置13に戻す場合に必要な物理アドレスに変
換するためのアドレス変換を行う外に、主記憶装置13
上の各ページの状態を示すページ状態保持部21−1及
び、データ処理に必要なブロックが自クラスタの主記憶
装置13上に保持されていないときにこのブロックを含
むページを他クラスタに求めるためのページ要求命令を
出力する前記ページ要求部18を有する。
【0018】実行部22は、CPU1がデータ処理を行
うために必要な各種演算を行ったり、命令を解釈する外
に、データ処理に必要なブロックがその属するクラスタ
内に存在するか否かを判別し、なければページ要求部1
8に対して他のクラスタにページ要求の同報通知を行う
ように指示したり、CPUが読み出し要求又は書き込み
要求を行うとき、対象のブロックとページの状態に応じ
た、後記の処理を、識別テーブル22−1を参照して行
うものである。
【0019】次に各CPUの持つキャッシュメモリ17
−1の各ブロックの取り得る状態は、インバリッド
(Invalid)、ダーテイ(Dirty)、ク
リーン(Clean)、シェアード(Shared)
の4つであり、キャッシュメモリ17−1にこれらのブ
ロックの状態も記入されている。次にこれらの状態につ
いて説明する。
【0020】インバリッド:そのブロックが自CPU
のキャッシュメモリ上には存在しない状態である。 ダーテイ:そのブロックが自CPUのキャッシュメモ
リ上にのみ存在しており、かつデータが更新されている
状態である。
【0021】クリーン:そのブロックが自CPUのキ
ャッシュメモリ上にのみ存在しており、かつデータが更
新されていない状態である。 シェアード:そのブロックが他CPUのキャッシュメ
モリ上にも存在している可能性があり、かつデータが更
新されていない状態である。
【0022】また自クラスタに保持されている各ページ
の取り得る状態は、インバリッド(Invali
d)、ダーテイ(Dirty)、クリーン(Cle
an)、シェアード(Shared)、スワップド
(Swapped)の5つであり、アドレス変換部21
におけるページ状態保持部21−1に記入されている。
次にこれらの状態について説明する。
【0023】インバリッド:そのページが自クラスタ
には存在しない状態である。即ち自クラスタの主記憶装
置にも2次記憶装置にも存在しない状態である。 ダーテイ:そのページが自クラスタにのみ存在してお
り、且つデータが更新されている状態である。
【0024】クリーン:そのページが自クラスタにの
み存在しており、且つデータが更新されていない状態で
ある。 シェアード:そのページが他クラスタにも存在してい
る可能性があり、且つデータが更新されていない状態で
ある。
【0025】スワップド:そのページが自クラスタの
主記憶装置上にはなく、スワップアウトされて2次記憶
装置にのみ存在する状態である。 本発明では、各CPUにおける、A読み出し要求と、B
書き込み要求は、対象のブロックとページの状態に応じ
て下記のように処理される。
【0026】A.読み出し ブロック状態がダーテイ、クリーン、シェアードのい
ずれかの場合 この場合は、自CPUでそのブロックを持っている場合
であるので、実行部22はキャッシュメモリ17−1を
アクセスしてこれを認識したとき、ページ状態にかかわ
らず、実行部22はキャッシュメモリ17−1からの読
み出しを行い、必要なブロックを得る。実行部22はこ
のとき識別テーブル22−1からブロック状態、ページ
状態を変化させる必要のないことを判別し、これらを変
化することはしない。
【0027】ブロック状態がインバリッドであり、ペ
ージ状態がインバリッドの場合 この場合はこのクラスタには該当するデータが存在しな
い場合であり、実行部22はキャッシュメモリ17−1
及びページ状態保持部21−1をアクセスしてこれを認
識したとき、実行部22は識別テーブル22−1を参照
して新しいページを自クラスタ内の主記憶装置上に割り
当てる必要があると判断し、アドレス変換部21に対
し、そのブロックを含むページの読み取りを命令する。
これにもとづき、アドレス変換部21では、そのページ
要求部18ではそのブロックの先頭論理アドレスのペー
ジサイズに応じた下位アドレスのビット長をゼロ(例え
ばページサイズが4Kバイトのとき下位12ビットを0
にする)にした論理アドレスと、CPU番号とを含むペ
ージ要求命令をバス16に送出する。
【0028】これにもとづき、そのクラスタでは図1に
示すネットワークインタフェース15がこれを受信し、
全クラスタに対する同報信号(必要とするページの先頭
論理アドレスとページサイズ、発信元クラスタ名、要求
元CPU番号等を含む)を作成してこれをクラスタ間ネ
ットワーク5に送出する。クラスタ間ネットワーク5で
は、この同報信号を各クラスタ2、3、4・・・に送出
する。
【0029】これを受信したクラスタでは、そのネット
ワークインタフェースがページ状態保持部21−1をチ
ェックして該当ページの有無を判別する。もし自クラス
タがそのページを保有すればこれを要求元のクラスタに
送信する。このとき、該当ページが主記憶装置上にあれ
ば、これを送信するが、主記憶装置上ではなく、2次記
憶装置上にあれば、このページを一旦主記憶上に移して
から送信する。このようなクラスタ内処理は、クラスタ
内の複数のCPUの1つを予めメインCPUとして定め
ておき、そのCPUに処理させる。論理ネットワークイ
ンタフェースが各CPUの動作を監視しておき、負担の
軽いものを判別して、それを指定して処理を行わせるこ
ともできるし、要求元のCPUに処理を行わせることも
できる。また自クラスタ内に保持するページリストをネ
ットワークインタフェースに設けることにより、このよ
うな同報信号を受信したとき、必要とするページが自ク
ラスタ内に保持しているか否かを簡単に判断できる。
【0030】このようにして他のクラスタから所望のペ
ージが転送されたとき、新しいページを自クラスタ内の
主記憶装置上に割り当ててこのページを取り込む。そし
て必要なデータを要求元のCPUのキャッシュメモリ1
7−1に転送する。この処理の後に、実行部はページ状
態、ブロック状態ともシェアードとする。即ち、転送元
のクラスタ内のCPUに同一のページ、ブロックが保持
されている可能性があるので、シェアードとする。ま
た、アドレス変換部21におけるアドレス変換テーブル
の物理アドレスは、新しく作成した自クラスタ内の主記
憶装置上のページアドレスで書き換えられる。
【0031】ブロック状態がインバリッドであり、ペ
ージ状態がダーテイ、シェアード、クリーンのいずれか
の場合 この場合には、ページがすでに自クラスタ内に存在する
ので、クラスタ内の他のCPUのキャッシュが該当する
ブロックを持っていればこれを供給してもらう。このた
めキャッシュメモリ制御部17−2内のクラスタ内同報
部17−3が、必要とするブロックの先頭の論理アドレ
ス、ブロック長、発信元CPU番号等を含むクラスタ内
同報信号を作成して、これをバス16上に送出する。こ
れにより、このブロックを保持するCPUのキャッシュ
メモリ制御部のクラスタ内同報部がこれを送信制御す
る。この場合にはページ状態は不変であり、ブロック状
態はシェアードになる。
【0032】もし、同じクラスタの他のCPUのキャッ
シュメモリに該当するブロックが存在しないときは、ア
ドレス変換の結果得られた物理アドレスに従って主記憶
装置からデータを読み出し、キャッシュメモリに保持す
る。この場合にはページ状態は不変であり、またブロッ
ク状態はクリーンとなる。
【0033】ブロック状態がインバリッドであり、ペ
ージ状態がスワップドの場合 この場合には、該当するデータを含むページは、このク
ラスタの2次記憶装置にスワップアウトされているの
で、自クラスタ内の主記憶装置に新しいページを割り当
ててそこに目的のページを読み出し、さらに目的のブロ
ックを自CPUのキャッシュメモリに転送する。この処
理の後に、ページの状態、ブロックの状態ともクリーン
とする。またアドレス変換テーブルの物理アドレスは、
新しく作成した自クラスタ内の主記憶装置上のページア
ドレスで書き換えられる。
【0034】B.読み込み 各CPUの書き込み要求は、対象とするブロックとペー
ジの状態に応じて下記のように処理される。いずれの場
合も書き込みの後に、ブロック状態、ページ状態ともダ
ーテイとする。
【0035】ブロック状態:ダーテイ この場合はページ状態に拘らず(ページ状態は先のブロ
ック書き込みによりダーテイの筈ではあるが)、キャッ
シュメモリへの書き込みを行う。
【0036】ブロック状態:クリーン ページ状態に拘らず(この場合、ページ状態は必ずクリ
ーンかダーテイの筈である)、キャッシュメモリへの書
き込みを行う。
【0037】ブロック状態シェアード、ページ状態ク
リーン又はダーテイ この場合は、クラスタ内の他のCPUに該ブロックが保
持されている可能性があるので、クラスタ内同報部17
−3が、該当するブロックの無効化要求信号を共有のバ
ス16に発行し、他のCPUの保持する該ブロックを無
効化したあとで、キャッシュメモリへの書き込みを行
う。
【0038】ブロック状態シェアード、ページ状態シ
ェアード この場合、他のCPUに該当ブロックが保持され、他の
クラスタに該当するブロックを含むページが保持されて
いる可能性がある。従ってクラスタ内の共有のバス16
にはそのブロックの無効化要求を発行してこれを無効化
し、またネットワークインタフェース15に対して該当
するページの無効化要求を発行する。これによりネット
ワークインタフェースではこのページを無効化要求する
同報信号を作成してこれを接続ネットワーク5に送出
し、これにもとづき各クラスタ2、3、4・・・にこの
ページ無効化要求が同報され、該当ページの無効化が行
われる。その後にキャッシュメモリへの書き込みを行
う。
【0039】ブロック状態インバリッド、ページ状態
インバリッド この場合には、自クラスタに該当するデータが存在しな
いので、同報通知により他のクラスタからのブロックを
含むページを取り込むことが必要である。このために新
しいページを自クラスタ内の主記憶装置上に割り当て、
他クラスタからページ単位でのデータ転送を行い、この
ページを主記憶装置に一旦記憶したのち、その中から必
要なデータをキャッシュメモリに転送する。またアドレ
ス変換テーブルの物理アドレスは、新しく作成した自ク
ラスタ内の主記憶装置上のページアドレスに書き換えら
れる。なおクラスタ間データ転送を要求するとき、全シ
ステムに該当するページの無効化要求も発行し、書き込
みにもとづく不整合性が存在しないようにする。
【0040】ブロック状態インバリッド、ページ状態
ダーテイ又はクリーン この場合、必要とするブロックのページが自クラスタに
存在するので、クラスタ内の他のCPUのキャッシュメ
モリが該当するブロックを持っていればそれを供給して
もらった上で書き込みを行うとともに、クラスタ内の同
一のキャッシュブロックを無効化する。もし他のCPU
のキャッシュメモリに該当するブロックがなければ、ア
ドレス変換の結果得られた物理アドレスに従って主記憶
装置からデータを読み出してキャッシュメモリに保持し
た上で書き込みを行う。
【0041】ブロック状態インバリッド、ページ状態
シェアード この場合、必要とするページは自クラスタのみならず他
クラスタにも存在する可能性があるので、自クラスタの
ネットワークインタフェース15を経由して、全システ
ムに該当するページの無効化要求を発行した後に、自ク
ラスタ内の他のCPUのキャッシュメモリが該当するブ
ロックを持っていればそれを供給してもらった上で書き
込みを行うとともに、クラスタ内の同一物理アドレスの
キャッシュブロックを無効化する。もし他のCPUのキ
ャッシュに該当するブロックがなければ、アドレス変換
の結果得られた物理アドレスに従い、主記憶装置からデ
ータを読み出した上で書き込みを行う。
【0042】ブロック状態インバリッド、ページ状態
スワップド この場合、該当するデータを含むページは、このクラス
タの2次記憶装置にスワップアウトされているので、自
クラスタ内の主記憶装置に新しいページを割り当ててそ
こに目的のページを読み出し、さらに目的のブロックを
自CPUのキャッシュメモリに転送した上で書き込みを
行う。なおアドレス変換テーブルの物理アドレスは新し
く作成した自クラスタ内の主記憶上のページアドレスで
書き換えられる。
【0043】
【発明の効果】本発明により、クラスタ間のデータ転送
をブロック単位ではなく、ページ単位で行うので、クラ
スタ間の大量のデータ転送を効率的に行うことができる
とともに、データ転送の回数を大幅に減少することが可
能となる。
【0044】しかも、キャッシュメモリのムーブアウト
処理をそのクラスタ内に閉じ込めることができるので、
これまたクラスタ間の通信量を低減させることができ
る。
【図面の簡単な説明】
【図1】本発明の概略構成図を示す。
【図2】本発明におけるCPUの構成の1例である。
【符号の説明】
1、2、3、4 クラスタ 5 接続ネットワーク 10、11、12 CPU 13 主記憶装置 14 2次記憶装置 15 ネットワークインタフェース 16 共有のバス 17 キャッシュメモリ 18 ページ要求部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも1つのCPUと、主記憶装置
    を有するクラスタ(1)、(2)、(3)、(4)・・
    ・を複数個ネットワーク(5)で結合した、分散共有メ
    モリシステムを有するデータ処理装置において、 クラスタに、キャッシュブロックに必要なブロックを含
    むページ要求手段(18)を設け、このページ要求手段
    (18)からの要求にもとづく同報信号をネットワーク
    (5)から他のクラスタに伝送し、またこれに基づき他
    のクラスタから伝送されたページを要求元のクラスタの
    主記憶装置に保持するようにしたことを特徴とする分散
    共有メモリシステムを有するデータ処理装置。
JP5018549A 1993-02-05 1993-02-05 分散共有メモリシステムを有するデータ処理装置 Withdrawn JPH06231033A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5018549A JPH06231033A (ja) 1993-02-05 1993-02-05 分散共有メモリシステムを有するデータ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5018549A JPH06231033A (ja) 1993-02-05 1993-02-05 分散共有メモリシステムを有するデータ処理装置

Publications (1)

Publication Number Publication Date
JPH06231033A true JPH06231033A (ja) 1994-08-19

Family

ID=11974717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5018549A Withdrawn JPH06231033A (ja) 1993-02-05 1993-02-05 分散共有メモリシステムを有するデータ処理装置

Country Status (1)

Country Link
JP (1) JPH06231033A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030010409A (ko) * 2001-07-27 2003-02-05 주식회사 트리플다이스 멀티 플레이어 온라인 게임시스템
US6938078B1 (en) 1998-12-09 2005-08-30 Nec Corporation Data processing apparatus and data processing method
JP2019159562A (ja) * 2018-03-09 2019-09-19 富士通株式会社 情報処理装置、情報処理システム、及びプログラム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6938078B1 (en) 1998-12-09 2005-08-30 Nec Corporation Data processing apparatus and data processing method
KR20030010409A (ko) * 2001-07-27 2003-02-05 주식회사 트리플다이스 멀티 플레이어 온라인 게임시스템
JP2019159562A (ja) * 2018-03-09 2019-09-19 富士通株式会社 情報処理装置、情報処理システム、及びプログラム

Similar Documents

Publication Publication Date Title
JP2819982B2 (ja) 範囲指定可能なキャッシュ一致保証機能を有するマルチプロセッサシステム
KR100491435B1 (ko) 다수의 시스템 버스를 가지는 컴퓨터 시스템 내의 메모리 일관성을 유지하기 위한 시스템 및 방법
US5537575A (en) System for handling cache memory victim data which transfers data from cache to the interface while CPU performs a cache lookup using cache status information
US6049847A (en) System and method for maintaining memory coherency in a computer system having multiple system buses
EP0598535B1 (en) Pending write-back controller for a cache controller coupled to a packet switched memory bus
JP2662603B2 (ja) 無効要求を選別する方法及び装置
US7774551B2 (en) Hierarchical cache coherence directory structure
JPH0776942B2 (ja) マルチプロセッサ・システムおよびそのデータ伝送装置
JPH05128071A (ja) 多重プロセツサ・システムの性能の最適化装置及び方法
JP2000250812A (ja) メモリ・キャッシュ・システムおよびその管理方法
JPH06243035A (ja) コンピュータ・システムのためのクラスタ・アーキテクチャにおける一般化共用記憶
US6334172B1 (en) Cache coherency protocol with tagged state for modified values
JPH0340046A (ja) キャッシュメモリ制御方式および情報処理装置
US5909697A (en) Reducing cache misses by snarfing writebacks in non-inclusive memory systems
JP2000010860A (ja) キャッシュメモリ制御回路及びプロセッサ及びプロセッサシステム及び並列プロセッサシステム
JP2000067024A (ja) 分散共有メモリマルチプロセッサシステムのための分割疎ディレクトリ
EP1224553B1 (en) Multi-processor system and method of accessing data therein
US6247098B1 (en) Cache coherency protocol with selectively implemented tagged state
JPH07152647A (ja) 共有メモリマルチプロセッサ
JPH09179779A (ja) コンピュータシステムおよびデータ転送方法
JPH06231033A (ja) 分散共有メモリシステムを有するデータ処理装置
JPH0822418A (ja) 仮想アドレス空間管理装置
JP3782178B2 (ja) 情報処理装置
JPH06208507A (ja) キャッシュメモリシステム
JPH057740B2 (ja)

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000509