JP2000250812A - メモリ・キャッシュ・システムおよびその管理方法 - Google Patents

Abstract

(57)【要約】 【課題】 マルチプロセッサ環境において、性能を改善
するように管理されたメモリ・キャッシュ・システムを
提供する。 【解決手段】 第１のプロセッサ２４ａは、第１のレベ
ル１キャッシュ２８ａを用いてデータにアクセスし、第
２のプロセッサ２４ａは、第２のレベル１キャッシュ２
８ｂを用いてデータにアクセスする。記憶制御回路２２
は、第１と第２のレベル１キャッシュ２６とレベル２キ
ャッシュとメイン・メモリ１４との間に配置される。レ
ベル２キャッシュは、主記憶装置内のデータのコピーを
管理し、それらのレベル１キャッシュがデータのコピー
を有し、それらのコピーが変更されているか否かの指示
を、さらに管理する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、キャッシュ性能を
改善するようなメモリ・キャッシュ・システムの管理に
関する。

【０００２】

【従来の技術】データ処理システムにおいては、命令お
よび関連データが、処理のためにメモリから１つ以上の
プロセッサに転送され、プロセッサにより発生されたデ
ータが、記憶のために、メモリに戻される。したがっ
て、典型的な処理動作は、メモリからの頻繁かつ反復的
な読取りおよび書込みを含んでいる。その結果、メモリ
・アクセス遅延は、しばしばデータ処理システムの性能
における１次制限となる。したがって、好ましくは、メ
モリ・アクセス速度は、性能を最大にするために、最高
でなければならない。しかし、コストおよび他の抑制
は、メイン・メモリが、比較的長いアクセス時間の回路
を備えることを要求する。性能欠陥を克服するために、
メモリ・キャッシュが典型的に用いられる。

【０００３】メモリ・キャッシュは、典型的に、比較的
小さいが高速のメモリのバンクを有している。メモリの
バンクは、メイン・メモリよりもより高速に、プロセッ
サによってアクセスすることができる。メイン・メモリ
のメモり位置は、キャッシュに複製される。プロセッサ
によってアクセスされる特定のメモり位置が、キャッシ
ュに複製されているとき−−キャッシュ“ヒット(hi
t)”として知られるイベント−−、プロセッサは、メイ
ン・メモリへのアクセスを待つ代わりに、キャッシュを
高速にアクセスすることができる。キャッシュは、キャ
ッシュにおけるヒットであるアクセスの割合を最大にす
ることを目的として管理される。

【０００４】キャッシュは、典型的に、メイン・メモリ
において見出されるメモリ位置の比較的長いシーケンス
である“ライン(line)”に構成される。典型的に、プロ
ッセサによってアクセスされるメモリ位置がキャッシュ
に複製されていないとき−−キャッシュ“ミス(miss)”
として知られるイベント−−、ミスされたメモリ位置と
近接メモリ位置とを含む全ラインが、他のキャッシュま
たはメイン・メモリから、ミスされたメモリ位置を検索
する役割として、キャッシュにもたらされる−−キャッ
シュへの“ラインフィル(linefill)”として知られるイ
ベント−−。

【０００５】典型的に、各キャッシュ・ラインは、メイ
ン・メモリの位置の複数のグループに関連する。各キャ
ッシュ・ラインは、メモリ位置の関連グループの複製を
格納し、およびどのグループのメモリ位置がラインに現
在格納されているかの指示を格納する。したがって、プ
ロセッサが、特定のメモリ位置へのアクセスを要求する
と、メモリ位置に対応するキャッシュ・ラインがアクセ
スされて、要求されたメモリ位置を含むメモリ位置のグ
ループを、キャッシュ・ラインが格納しているか否か
を、判別する。格納しているならば、要求されたメモリ
位置は、キャッシュにおいてアクセスされる。そうでな
ければ、要求されたメモリ位置を含むメモリ位置のグル
ープが、キャッシュにラインフィルされる。

【０００６】典型的にｎ−ウェイ結合キャッシュには、
キャッシュのキャッシュ・ラインに対応するメモリ位置
のいくつかのグループのうちのｎグループを一度に格納
する。メモリ位置のグループがキャッシュにラインフィ
ルされると、同一キャッシュ位置におけるメモリ内容を
置換する必要がある。置換されたキャッシュ・ラインの
内容が変更されたならば、ラインは、メイン・メモリ内
のメモリ位置の対応するグループにストアバックされな
ければならない−−キャッシュからの“キャストバック
(castback)”または“ライトバック(writeback)”とし
て知られるイベント−−。

【０００７】高性能データ処理システムには、多くの場
合、２つ以上のキャッシュがある。これらキャッシュ
は、“レベル１(level 1)”すなわちＬ１キャッシュに
そのメモリ位置の複製を配置する最初の試みによって、
プロセッサは、メモリ位置をアクセスしようとするよう
に構成されている。しかしＬ１キャッシュにミスがある
と、“レベル２”すなわちＬ２キャッシュに所望のメモ
リ位置の複製を配置する試みがなされる。Ｌ２キャッシ
ュにミスがあれば、各下位レベル・キャッシュは、同じ
ようにシーケンシャルにチェックされる。キャッシュの
１つにヒットがあれば、所望のメモリ位置が、キャッシ
ュから得られ、典型的に、少なくともＬ１キャッシュの
適切な位置に、キャッシュ・ラインを完成する近接位置
と共に、アクセスされたメモリ位置が複製される−−い
くつかの場合には、アクセスを“キャッシュ使用禁止(c
ache-inhibited)”とすることができるが−−。この場
合、データは、検索後は、Ｌ１キャッシュには格納され
ない。全てのキャッシュにミスがあるならば、ミスされ
たメモリ位置は、キャッシュ・ラインを完成する近接メ
モリ位置と共に、メイン・メモリから検索され、アクセ
スがキャッシュ使用禁止でないならば、１つ以上のキャ
ッシュに満たされる。同様に、ラインがキャッシュから
キャストバックされるならば、ラインを、ハイレベル・
キャッシュ，メイン・メモリ，またはこれらの両方にも
書き込むことができる。

【０００８】典型的に、命令およびデータのラインが、
バッファを用いて、キャッシュおよびプロセッサから、
他のキャッシュおよびプロセッサへ転送される。例え
ば、１つのアーキテクチャにおいて、２つのバッファ
が、レベル１キャッシュおよびレベル２キャッシュにそ
れぞれ接続されている。これらのバッファは、また、メ
イン・メモリ，ホスト・プロセッサ，おそらくシステム
・バスを経て他のプロセッサに接続される。バッファ
は、異なる転送速度を有する要素間のデータまたは命令
のスムースな遷移を可能にする。

【０００９】マルチプロセッサ・システムでは、多くの
場合、１つ以上の下位レベル・キャッシュまたはメイン
・メモリが、複数のプロセッサによって共用される。こ
のような環境では、データがプロセッサによって変更さ
れると、他のプロセッサがデータをアクセスする前に、
共用キャッシュまたはメモリに変更が戻されて、プロセ
ッサが更新されなかったデータに対して動作を実行しな
いことに注意が払われなければならない。典型的に、こ
のような環境では、プロセッサがデータを変更し得る前
に、プロセッサはそのデータの所有権を要求しなければ
ならない。データの所有権が一旦プロセッサに許可され
ると、そのプロセッサはデータに対する排他的アクセス
を有し、他のプロセッサは、データが共用キャッシュま
たはメモリにライトバックされるまで、データをアクセ
スまたは変更することを阻止される。第１のプロセッサ
が、第２のプロセッサによって排他的に保持されたデー
タをアクセスしようとするならば、第１のプロセッサ
は、データの所有権を要求し、その結果、第２のプロセ
ッサは、共用キャッシュまたはメモリにデータをライト
バックさせられ、したがって、データは第１のプロセッ
サに送られる。

【００１０】

【発明が解決しようとする課題】この典型的な構造は、
例えば、２つのプロセッサが同時に同一のデータを書き
込む場合のような特定の状況では、非効率につながる。
このような状況では、第１のプロセッサは、データの所
有権を得て、データを書き込む。次に、第２のプロセッ
サが、データを書き込むために所有権を要求して、第１
のプロセッサに、共用キャッシュまたはメモリにデータ
をライトバックさせて、データを第２のプロセッサに排
他状態で送ることができるようにする。次に、第１のプ
ロセッサが、データを書き込むために、所有権を要求し
て、第２のプロセッサに、共用キャッシュまたはメモリ
にデータをライトバックさせて、データを第１のプロセ
ッサに排他状態で送ることができるようにする。この交
換は、両方のプロセッサがデータを書き込もうとする限
り、繰り返され、このことは、共用キャッシュまたはメ
モリへの過剰な量のライトバックおよび性能の低下につ
ながる。

【００１１】したがって、特にマルチプロセッサ環境に
おいて、性能を改善するように管理されたキャッシュの
必要性が存在している。

【００１２】

【課題を解決するための手段】本発明の原理によれば、
メモリ・キャッシュ・システムは、第１と第２のプロセ
ッサを有するマルチプロセッサ環境で使用される。第１
のプロセッサは、第１のキャッシュと共用低レベル記憶
システムを用いてデータにアクセスし、第２のプロセッ
サは、第２のキャッシュと共用低レベル記憶システムを
用いてデータにアクセスする。記憶制御回路は、第１お
よび第２のキャッシュと共用低レベル記憶システムとの
間に配置される。第１と第２のプロセッサが、それぞれ
の第１または第２のキャッシュにないデータにアクセス
すると、このデータのために記憶制御回路へ要求が送ら
れる。第１と第２のプロセッサによる同一データへの繰
り返し書込みの効果改善するために、記憶制御回路が、
第１のキャッシュからデータの要求を受け取り、そのデ
ータが第２のプロセッサによって変更されかつ第２のキ
ャッシュに変更された形式で格納されると、記憶制御回
路は、第２のキャッシュに、共用低レベル記憶システム
にデータを戻すことなく、第１のキャッシュへ変更され
たデータを転送させる。

【００１３】以下に述べる特定の実施の形態において、
共用低レベル記憶システムは、レベル１キャッシュであ
る第１または第２のキャッシュと比較して、低レベルな
すなわちレベル２キャッシュを含む。レベル２キャッシ
ュは、主記憶装置内のデータのコピーを管理し、それら
のレベル１キャッシュがデータのコピーを有している
か、およびそれらのコピーが変更されているか否かの指
示を、さらに管理する。レベル１キャッシュからのデー
タの要求が記憶制御回路によって受け取られると、この
要求はレベル２キャッシュに送られ、レベル２キャッシ
ュは、他のレベル１キャッシュがデータの変更されたコ
ピーを格納しているか否か判別する。格納しているなら
ば、レベル２キャッシュは、記憶制御回路に、データの
変更されたコピーを有するレベル１キャッシュへのポイ
ンタを戻す。

【００１４】レベル２キャッシュは、待ち行列のデータ
を、最長時間未使用(least recently used)から最新使
用(most recently used)まで管理する。レベル１キャッ
シュからのデータの要求が、他のレベル１キャッシュへ
のポインタを戻すことによって、満たされると、レベル
２キャッシュは更新されて、レベル２キャッシュ内のそ
のデータのコピーを、最新使用として識別する。

【００１５】各レベル１キャッシュは、レベル１キャッ
シュ内のデータが共用されまたは変更されているか否か
の指示を管理する。共用されたデータを書き込みする試
みがなされるならば、所有権の要求が、データを書き込
む前に、レベル２キャッシュに送られる。レベル２キャ
ッシュは、レベル２キャッシュ内のデータが共用され、
排他的，または変更されているか否かの指示を管理す
る。レベル２キャッシュ内のデータの所有権の要求が、
レベル１キャッシュによってなされるとき、レベル２キ
ャッシュ内のデータが共用と識別されるならば、レベル
２キャッシュは、レベル１キャッシュに所有権を許可す
る前に、システム・バスからデータの所有権を要求す
る。さらに、レベル１キャッシュにデータの所有権を許
可する役割として、変更目的の読取りに応答して、レベ
ル１キャッシュにデータを送る役割として、レベル２キ
ャッシュは、そのデータのコピーを有する全てのレベル
１キャッシュを指示して、データをフラッシュする。レ
ベル２キャッシュは、また、所有権がレベル１キャッシ
ュに許可され、またはデータが変更目的の読取りに応答
してレベル１キャッシュに送られるときは常に、データ
は、変更されたとしてマークされる。

【００１６】レベル２キャッシュが、エージングによっ
て、または他の複合プロセッサへの所有権の消失によっ
てデータを除去すると、レベル２キャッシュは、データ
の未変更コピーを有するレベル１キャッシュを指示し
て、レベル１キャッシュからのデータをフラッシュし、
またはデータの変更されたコピーを有するレベル１キャ
ッシュを指示して、変更されたデータを主記憶装置にラ
イトバックし、およびレベル１キャッシュからのデータ
をフラッシュする。レベル２キャッシュが、他の複合プ
ロセッサからの要求を受け取って、データを読み取る
と、レベル２キャッシュは、データの変更されたコピー
を有するレベル１キャッシュを指示して、データを主記
憶装置とレベル２キャッシュにライトバックし、データ
に共用されたとしてマークする。

【００１７】本発明を特徴づける上記および他の特徴と
利点は、請求の範囲に示され、また請求の範囲の他の部
分を構成する。しかし、本発明と、その使用を通して得
られる利点と目的をよりよく理解するには、図と、本発
明の代表的な実施の形態を述べた以下の説明を参照すべ
きである。

【００１８】

【発明の実施の形態】図１に示すように、本発明の原理
を利用する典型的なコンピュータ・システムは、１つ以
上のシステム・プロセッサおよびキャッシュ・システム
１２，主記憶装置１４，入出力拡張ユニットにつながる
光ファイバ・ケーブルを接続するモジュールを含むロー
カル・バス・アタッチメント・カード１６，記憶装置１
８’のための記憶コントローラ１８，ワークステーショ
ン２０’のためのワークステーション・コントローラ２
０を有するシステム処理ユニット１０を備えている。

【００１９】図２は、本発明の原理によるプロセッサお
よびキャッシュ・システム１２を示す。以下に詳細に説
明する本発明の原理に従って、第１の複合プロセッサ３
２内で、記憶コントロール・ユニット２２は、メモリ性
能を拡大させるようにプロセッサによって利用されるデ
ータを管理する。

【００２０】コンピュータ・システムの各プロセッサ２
４は、Ｌ１キャッシュおよびコントロール回路２８と対
話し、必要なデータを得て格納する。各Ｌ１キャッシュ
２８は、比較的にわずかの、例えば５１２または１０２
４個のキャッシュ・ラインを格納する。各キャッシュ・
ラインは、主記憶装置１４内の順次メモリ位置のグルー
プ、例えば１２８個の順次メモり位置のグループのコピ
ーを格納する。主記憶装置１４内の各アドレスは、Ｌ１
キャッシュ２８内のラインに固有に関連し、特定アドレ
スについてのＬ１キャッシュ２８内の関連したライン
は、アドレスのビットのサブセットから判別できる。同
じ関連を通じて、Ｌ１キャッシュ２８内の各キャッシュ
・ラインは、そのキャッシュ・ラインに格納され得る順
次アドレスのいくつかのグループに関連する。常に、Ｌ
１キャッシュ２８内のキャッシュ・ラインは、そのキャ
ッシュ・ラインに関連した少数の、例えば２つのアドレ
ス範囲に対して、順次メモり位置のコピーを格納でき
る。

【００２１】各Ｌ１キャッシュ２８は、どの順次メモり
位置がそのＬ１キャッシュ２８に格納されているかを識
別するディレクトリを有している。特に、Ｌ１キャッシ
ュ・ディレクトリは、Ｌ１キャッシュ２８のラインに現
在ある、すなわち常駐している、主記憶装置１４内のメ
モり位置のアドレス範囲の指示を格納する。上述のよう
に、主記憶装置１４内の順次メモり位置の複数の異なる
グループを、Ｌ１キャッシュ２８内の同じラインにマッ
プでき、したがって、Ｌ１キャッシュ・ディレクトリ
は、主記憶装置１４内のメモり位置の複数の異なるグル
ープのいずれかが、Ｌ１キャッシュ２８に常駐するかを
識別する。

【００２２】Ｌ１キャッシュ２８は、記憶コントロール
・ユニット２２と対話し、データと命令を得て、コンピ
ュータ・プログラムを実行する。プロセッサ２４ａ，２
４ｂが、各Ｌ１キャッシュおよびコントロール回路２８
ａ，２８ｂを介してメモり位置にそれぞれアクセスする
とき、Ｌ１キャッシュおよびコントロール回路が、要求
されたデータを格納していないならば、アクセス要求
は、記憶コントロール・ユニット２２に送られる。以下
に述べる回路と機能を用いて、記憶コントロール・ユニ
ット２２は、要求されたデータを得て、要求するＬ１キ
ャッシュおよびコントロール２８ａ，２８ｂに、データ
を送る。

【００２３】本発明の原理を実施する記憶コントロール
・ユニット２２は、キャッシュ，バッファおよび主記憶
装置を含む種々の記憶ユニットを用いて、プロセッサ２
４ａ，２４ｂおよびＬ１キャッシュ２８ａ，２８ｂから
の／へのデータの入出力を制御する。記憶コントロール
・ユニット２２は、プロセッサ２４ａ，２４ｂへの命令
の出力と入力をさらに管理する。

【００２４】図２に示されるように、記憶コントロール
・ユニット２２は、主記憶装置１４とインターフェース
する。主記憶装置１４は、１つ以上のＤＲＡＭチップの
ような相対的に大容量で、通常速度のメモリのバンクを
有している。主記憶装置１４は、ページング・メモリ管
理スキームを実施し、特に、通常速度のメモリは、大容
量記憶（図１の１８’参照）のバンクからスワップされ
たメモり位置のページを格納し、これらのメモり位置へ
のより速いアクセスを容易にする。

【００２５】主記憶装置１４の各記憶位置は、主記憶装
置１４内の全てのメモり位置の中で、そのメモり位置を
一意的に識別するアドレスに関連している。メモり位置
にアクセスするには、アドレスが主記憶装置１４に送ら
れ、それに応答して主記憶装置１４は、識別されたメモ
り位置の内容を送る。そのようなアクセスの役割とし
て、アドレスおよびアクセスの種類を含む、アクセスの
記述がシステム・バス２３に供給される。したがって、
他の複合プロセッサが主記憶装置１４にアクセスする
と、記憶コントロール・ユニット２２は、システム・バ
ス２３を監視して、アクセスの種類を識別して、以下に
説明するように適切な処理を行う。

【００２６】頻繁に用いられるメモり位置に高速アクセ
スを与えるために、記憶コントロール・ユニット２２
は、レベル２すなわちＬ２キャッシュ２６にさらにイン
ターフェースする。Ｌ２キャッシュ２６は、Ｌ１キャッ
シュ２８に類似している。Ｌ２キャッシュ２６内の各ラ
インは、順次メモり・アドレスの多数のグループに関連
し、そのいくつかは関連するＬ２キャッシュ・ラインに
一度に格納できる。さらに、Ｌ２キャッシュ２６は、Ｌ
２キャッシ・ディレクトリに関連する。Ｌ２キャッシ・
ディレクトリ内の各エントリは、Ｌ２キャッシュ２６に
格納されたメモり位置のアドレス範囲を識別する。要求
されたアドレスがＬ２キャッシュ２６内にあるか否かを
識別するには、アドレスからの選ばれたビットが用いら
れて、Ｌ２キャッシ・ディレクトリ内のエントリのうち
の一意的に関連する１つを選択し、そしてＬ２キャッシ
・ディレクトリ・エントリ内に格納されたアドレス範囲
は、要求されたアドレスと比較される。

【００２７】大半のアクセスは、Ｌ１キャッシュ２８に
送られる前に、記憶コントロール・ユニット２２内でバ
ッファリングを受ける。特に、記憶コントロール・ユニ
ット２２は、キャッシュ・バッファ３０を含む。このバ
ッファは、また中間または遷移キャッシュとして知ら
れ、Ｌ１キャッシュ２８からの／への、Ｌ２キャッシュ
２６および／または主記憶装置１４への／からのデータ
の送出を管理する。キャッシュ・バッファ３０は、少数
の、例えば８個のデータ記憶のラインを含み、各ライン
は、Ｌ１キャッシュ２８およびＬ２キャッシュ２６内の
ラインと同じ量のデータを格納することができる。キャ
ッシュ・バッファ３０内の８個のラインは、データがキ
ャッシュ２８，２６と主記憶装置１４との間に転送され
るときに、Ｌ１キャッシュ２８およびＬ２キャッシュ２
６に格納された、または主記憶装置１４内のメモり位置
のグループに対応するラインを、バッファするために用
いられる。

【００２８】キャッシュ・バッファ３０内の各ライン
は、キャッシュ・バッファ・ラインの現在の使用と状
況、特にラインが使用されているか否かを、ラインが用
いられているならば、ラインが用いられているアクセス
の種類，アクセスをサービスする状況とアクセスのアド
レス，および他の情報を識別するデータを格納する。Ｌ
１キャッシュ２８においてミスがあり、データをＬ２キ
ャッシュ２６または主記憶装置１４から得なければなら
ない場合には、キャッシュ・バッファ３０内のラインは
ミスに割り当てられ、データがＬ２キャッシュ２６また
はメイン・メモリから戻されると、データがキャッシュ
・バッファ３０の割り当てられたラインに格納され、そ
してこのラインからＬ１キャッシュ２８および／または
Ｌ２キャッシュ２６に転送される。同様に、Ｌ１キャッ
シュ２８またはＬ２キャッシュ２６または他の状態への
ラインの検索が、ラインからＬ２キャッシュまたは主記
憶装置１４へのキャストバックを要求し、キャッシュ・
バッファ３０のラインはキャストバックに割り当てら
れ、データは、Ｌ１キャッシュ２８またはＬ２キャッシ
ュ２６からキャッシュ・バッファ３０の割り当てられた
ラインにキャストバックされ、そしてこのラインからＬ
２キャッシュ２６または主記憶装置１４へ転送される。

【００２９】特定のアクセスとキャストバックへのキャ
ッシュ・ラインの割当と、キャッシュ・バッファ３０へ
のアクセスとキャストバックのためのデータを得て、キ
ャッシュ・バッファ３０からデータを送出する処理は、
記憶コントロール・ユニット２２に格納されたデータを
用いて、記憶コントロール・ユニット２２内のロジック
によって管理される。自身のプロセッサとキャッシュ・
システム（図２に示さず）を有する、３２’のような追
加的複合プロセッサを、主記憶装置１４およびデータを
ロードし格納するためのシステム・バス２３に接続でき
ることが分かる。

【００３０】次に図３を参照して、Ｌ２キャッシュ２６
の詳細を説明する。Ｌ２キャッシュ２６は、記憶コント
ロール・ユニット２２と通信するインターフェース論理
回路３４と、キャッシュされたデータをそれぞれが格納
する複数のキャッシュ・ライン３６とを含んでいる。ラ
イン３６は、いくつかの制御領域と、キャッシュされた
データを格納する領域３８とを含む。本発明の原理を実
施するのに必要な制御領域は、キャッシュ・ラインによ
って管理されるデータのコピーを有するＬ１キャッシュ
を識別するＬ１プレゼンス・ビット領域４０、ラインの
状態（排他的，共用された，または変更された）を識別
する状態領域４２、領域３８のデータが対応する主記憶
装置１４内のアドレスを識別するタグ領域４４を含む。
以下に詳細に説明するように、記憶コントロール・ユニ
ット２２から受け取ったコマンドとデータに応答し、ラ
イン３６からのデータを保存しまたは検索する。Ｌ２キ
ャッシュ２６は、また、ライン３６の待ち行列を管理し
て、それらのラインを最長時間未使用(least recently
used)から最新使用(most recently used)に整列させる
ことによって、ライン３６の置換を管理する。

【００３１】次に図４を参照して、Ｌ１キャッシュの詳
細を説明する。Ｌ１キャッシュ２８は、記憶コントロー
ル・ユニット２２と通信するインターフェース論理回路
４６と、キャッシュされたデータをそれぞれが格納する
複数のキャッシュ・ライン５２とを含む。ライン５２
は、いくつかの制御領域と、キャッシュされたデータを
格納する領域５４とを含む。本発明の原理を実施するの
に必要な制御領域は、キャッシュ・ラインのデータが有
効か否か識別する有効領域５６、領域５４内のデータが
対応する主記憶装置１４内のアドレスを識別するタグ領
域５８、キャッシュ・ライン５２内のデータのラインの
状態（共用または変更された）を識別する状態領域６０
を含む。Ｌ１キャッシュ２８は、記憶コントロール・ユ
ニット２２から受け取ったコマンドおよびデータに応答
し、ライン５２からのデータを保有しまたは検索する。
Ｌ１キャッシュ２８は、また、ライン５２の待ち行列を
管理して、それらのラインを最長時間未使用から最新使
用に整列させることによって、ライン５２の置換を管理
する。

【００３２】図５を参照して、関連するプロセッサから
の読取り動作の受け取りに応答して、Ｌ１キャッシュに
より、実行される動作を説明する。読取り動作（ステッ
プ１００）に応答して、Ｌ１キャッシュは、キャッシュ
が、要求されたデータに対して有効なキャッシュ・ライ
ン（ＣＬ）を有するか否かを判別する（ステップ１０
２）。有するならば、ステップ１０４で、配置されたＣ
Ｌがキャッシュ内の最新使用の位置に移動され、ステッ
プ１０６で、配置されたＣＬから所望のデータが読み取
られ、プロセッサに戻される。しかし、要求されたデー
タに対して有効ＣＬがないならば、ステップ１０８（図
８に基づいて以下に詳述される）で、ＣＬが、要求され
たデータを含むＬ１キャッシュに加えられ、ステップ１
０６で、配置されたＣＬから所望のデータが読み取られ
て、プロセッサに戻される。

【００３３】図６を参照して、関連するプロセッサから
の書込み動作の受け取りに応答して、Ｌ１キャッシュに
より実行される動作を説明する。最初のステップ１１０
で、要求されたデータに対してキャッシュ内にＣＬがあ
るか否かを、Ｌ１キャッシュが判別する。ＣＬがあるな
らば、処理は、ステップ１１２に進み、このステップで
は、配置されたＣＬが、最新使用にされる。次に、ステ
ップ１１４で、配置されたＣＬを評価して、ＣＬが“変
更された(modified)”とマークされたか否かを判別す
る。

【００３４】上述したように、Ｌ１キャッシュ内の各Ｃ
Ｌは、“共用された(shared)”または“変更された”の
状態を有することができる。“共用された”状態は、Ｌ
１キャッシュのデータが、Ｌ２キャッシュまたはメイン
・メモリからキャッシュに読み込まれなかったので、変
更されなかったことを示し、および同様のデータの未変
更のコピーを格納している１つ以上の他のキャッシュが
存在することを示している。“変更された”状態は、Ｌ
１キャッシュのデータが、Ｌ２キャッシュまたはメイン
・メモリからキャッシュに読み込まれたので、変更され
たことを示している。明らかなように、Ｌ１キャッシュ
がデータの排他的所有権を要求して受け取ったならば、
Ｌ１キャッシュはＣＬを“変更された”状態にする。し
たがって、ＣＬが“変更された”状態にあるとき、この
ことは、データのコピーを格納する他のキャッシュはな
いことをさらに示している。

【００３５】したがって、ステップ１１４で、配置され
たＣＬが“変更された”をマークされていないことが判
別されると、配置されたＣＬのデータは未変更であり、
データのコピーを有する他のキャッシュが存在し得るこ
とを判別できる。したがって、配置されたＣＬに書き込
む前に、ステップ１１６で、所有権の要求が、Ｌ２キャ
ッシュ２６に送られる。以下に示されるように、この所
有権の要求は、Ｌ２キャッシュにより受け取られるか、
または拒否される。ステップ１１８で、所有権への要求
が受け取られたか否かが判別され、受け取られなけれ
ば、ステップ１１６で要求が再試行される。ステップ１
１８，１１６のこのループは、所有権が受け取られるま
で、繰り返す。その時点で、ステップ１２０において、
Ｌ１キャッシュは、配置されたＣＬが、要求に対して有
効データを有し続けるか否かを判別する。このステップ
は、Ｌ１キャッシュにおける他の要求の処理（以下に説
明する）が、所有権を得ようとする試みにおいてステッ
プ１１８，１１６のループが繰り返される間に発生し得
るという可能性の故に、実行される。

【００３６】ステップ１２０で、配置されたＬ１キャッ
シュのＣＬが、要求に対する有効データを有し続けるな
らば、ステップ１２２で、配置されたＬ１キャッシュの
ＣＬが“変更された”とマークされて、ＣＬのデータが
変更され、およびステップ１２４で、プロセッサにより
書き込まれるデータが、Ｌ１キャッシュのＣＬに書き込
まれる。

【００３７】ステップ１２０で、配置されたＬ１キャッ
シュのＣＬが、要求に対してもはや有効データを有さな
い、またはステップ１１０で、要求に対するデータを有
する有効なＣＬがキャッシュにないならば、処理はステ
ップ１２６に達する。ステップ１２６では、図８を参照
して以下に説明するように、新しいデータを有するＬ１
キャッシュにＣＬが加えられる。このステップの後、ス
テップ１２４で、要求に対するデータが、新しく加えら
れたＣＬに書き込まれる。

【００３８】図７を参照して、共用ライトバック，フラ
ッシュ・ライトバックまたはフラッシュ・コマンドのＬ
１キャッシュにより実行される動作を、説明する。

【００３９】以下に詳述するように、Ｌ１キャッシュ
は、次にようなときに共用ライトバックを受け取る。す
なわち同一の複合プロセッサ内のＬ２キャッシュが、他
の複合プロセッサが共用ライトバック・コマンドの対象
であるデータを受け取ろうとしていることを判別し、さ
らにデータの変更されたバージョンがＬ１キャッシュ内
にあることをさらに判別するときである。共用ライトバ
ック・コマンドに応答して、Ｌ１キャッシュ内の変更さ
れたデータが、Ｌ２キャッシュおよびメイン・メモリに
ライトバックされ、Ｌ１キャッシュ内の変更されたデー
タの状態は、“変更された”から“共用された”に変え
られる。

【００４０】以下に詳述するように、Ｌ１キャッシュ
は、次のようなときに、フラッシュ・ライトバック・コ
マンドを受け取る。すなわち、同一の複合プロセッサ内
のＬ２キャッシュが、他の複合プロセッサがフラッシュ
・ライトバック・コマンドの対象であるデータを受け取
ろうとしていることを判別し、さらにデータの変更され
たバージョンがＬ１キャッシュ内にあることをさらに判
別するときである。フラッシュ・ライトバック・コマン
ドは、次のようなときに発生する。すなわち、Ｌ２キャ
ッシュが、エージングの故に、Ｌ２キャッシュ内の対応
データのためのキャッシュ・ラインを除去し、およびＬ
１キャッシュ内のＬ２キャッシュ・ラインのためのデー
タの変更されたバージョンがあるときである。フラッシ
ュ・ライトバック・コマンドは、また次のようなときに
発生する。すなわち、Ｌ２キャッシュが、遷移キャッシ
ュを命令して、１つのＬ１キャッシュから他のＬ１キャ
ッシュへ、変更されたデータを転送することができると
きである。フラッシュ・ライトバック・コマンドに応答
して、Ｌ１キャッシュ内の変更されたデータが、遷移キ
ャッシュにライトバックされ、Ｌ１キャッシュ内のデー
タが無効にされる。次に遷移キャッシュは、Ｌ２キャッ
シュおよびメイン・メモリにデータを転送し、または他
のＬ１キャッシュにデータを転送する。

【００４１】最後に、以下から明らかなように、Ｌ１キ
ャッシュは、次のようなときに、フラッシュ・コマンド
を受け取る。すなわち、同一複合プロセッサのＬ２キャ
ッシュが、Ｌ１キャッシュ内のデータが変更されなかっ
たときに、Ｌ１キャッシュからデータを除去しなければ
ならないことを判別するときである。このことは、次の
ようなときに発生し得る。すなわち、同一の複合プロセ
ッサまたは他の複合プロセッサ内の他のプロセッサが、
データの所有権を得ようとするとき、あるいはＬ２キャ
ッシュが、エージングの故に、Ｌ２キャッシュ内の同一
データのためのキャッシュ・ラインを除去するときであ
る。フラッシュ・コマンドに応答して、Ｌ１キャッシュ
は、Ｌ１キャッシュ内のデータを無効にする。

【００４２】したがって、フラッシュ・ライトバックま
たは共用ライトバックのＬ１キャッシュによって受け取
られると、データは、遷移キャッシュ・バッファを経
て、Ｌ２キャッシュまたはメイン・メモリ、あるいはこ
れらの両方に戻されなければならない。したがって、フ
ラッシュまたは共用ライトバック・コマンドを受け取っ
た後、第１のステップ１３０で、Ｌ１キャッシュは、デ
ータが書き込まれるべき遷移キャッシュ（transition c
ache：ＴＣ）・ライン番号を受け取る。次に、ステップ
１３２で、Ｌ１キャッシュは、フラッシュまたは共用ラ
イトバック・コマンドで識別されたデータを含むＬ１キ
ャッシュ内のＣＬを識別する。通常、識別されたデータ
のためのＬ１キャッシュ内にＣＬがある。しかし、同一
のエージング動作（図８参照）によってもたらされた一
定のレース状態では、データのためのＣＬは、そのデー
タのためのフラッシュまたは共用ライトバックが受け取
られるときに無効にされたかもしれない。（フラッシュ
または共用ライトバック・コマンドによって識別された
データのためのＣＬがなければ、フラッシュまたは共用
ライトバック・コマンドは、中止される。というのは、
エージング動作は、フラッシュ・ライトバック・コマン
ドと同じ目的を達成するからである。）

【００４３】フラッシュまたは共用ライトバック・コマ
ンドのためのＣＬを識別した後、ステップ１３４で、Ｃ
Ｌ内のデータは、ステップ１３０で識別された遷移キャ
ッシュ・バッファに書き込まれる。この時点では、フラ
ッシュまたは共用ライトバック・コマンドに対して、種
々の動作が実行される。共用ライトバック・コマンドな
らば（ステップ１３６）、ステップ１３８で、識別され
たＣＬは“共用された”とマークされ、他のキャシュま
たは複合プロセッサが、データのコピーを有し、および
共用ライトバック・コマンドの処理がなされる。フラッ
シュ・ライトバック・コマンドならば（ステップ１４
０）、ステップ１４２で、識別されたＣＬは無効とマー
クされ、Ｌ１キャッシュによって管理されたキュー内の
最長時間未使用(LRU:least-recently-used)位置に移動
され、その結果、ＣＬは迅速に再使用され、コマンドの
処理がなされる。

【００４４】フラッシュ・コマンドの受け取りに応じた
動作は、比較的簡単である。というのは、遷移キャッシ
ュ・バッファにデータをライトバックする必要がないか
らである。したがって、フラッシュ・コマンドに応答し
て、Ｌ１キャッシュは、フラッシュ・コマンドで識別さ
れたデータを含むＬ１キャッシュ内にＣＬを識別する。
正常な状態下では、識別されたデータのためのＬ１キャ
ッシュ内に、ＣＬが存在し、あるいは存在しなくてもよ
い。すなわち、オプショナルなもはや存在しないキャス
トバック(no longer present castback)が実行されるな
らば（図８，図１２，図１５参照）、多くの環境下で、
Ｌ１キャッシュがもはや特定のデータを有さないとき
に、Ｌ２キャッシュが通知され、Ｌ１キャッシュに不必
要なフラッシュ・コマンドを送らない。しかし、もはや
存在しないキャストバックが実行されるところであって
も、同時エージング動作によってもたらされる一定のレ
ース状態では（図８参照）、データのためのＣＬは、フ
ラッシュ・コマンドが受け取られるときに、無効にされ
たかもしれない。（フラッシュ・コマンドによって識別
されたデータのためのＣＬがなければ、フラッシュ・コ
マンドが中止される。というのは、エージング動作は、
フラッシュ・コマンドと同じ目的を達成するからであ
る。）フラッシュ・コマンドで識別されたデータのため
のＣＬが、識別された後に、ステップ１４２で、識別さ
れたＣＬは、無効とマークされ、Ｌ１キャッシュによっ
て管理される待ち行列のＬＲＵ位置に移動され、その結
果、ＣＬは迅速に再使用され、コマンドの処理がなされ
る。

【００４５】図８を参照して、キャッシュ・ライン（Ｃ
Ｌ）を付加する役割として、Ｌ１キャッシュにより実行
される動作を、説明する。前述したことから、データを
読み取る要求（ステップ１０８）に対する応答の結果と
して、あるいはデータを書き込む要求（ステップ１２
６）に対する応答の結果として、Ｌ１キャッシュに、Ｃ
Ｌを加えることができることが分かる。いずれの状況に
おいても、Ｌ２キャッシュまたはメイン・メモリから、
データが得られる。データの書込み要求（ステップ１２
６）を満たすために、データが得られるならば、以下に
詳述するように、変更目的の読取り(a read_with_inten
t_to_modify)動作によってデータが得られる。

【００４６】ＣＬをＬ１キャッシュに加えることを開始
するためには、ステップ１５０で、Ｌ１キャッシュ内の
ＣＬは、置換のために選ばれる。このことは、Ｌ１キャ
ッシュ内のどのＣＬが最長時間未使用(least recently
used)であるかを判別することができ、あるいはＬ１キ
ャッシュのＣＬの使用についての統計を含む、追加のよ
り複雑な動作を含むことができる。いずれにしても、置
換のために一旦ＣＬが選ばれると、ステップ１５２で、
選ばれたＣＬは、評価されて、ＣＬが有効とマークさ
れ、変更されているか否かを判別される。変更されてい
るならば、選ばれたＣＬ内のデータは、変更されて、Ｌ
２キャッシュおよび／またはメイン・メモリにライトバ
ックされなければならない。したがって、この状況で
は、ステップ１５４で、エージング・キャストバック・
コマンドが、置換のために選ばれたＣＬ内の古いデータ
のための遷移キャッシュ・バッファに送られる。遷移キ
ャッシュは、エージング・キャストバックに遷移キャッ
シュ・バッファ・ライン番号を割り当てることにより、
およびそのライン番号（ステップ１５６で、受け取られ
る）をＬ１キャッシュに戻すことにより、応答する。次
に、ステップ１５８で、置換のために選ばれたＣＬから
の古いデータが、Ｌ１キャッシュの識別されたライン番
号に書き込まれる。

【００４７】ステップ１５２で、選ばれたＣＬが有効で
ある、あるいは有効であるが変更されたデータを含まな
いことが識別されるならば、選ばれたＣＬ内のデータ
を、Ｌ２キャッシュまたはメイン・メモリにライトバッ
クする必要がない。選ばれたＣＬが無効ならば、新しい
データを格納するためにＣＬを準備する他のステップを
とる必要はない。しかし、ＣＬが有効で、データが変更
されないならば、オプショナルなステップ１６０を実行
して、Ｌ１キャッシュがもはやデータのコピーを格納し
ていないことを、Ｌ２キャッシュに知らせる。これは、
もはや存在しないキャストバック・コマンドを遷移キャ
ッシュに送り、置換のために選ばれたＣＬ内の古いデー
タを識別することによって行われる。以下に、より詳し
く明らかになるように、このステップはオプショナルで
あるが、実行されるならば、Ｌ２キャッシュが不必要な
フラッシュ・コマンドを避けることを可能にすることに
よって、ストリーム・ラインは後に処理される。

【００４８】ステップ１５８またはオプショナルなステ
ップ１６０の後に、ステップ１６２で、ＣＬをセットア
ップして、新しいデータを格納するステップがとられ
る。特に、ＣＬ内のタグがセットされて、新しいデータ
のアドレスを適切に識別し、他のフィールド変更または
管理変更が行われて、ＣＬを新しいデータと関係づけ
る。

【００４９】次にデータを得るために、ステップ１６４
で、読取りまたは変更目的の読取り(read_with_intent_
to_modify)要求が、遷移用に送られて、ＣＬのための新
しいデータを得る。応答して、遷移キャッシュ・バッフ
ァは、要求にライン番号を割り当て、このライン番号を
Ｌ１キャッシュに戻す。このライン番号は、ステップ１
６６で読み取られる。ステップ１６８で、新しいデータ
が、ステップ１６６で識別された遷移キャッシュ・ライ
ン番号に書き込まれると、Ｌ１キャッシュによって、受
け取られる。同時に、このデータの状態、すなわち共用
または変更を受け取る。以下に明らかなように、Ｌ２キ
ャッシュ，メイン・メモリ，または他のＬ１キャッシュ
から、データが遷移キャッシュに送られるとき、データ
は次のようなことを示す状態と共に送られる。すなわ
ち、データが変更されたか（すなわち、メイン・メモリ
のデータと同じでない）、または交互に共用されたか
（すなわち、メイン・メモリに格納されたデータと同じ
である）を示す。後者の場合、他のキャッシュにデータ
の他のコピーが存在し得る。

【００５０】ステップ１７０で、新しく受け取ったデー
タが、選ばれたＣＬに格納される。次に、ステップ１７
２で選択されたＣＬは、有効とマークされ、その結果、
ＣＬは保留要求を満たすために用いることができる。最
後に、データの検索を開始した要求の種類に基づいて、
ＣＬを共用状態または変更状態に適切にセットするため
のステップが実行される。特に新しいデータが検索され
て、Ｌ１キャッシュに接続されたプロセッサからの読取
り要求を満たし（ステップ１７４）、データは、共用と
マークされて戻される。次に、ステップ１７６で、選ば
れたＣＬは共用とマークされ、ステップ１７７で、選ば
れたＣＬはＬ１キャッシュにおいて、最新使用のＣＬと
され、ＣＬを加える処理がなされる。あるいはまた、新
しいデータが、“変更された”とマークされて戻された
ならば（ステップ１７８）、データの検索を開始したア
クセスの種類とは関係なく、ステップ１８０で、ＣＬ
は、“変更された”とマークされ、ステップ１７７で、
Ｌ１キャッシュ内で最新使用されたＣＬとされ、処理が
なされる。最後に、新しいデータが検索されて、Ｌ１キ
ャッシュに接続されたプロセッサからの書込み要求を満
たし（ステップ１８２）、データが“共用された”とマ
ークされて戻されたならば、データの所有権を得るステ
ップを実行しなければならない。特にこの状況では、ス
テップ１８４で、所有権の要求がＬ２キャッシュに送ら
れる。ステップ１８６で、この要求が拒否されると、処
理はステップ１８４に戻り、要求が再びなされる。最終
的に、所有権の要求が受け取られ、処理はステップ１８
６から１８０に進む。ステップ１８０では、選ばれたＣ
Ｌは、“変更された”とマークされ、ＣＬのデータがプ
ロセッサによって書き込まれるということを反映し、ス
テップ１７７で、選ばれたＣＬは、Ｌ１キャッシュにお
いて最新使用されたＣＬとされ、処理が行われる。

【００５１】図９を参照して、Ｌ１キャッシュから受け
取った読取りまたは変更目的の読取り要求に応答する役
割として、遷移キャッシュ・バッファによって実行され
る動作を説明する。前述したように、要求のいずれの種
類に対する初期応答として、ステップ１９０で、遷移キ
ャッシュ・ラインが要求に割り当てられ、ステップ１９
２で、このキャッシュ・ラインは、Ｌ１キャッシュに戻
される。次に、ステップ１９４で、ステップ１９０で割
り当てられたライン番号と共に、読取りまたは変更目的
の読取り要求が、Ｌ２キャッシュに送られる。次にＬ２
キャッシュは、３つの方法のうちの１つで、ステップ１
９６において応答する。

【００５２】まず、読取りまたは変更目的の読取り要求
によって検索されたデータの変更バージョンを有する他
のＬ１キャッシュを識別することによって（ステップ１
９８）、Ｌ２キャッシュは応答することができる。これ
が生じると、ステップ２００で、フラッシュ・ライトバ
ック・コマンドが他のＬ１キャッシュに送られて、他の
Ｌ１キャッシュに、遷移キャッシュ・バッファへこのデ
ータをフラッシュバックさせる。次に、ステップ２０２
で、ステップ１９０で割り当てられた遷移キャッシュ・
バッファ・ライン番号は、他のＬ１キャッシュに送ら
れ、他のＬ１キャッシュは、要求Ｌ１キャッシュによっ
て監視される同一の遷移キャッシュ・バッファ・ライン
に戻される。ステップ２０４で、他のＬ１キャッシュの
データは、割り当てられた遷移キャッシュ・ラインに戻
され、ステップ２０６で、データは、遷移キャッシュ・
ラインに書き込まれるときに、要求Ｌ１キャッシュに転
送される。一例では、要求Ｌ１キャッシュは、他のＬ１
キャッシュから遷移キャッシュに書き込まれるとき、遷
移キャッシュへの書込み、およびデータの直接受け取り
を監視することができる。その結果、要求Ｌ１キャッシ
ュによって、データができるだけ迅速に得られる。デー
タが戻されると、データは“変更された”とマークさ
れ、データがＬ２キャッシュおよび／またはメイン・メ
モリのデータと同一でないことを示す。要求Ｌ１キャッ
シュは、次に、上述したデータに対して、適切な処理を
行う。

【００５３】この機能は、時間のかなりの節約を与える
ことが分かる。その理由は、Ｌ２キャッシュまたはメイ
ン・メモリにライトバックされることなしに、データ
を、１つのＬ１キャッシュから他のＬ１キャッシュに直
接に転送できるからである。特に、同じデータを繰り返
しオーバーライトする２つのプロセッサが存在する場
合、この発明の特徴は、変更されたデータが、Ｌ１キャ
ッシュ間で直接に転送できることを可能にすることによ
って、キャッシュ・オーバーヘッドにかなりの節約を与
える。

【００５４】（ステップ２０８で）要求Ｌ１キャッシュ
によって検索されるデータが、Ｌ２キャッシュにあり、
かつ、変更されているが他のＬ１キャッシュには存在し
ない（変更されたデータは、フラッシュされ、Ｌ１キャ
ッシュからエージングされているので）ならば、Ｌ２キ
ャッシュは、データを“変更された”とマークされたも
のとして、遷移キャッシュに戻すことによって、応答す
る。同様に、Ｌ１キャッシュが変更の目的でデータ読み
取っており、データが“排他的”とマークされてＬ２キ
ャッシュにあるならば、Ｌ２キャッシュは、データを
“排他的”とマークされて遷移キャッシュに戻すことに
よって、応答する。いずれの場合でも、ステップ２０６
で、データが遷移キャッシュ・ラインに書き込まれると
き、“変更された”とマークされて要求Ｌ１キャッシュ
にデータが再び転送される。特に、要求Ｌ１キャッシュ
は、要求Ｌ２キャッシュから遷移キャッシュに書き込ま
れるとき、遷移キャッシュへの書込み、およびデータの
直接受け取りを監視することができる。その結果、要求
Ｌ１キャッシュによって、データができるだけ迅速に得
られる。要求Ｌ１キャッシュは、前述したように、デー
タに対して適切な処理を行う。

【００５５】要求Ｌ１キャッシュによって検索されたデ
ータがＬ２キャッシュ内にあり、かつ、変更されていな
いならば、あるいはデータがＬ２キャッシュになく、メ
イン・メモリからＬ２キャッシュにデータを転送しなけ
ればならないならば、ステップ２１０で、Ｌ２キャッシ
ュは、データを、“共用された”または“排他的”とマ
ークして遷移キャッシュ・バッファに戻す。データが
“共用された”とマークされて戻されるならば、ステッ
プ２１２で、データは“共用された”とマークされて、
Ｌ１キャッシュに戻される。データが“排他的”とマー
クされて戻され、Ｌ１キャッシュが変更目的でなくデー
タを読み取っているならば、ステップ２１２で、データ
は“共用された”とマークされてＬ１キャッシュに戻さ
れる。Ｌ１キャッシュは、適切に応答し、前述したよう
に所有権の要求を発生することができる。

【００５６】図１０を参照して、Ｌ２キャッシュから受
け取られるフラッシュ・ライトバックまたは共用ライト
バック・コマンドに応答する役割として、遷移キャッシ
ュによって実行される動作を説明する。前述しおよび以
下に詳述するように、これらのコマンドは次のようなと
きに、遷移キャッシュによって受け取られる。すなわ
ち、対応するＬ２キャッシュ・ラインのエージングによ
り、あるいは他の複合プロセッサによるそのデータのア
クセスおよび／または所有権の要求により、Ｌ１キャッ
シュ・データがフラッシュされなければならないこと
を、Ｌ２キャッシュが判別するときである。

【００５７】後者の場合、以下に説明するように、Ｌ２
キャッシュが要求ライトバックの完了を待つ間に、Ｌ２
キャッシュは、他の複合プロセッサの読取りまたは所有
権の要求を、阻止／拒否する。次に、他の複合プロセッ
サは、読取りまたは所有権の要求の再試行を発行する。

【００５８】遷移キャッシュ・ラインが、既に割り当て
られていないならば、ステップ２２２で、ラインが割り
当てられる。次にステップ２２４で、フラッシュ・ライ
トバック・コマンドまたは共用ライトバック・コマンド
は、変更されたデータを有するＬ１キャッシュに送ら
れ、ステップ２２６で、ステップ２２２で割り当てられ
た遷移キャッシュ・ラインは、Ｌ１キャッシュに送られ
る。その後、ステップ２２８で、Ｌ１キャッシュは、デ
ータを識別されたラインに送ることによって、応答す
る。

【００５９】この時点では、Ｌ２キャッシュによって発
行されたライトバック・コマンドの種類に基づいて、異
なる処理が実行される。コマンドがフラッシュ・ライト
バックであったならば（ステップ２３０）、ステップ２
３２で、Ｌ１キャッシュから受け取ったデータは、メイ
ン・メモリに直接送られ、ステップ２３４で、フラッシ
ュ・ライトバック確認が、Ｌ２キャッシュに送られる。
データが全複合プロセッサからフラッシュしなければな
らないことをＬ２キャッシュが既に判別しているので、
データは、Ｌ２キャッシュに格納されない。コマンドが
共用ライトバックであるならば（ステップ２３６）、ス
テップ２３８で、データがメイン・メモリに送られ、さ
らにステップ２４０で、共用ライトバック・コマンド
は、Ｌ２キャッシュに送られ、ステップ２４２で、デー
タはまたＬ２キャッシュ送られ、Ｌ２キャッシュに格納
される。

【００６０】図１１を参照して、Ｌ１キャッシュからの
エージング・キャストバックに応答して遷移キャッシュ
により実行される動作を説明する。前に説明したよう
に、エージング・キャストバックは、変更されたデータ
が、Ｌ１キャッシュからエージングされるときに発生す
る。他の複合プロセッサが、変更されたデータを必要と
していることの指示がないので、遷移キャッシュは、変
更されたデータをＬ２キャッシュのみに送る。したがっ
て、最初のステップ２５０で、遷移キャッシュ・ライン
は、コマンドに割り当てられ、ステップ２５２で、ライ
ン番号が、Ｌ１キャッシュに送られる。ステップ２５４
で、データがＬ１キャッシュから受け取られる。次に、
ステップ２５６で、エージング・キャストバック・コマ
ンドが、Ｌ２キャッシュに送られ、ステップ２５８で、
受け取られたデータは、Ｌ２キャッシュに送られる。

【００６１】図１２を参照して、Ｌ１キャッシュからの
もはや存在しないキャストバックに対応する役割とし
て、遷移キャッシュにより実行されるオプショナルな動
作を説明する。前述したことから分かるように、もはや
存在しないキャストバックは、キャストバックを発生さ
せるＬ１キャッシュが、識別されたデータのコピーをも
はや有さないことを、Ｌ２キャッシュに知らせる。デー
タ自体は、変更されておらず、Ｌ１キャッシュから戻さ
れない。したがって、もはや存在しないキャストバック
が受け取られた後（ステップ２６０）、ステップ２６２
で、同一のデータに対するもはや存在しないキャストバ
ックは、Ｌ２キャッシュに送られる。

【００６２】図１３を参照して、遷移キャッシュからの
読取りまたは変更目的の読取り要求に応答する役割とし
て、Ｌ２キャッシュにより実行される動作を、説明す
る。最初のステップ２７０で、動作のための遷移キャッ
シュ・ライン番号は、遷移キャッシュから受け取られ
る。次に、ステップ２７２で、Ｌ２キャッシュは、要求
されたデータのための有効ＣＬを検索することによっ
て、要求されたデータがＬ２キャッシュにあるか否かを
判別する。Ｌ２キャッシュにデータのためのＣＬがあれ
ば、ステップ２７４で、識別されたＣＬは、最新使用と
される。次にステップ２７６では、ＣＬが検索され、
“変更された”とマークされたか否かを判別する。マー
クされたならば、ステップ２７７で、Ｌ２キャッシュ
は、識別されたＣＬにセット・プレゼンス・ビットが存
在するか否かを判別することによって、変更されたデー
タを有するＬ１キャッシュが存在するか否かを判別す
る。

【００６３】ステップ２７７で、セット・プレゼンス・
ビットが存在するならば、上述した情況が生じる。この
情況では、Ｌ１キャッシュは、他のＬ１キャッシュによ
って必要とされる変更されたデータを有している。この
情況では、ステップ２７８で、セット・プレゼンス・ビ
ットを有するＬ１キャッシュへのポインタは、遷移キャ
ッシュに送られ、遷移キャッシュに、現在データを有す
るＬ１キャッシュからの変更されたデータを、データを
必要とするＬ１キャッシュに転送させる。上述のことか
ら分かるように、Ｌ１キャッシュから同等のＬ１キャッ
シュへの直接のデータ転送は、特に２つのプロセッサが
同一のデータを繰り返しオーバーライトしているような
場合には、キャッシュされたデータを管理することに含
まれるオーバーヘッドをかなり低減することができる。
ステップ２７８の後に、ステップ２８０で、変更された
データを現在有するＬ１キャッシュのためのプレゼンス
・ビットはクリアされ、データを要求しているＬ１キャ
ッシュのためのプレゼンス・ビットは、セットされて、
変更されたデータが、要求Ｌ１キャッシュにあることを
反映する。その後、要求の処理が行われる。

【００６４】ステップ２７６で、配置されたＣＬが“変
更された”とマークされないならば、あるいはステップ
２７７で、ＣＬのどのプレゼンス・ビットもセットされ
ないならば、要求されたデータはＬ２キャッシュＣＬか
ら戻される。この場合、遷移キャッシュから受け取られ
た読取り要求の種類に基づいて、種々の処理が行われる
（ステップ２８２）。要求が読取りならば（ステップ２
８４）、ステップ２８６で、要求Ｌ１キャッシュのため
のプレゼンス・ビットがセットされ、次にステップ２８
８で、Ｌ２キャッシュＣＬのデータが、Ｌ２キャッシュ
ＣＬの変更された、共用された、あるいは排他的な状態
と共に、ステップ２７０で識別された遷移キャッシュ・
ラインに送られる。要求が、変更目的の読取りであるな
らば（ステップ２９０）、ステップ２９２で、Ｌ２キャ
ッシュＣＬは、検査されて、データが“排他的”状態に
あるか否かを判別する。“排他的”状態ならば、ステッ
プ２９４で、ＣＬは、“変更された”状態に変化する。
これは、他の複合プロセッサが、データのコピーを有さ
ないからである。ステップ２９２で、ＣＬが“排他的”
状態にないならば、あるいはＣＬがステップ２９４で
“変更された”状態にセットされた後に、ステップ２９
６で、対応するデータに対するフラッシュ・コマンド
が、配置されたＬ２ＣＬ内にセット・プレゼンス・ビッ
トを有する全てのＬ１キャッシュに送られるならば、
（これは、他のＬ１キャッシュのデータの全てのコピー
を排除するために行われ、その結果、要求ＣＬによって
データを所有することができる）、ステップ２９８で、
Ｌ１キャッシュのための全てのセット・プレゼンス・ビ
ットがクリアされて、Ｌ１キャッシュがフラッシュされ
たことを示す。次に、処理は、ステップ２８６，２８８
に進み、要求Ｌ１キャッシュのためのプレゼンス・ビッ
トをセットし、およびＬ２キャッシュＣＬからのデータ
を、Ｌ２キャッシュＣＬの共用された，変更された，あ
るいは排他的状態と共に、遷移キャッシュに戻される。

【００６５】ステップ２７２で、要求されたデータのた
めのＣＬがＬ２キャッシュにないならば、処理はステッ
プ３００に進む。このステップでは、ＣＬは、図１６を
参照して以下に説明するように、新しいデータのための
Ｌ２キャッシュに加えられる。その後、処理はステップ
２８６，２８８に進み、要求Ｌ１キャッシュのための付
加されたＣＬにプレゼンス・ビットをセットし、付加さ
れたＬ２キャッシュＣＬからのデータを、付加されたＬ
２キャッシュＣＬの共用された，変更された，あるいは
排他的状態と共に、遷移キャッシュに戻される。

【００６６】図１４を参照して、Ｌ１キャッシュから受
け取った所有権の要求に対する応答の役割として、Ｌ２
キャッシュにより実行される動作を説明する。前述した
ように、Ｌ１キャッシュが書込要求を受け取り、Ｌ１キ
ャッシュに“共用された”とマークされた対応するデー
タを有するときに、所有権の要求が、Ｌ１キャッシュに
より発行される。所有権の要求に応答するためには、Ｌ
２キャッシュは、他のＬ１キャッシュはデータのコピー
を有さないことを保証しなければならず、および他の複
合プロセッサが、データのコピーを有さず、Ｌ２キャッ
シュにおいてデータに“変更された”をマークすること
を保証しなければならない。

【００６７】したがって、所有権の要求に応答して、最
初のステップ３１０で、Ｌ２キャッシュは、所有権の要
求において識別されたデータのためのＬ２キャッシュに
ＣＬを配置する。Ｌ１キャッシュにある全てのデータ
は、また、Ｌ２キャッシュにあり、したがって、所有権
の要求がＬ２キャッシュにより受け取られるとき、Ｌ２
キャッシュのデータのためのＣＬでなければならない。

【００６８】Ｌ２キャッシュＣＬを識別した後、ステッ
プ３１２で、配置されたＣＬが評価され、それが“共用
された”とマークされるか否かを判別する。Ｌ２キャッ
シュＣＬが、“共用された”とマークされるならば、同
一のデータのコピーを有する他の複合プロセッサが存在
する。したがって、Ｌ２キャッシュＣＬが“共用され
た”とマークされるならば、ステップ３１４で、Ｌ２キ
ャッシュは、所有権の要求をシステム・バスに送って、
他の複合プロセッサに、データのそれらのコピーを解放
させることを試みる。この要求は、受け取るか、または
拒否することができる。たとえば、他の複合プロセッサ
がデータの変更されたコピーを有するので、要求が拒否
されるならば（ステップ３１６）、ステップ３１８で、
Ｌ２キャッシュは、Ｌ１キャッシュからの所有権の要求
を拒否し、所有権の要求の処理がなされる。Ｌ１キャッ
シュの処理の前述の説明から、Ｌ１キャッシュによる所
有権の要求が拒否されるとき、Ｌ１キャッシュは、所有
権の要求が受け取られるまで、所有権の要求を再試行す
ることが分かる。したがって、所有権の要求が拒否され
た後、Ｌ２キャッシュはその後に、繰り返し要求を受け
取り、図１４の処理が再び開始する。前述したことか
ら、他の複合プロセッサが所有権の要求を拒否すると、
所有権の要求が再試行されるときに所有権の要求を受け
取るために、メイン・メモリに変更されたデータをライ
トバックするプロセスを開始することが分かる。

【００６９】したがって、システム・バスに送られた所
有権の要求が、最終的に受け取られる（ステップ３２
０）。この場合には、ステップ３２２で、所有権に対す
るＬ１キャッシュからの要求が、受け取られる。さら
に、ステップ３１２で、Ｌ２キャッシュのＣＬが“共用
された”とマークされないならば、処理はステップ３２
２に直接進み、Ｌ１キャッシュからの所有権の要求は、
即座に受け取られる。所有権の要求を受け取った後は、
ステップ３２４で、フラッシュ・コマンドが所有権を要
求するＬ１キャッシュを除いた、Ｌ２キャッシュのＣＬ
内にセット・プレゼンス・ビットを有する全てのＬ１キ
ャッシュに送られる。このステップは、他のキャッシュ
が、データのコピーを有さないことを保証する。次に、
ステップ３２６で、所有権を要求するＬ１キャッシュを
除いて、全てのＬ１キャッシュに対するプレゼンス・ビ
ットがクリアされる。最後に、ステップ３２８で、配置
されたＬ２キャッシュのＣＬが、“変更された”とマー
クされ、所有権を要求したＬ１キャッシュにおいて、Ｃ
Ｌに関連したデータが変更されることを示している。

【００７０】図１５を参照して、共用ライトバック，エ
ージング・キャストバックのオプショナルなもはや存在
しないキャストバック，およびフラッシュ・ライトバッ
ク・コマンドに応答する役割として、Ｌ２キャッシュに
より実行される動作を、説明する。データを読み取ろう
とする他の複合プロセッサの結果、Ｌ１キャッシュが、
メイン・メモリおよびＬ２キャッシュに、変更されたデ
ータをライトバックしたとき、共用ライトバック・コマ
ンドが、Ｌ２キャッシュによって受け取られる（ステッ
プ３３０）。したがって、共用ライトバック・コマンド
が受け取られると、ステップ３３２で、対応するＬ２キ
ャッシュのＣＬが識別され、“共用された”にセットさ
れて、他の複合プロセッサが、データのコピーを検索す
るであろうことを反映する。次に、ステップ３３４で、
共用ライトバックのための変更されたデータは、遷移キ
ャッシュからＬ２キャッシュによって受け取られ、識別
されたＬ２キャッシュのＣＬに格納される。

【００７１】変更されたデータを有するＬ１キャッシュ
がそのデータを、エージング・アウトして、Ｌ２キャッ
シュに戻すとき、エージング・キャストバックが受け取
られる（ステップ３３６）。したがって、エージング・
ライトバック・コマンドが受け取られると、ステップ３
３８で、対応するＬ２キャッシュのＣＬが識別されて、
キャストバック・コマンドを発生するＬ１キャッシュの
ＣＬ内のプレゼンス・ビットがクリアされて、コマンド
に対するデータがもはやＬ１キャッシュにないことを反
映する。次に、ステップ３３４で、エージング・キャス
トバックのための変更されたデータが、識別されたＬ２
キャッシュのＣＬに書き込まれる。

【００７２】Ｌ１キャッシュの未変更のデータをエージ
ング・アウトするとき、オプショナルのもはや存在しな
いキャストバック・コマンドが、Ｌ２キャッシュによっ
て受け取られる（ステップ３４０）。したがって、もは
や存在しないキャストバック・コマンドが受け取られる
と、ステップ３４２で、対応するＬ２キャッシュＣＬが
識別されて、コマンドを発生しているＬ２キャッシュの
ＣＬ内のプレゼンス・ビットがクリアされて、コマンド
に対するデータがもはやＬ１キャッシュにないことを反
映する。

【００７３】変更されたデータを有するＬ１キャッシュ
が、データをメイン・メモリに戻すと、フラッシュ・ラ
イトバック確認コマンドは、Ｌ２キャッシュによって受
け取られる（ステップ３４４）。このことは、他の複合
プロセッサが、そのデータへの書込を試みるとき、ある
いは、Ｌ２キャッシュがＬ２キャッシュからの関連する
ＣＬをエージングしたときに、発生する。したがって、
フラッシュ・ライトバック確認コマンドが受け取られる
と、Ｌ２キャッシュは、関連データのためのＣＬを有す
ることができ、または有さないことができる。したがっ
て、第１のステップ３４６で、関連データのためのＬ２
キャッシュにＣＬがあるか否かが判別される。ＣＬがな
いならば、さらなる処理は必要とされない。しかし、フ
ラッシュ・ライトバック確認によって識別されたデータ
のためのＬ２キャッシュ内にＣＬがないならば、ステッ
プ３４８で、このＣＬは、“無効”とマークされて、Ｌ
２キャッシュにより管理されるＣＬエントリの待ち行列
の最長時間未使用の位置に移動される。

【００７４】図１６を参照して、新しいデータのために
Ｌ２キャッシュにキャッシュ・ライン（ＣＬ）を加える
役割として、Ｌ２キャッシュにより実行される動作を説
明する。最初のステップ３５０で、Ｌ２キャッシュ内の
ＣＬは、置換のために選ばれる。このことは、最長時間
未使用のＣＬを、あるいはより複雑な動作を選ぶことを
含んでいる。次に、ステップ３５２で、選ばれたＣＬは
評価されて、それが“変更された”とマークされている
か否かを判別する。マークされているならば、特別の処
理を実行して、変更されたデータをメイン・メモリに戻
す。したがって、ステップ３５４で、選ばれたＣＬが評
価されて、ＣＬ内にプレゼンス・ビットがセットされた
か否かを判別する。セットされていないならば、変更さ
れたデータは、Ｌ２キャッシュＣＬにあり、ステップ３
５６で、データはＬ２キャッシュからメイン・メモリに
送られ、ステップ３５８で、ＣＬがセットアップされ
て、新しいデータを管理する。これは、ＣＬのタグをセ
ットして新しいデータのアドレスを識別することを含ん
でいる。

【００７５】ステップ３５４で、選ばれたＣＬがセット
・プレゼンス・ビットを有するならば、セット・プレゼ
ンス・ビットによって識別されたＬ１キャッシュＣＬ
は、変更されたデータを格納する。この場合、ステップ
３６０で、Ｌ２キャッシュＣＬは、セット・プレゼンス
・ビットを有するＬ１キャッシュにフラッシュ・ライト
バック・コマンドを送って、Ｌ１キャッシュに、変更さ
れたデータをフラッシュし、メイン・メモリに戻させ
る。フラッシュ・ライトバック・コマンドは、遷移キャ
ッシュを経て送られる。その結果、遷移キャッシュは、
前述したように、データの戻りを管理する。次に、処理
はステップ３５８に進んで、選ばれたＣＬをセットアッ
プし、新しいデータを受け取る。

【００７６】ステップ３５２で、選ばれたＣＬが、“変
更された”とマークされていないならば、データの全て
のコピーを、全てのＬ１ＣＬからフラッシュしなければ
ならない。したがって、この場合、ステップ３６２で、
古いデータに対するフラッシュ・コマンドが、セット・
プレゼンス・ビットを有する全てのＬ１キャッシュに送
られ、これらのＬ１キャッシュに、データをフラッシュ
させる。次に、処理はステップ３５８に進み、選ばれた
ＣＬをセットアップして、新しいデータを受け取る。

【００７７】ステップ３５８の後、選ばれたＣＬに格納
するために、新しいデータが得られる。第１のステップ
は、読取りまたは変更目的の読取り要求を、新しいデー
タのためのシステム・バスに送る。Ｌ２キャッシュが、
新しいＣＬをセットアップして遷移キャッシュからの読
取り要求に応答するならば、読取り要求が送られ、Ｌ２
キャッシュが新しいＣＬをセットアップして、変更目的
の読取り要求に対応するならば、変更目的の読取り要求
を送る。

【００７８】この要求がシステム・バスに送られた後、
システム・バスおよびメイン・メモリからの応答に基づ
いて、種々の処理が行われる。読取りコマンドにデータ
が要求され、データが“共用された”とマークされて戻
されるならば（ステップ３６６）、ステップ３６８で、
選ばれたＬ２キャッシュＣＬは、“共用された”とマー
クされ、他の複合プロセッサがデータのコピーを有する
ことを指示し、ステップ３７０で、選ばれたＬ２キャッ
シュＣＬは、最新使用にされ、データをＬ２キャッシュ
に加える処理がなされる。あるいはまた、読取りコマン
ドにデータが要求され、データが“排他的”とマークさ
れて戻されるならば（ステップ３７２）、ステップ３７
４で、選ばれたＬ２キャッシュＣＬは“排他的”とマー
クされて、他の複合プロセッサはデータのコピーを有さ
ないことを指示し、ステップ３７０で、選ばれたＬ２キ
ャッシュＣＬは最新使用にされ、Ｌ２キャッシュにデー
タを加える処理がなされる。

【００７９】変更目的の読取り要求にデータが要求さ
れ、データが“排他的”とマークされて戻されるならば
（ステップ３７６）、ステップ３７８で、選ばれたＬ２
キャッシュＣＬは、“変更された”とマークされ、この
複合プロセッサではデータが変更されることを指示し、
ステップ３７０で、選ばれたＬ２キャッシュＣＬが最新
使用にされ、Ｌ２キャッシュにデータを加える処理がな
される。あるいはまた、読取り要求に応答してシステム
・バスから“再試行”が受け取られるならば（ステップ
３８０）、このことは、他の複合プロセッサがデータの
変更されたコピーを有し、この変更されたコピーをメイ
ン・メモリに戻す処理中にあることを示している。この
状況では、要求は再試行され、処理はステップ３６４に
戻り、要求を再試行する。

【００８０】図１７を参照して複合プロセッサから受け
取った所有権の要求に応答する役割として、Ｌ２キャッ
シュにより実行される動作を説明する。最初のステップ
３９０で、Ｌ２キャッシュは、Ｌ２キャッシュ内の要求
されたデータのためのＣＬを有するか否かを判別する。
有するならば、ＣＬは、評価されて、いかにして所有権
を取り扱うかを判別しなければならない。この状況で
は、ステップ３９２で、ＣＬは検査されて、“変更され
た”とマークされているか否かを判別する。マークされ
ているならば、この複合プロセッサには、メイン・メモ
リに戻されていないデータの変更されたコピーが存在す
る。変更されたデータがＬ２キャッシュにあるか否か、
あるいはＬ１キャッシュの１つからフラッシュされなけ
ればならないか否かが、問題となる。したがって、ステ
ップ３９４で、Ｌ２キャッシュＣＬ内のプレゼンス・ビ
ットは、検査されて、全てクリアされたか否かを判別す
る。クリアされたならば、Ｌ２キャッシュは、変更され
たデータの最新コピーを有し、ステップ３９６で、選ば
れたＬ２キャッシュＣＬ内のデータは、メイン・メモリ
に戻され、ステップ３９８で、選ばれたＬ２キャッシュ
ＣＬは、“無効”とマークされ、Ｌ２キャッシュによっ
て管理されたＣＬの待ち行列の最長時間未使用の位置に
移動される。この時点では、所有権の要求は、ステップ
４００で受け取ることができ、他の複合プロセッサは、
メイン・メモリからの変更データを読み取る。

【００８１】ステップ３９０で、Ｌ２キャッシュが、識
別されたデータのためのＣＬを有さないとを判別するな
らば、Ｌ２キャッシュはすぐにステップ４００に進み、
所有権の要求を受け取る。

【００８２】ステップ３９２で、Ｌ２キャッシュは、デ
ータのためのＣＬを有するが、データは変更されていな
いと判別するならば、データは、この複合プロセッサか
ら簡単にフラッシュされなければならず、したがって、
ステップ４０２で、Ｌ２キャッシュは、データに対する
フラッシュ・コマンドを、セット・プレゼンス・ビット
を有する全てのＬ１キャッシュに送り、Ｌ２キャッシュ
はステップ３９８に進んで、ＣＬに無効をマークし、次
にステップ４００に進んで、所有権の要求を受け取る。

【００８３】ステップ３９４で、Ｌ２キャッシュが、セ
ット・プレゼンス・ビットが存在すると判別するなら
ば、変更されたデータがＬ１キャッシュにあり、フラッ
シュされなければならない。この状況では、ステップ４
０４で、所有権の要求は拒否されて、Ｌ１キャッシュが
データをメイン・メモリにフラッシュする時間を可能に
する。次に、ステップ４０６で、Ｌ２キャッシュは、フ
ラッシュ・ライトバック・コマンドをセット・プレゼン
ス・ビットを有するＬ１キャッシュに送り、Ｌ１キャッ
シュにデータをメイン・メモリにフラッシュバックさせ
る。他の複合プロセッサは、所有権の要求を繰り返し、
およびＬ１キャッシュがサクセスフルにデータをメイン
・メモリに戻したことを示すフラッシュ・ライトバック
確認が受け取られるまで、Ｌ２キャッシュがデータに対
するＣＬエントリを有し、同じパスに続いて、所有権の
要求を拒否することが分かる。一旦、Ｌ１キャッシュが
サクセスフルにデータをメイン・メモリに戻すと、Ｌ２
キャッシュは、そのＣＬエントリを無効にし（図１５を
参照）、他の複合プロセッサからの所有権の次の要求が
受け取られる。

【００８４】図１８を参照して、他の複合プロセッサか
らの読取りまたは変更目的の読取り要求を、Ｌ２キャッ
シュが検索するとき、Ｌ２キャッシュによって実行され
る動作を説明する。Ｌ２キャッシュがシステム・バス上
に読取りまたは変更目的の読取りを検出すると、Ｌ２キ
ャッシュは、それがデータの変更バージョンであり、
“再試行”コマンドによるアクセスを阻止しなければな
らないか否かを判別し、および／または、Ｌ２キャッシ
ュがデータの未変更コピーを有し、データを“共用され
た”とマークして他の複合プロセッサに戻さなければな
らないか否かを判別する。これらの判別は、図１８にお
いて実行される。

【００８５】最初のステップ４１０で、Ｌ２キャッシュ
は、Ｌ２キャッシュ内の要求されたデータのためのＣＬ
を有するか否かを判別する。有さなければ、さらなる処
理は不用である。しかし、要求されたデータに対してＬ
２キャッシュ内にＣＬがないならば、ステップ４１２
で、ＣＬは評価され、“変更された”とマークされるか
否かを判別する。“変更された”とマークされるなら
ば、他の複合プロセッサからの要求を阻止しなければな
らず、ステップ４１４で、“再試行”指示がメイン・メ
モリに戻される時間を可能にする。

【００８６】一旦、他の複合プロセッサからのアクセス
が、この複合プロセッサ内での変更されたデータの存在
の故に、阻止されたならば、ステップ４１６で、Ｌ２キ
ャッシュは、ＣＬ内のプレゼンス・ビットを評価して、
プレゼンス・ビットがセットされたか否かを判別するこ
とによって、変更されたデータがあるか否かを判別す
る。変更されたデータがあれば（ステップ４１８）、ア
クセスの種類に基づいて、種々の処理が行われる。アク
セスが読取りアクセスならば（ステップ４２０）、ステ
ップ４２２で、データに対する共用ライトバック・コマ
ンドが、セット・プレゼンス・ビットを有するＬ１キャ
ッシュに送られて、Ｌ１キャッシュのデータに、メイン
・メモリおよびＬ２キャッシュにライトバックさせ、
“共用された”とマークさせる。これが行われるまで、
読取り要求の再試行は、上述した、同一パスによる“再
試行”によって阻止される。一旦、Ｌ１キャッシュがメ
イン・メモリおよびＬ２キャッシュにデータをライトバ
ックし、Ｌ２キャッシュＣＬが“共用された”とマーク
されると（図１５参照）、以下に示すように、アクセス
が可能となる。同様に、他の複合プロセッサからのアク
セスが、変更目的の読取りアクセスならば（ステップ４
２４）、ステップ４２６で、データに対するフラッシュ
・ライトバック・コマンドが、セット・プレゼンス・ビ
ットを有するＬ１キャッシュに送られて、Ｌ１キャッシ
ュのデータをメイン・メモリにライトバックし、および
Ｌ２キャッシュＣＬを無効にする。これが行われるま
で、読取り要求の再試行は、上述した同一パスにより阻
止される。

【００８７】ステップ４１６で、Ｌ２キャッシュが、セ
ット・プレゼンス・ビットがないと判別するならば、変
更されたデータの最新バージョンが、Ｌ２キャッシュＣ
Ｌに存在する。この場合、ステップ４２８で、変更され
たデータが、Ｌ２キャッシュＣＬからメイン・メモリに
送られて、読取り要求が再試行されるときに、使用可能
となる。次に、アクセスの種類に応答して（ステップ４
３０）、種々のアクションが実行される。アクセスが読
取りアクセスであったならば（ステップ４３２）、Ｌ２
キャッシュＣＬは、“排他的”とマークされて、Ｌ２キ
ャッシュ・データは、メイン・メモリに対して変更され
ていないことを指示し、当分の間、Ｌ２キャッシュはデ
ータのコピーのみ有する。次に、他の複合プロセッサに
よって、アクセスが再試行されると、Ｌ２キャッシュＣ
Ｌは、以下に説明するように、“共用された”とマーク
される。アクセスが、変更目的の読取りであったならば
（ステップ４３６）、データはＬ２キャッシュからフラ
ッシュされなければならない。したがって、この状況で
は、ステップ４３８で、Ｌ２キャッシュＣＬは、“無
効”とマークされ、最長時間未使用とされる。

【００８８】ステップ４１２で、Ｌ２キャッシュが、読
取りまたは変更目的の読取り要求に対する対象であるデ
ータに対するＣＬが、“変更された”とマークされない
ならば、要求の種類に基づいて（ステップ４４０）、種
々の処理が行われる。要求が変更目的の読取り要求なら
ば（ステップ４４２）、データは、この複合プロセッサ
から完全にフラッシュされなければならない。したがっ
て、ステップ４４４で、ＣＬデータに対するフラッシュ
・コマンドがセット・プレゼンス・ビットを有するＬ１
キャッシュに送られ、処理はすぐにステップ４３８に進
む。このステップでは、Ｌ２キャッシュは“無効”とマ
ークされ、最長時間未使用とされる。要求が読取り要求
ならば（ステップ４４６）、アクセスは受け取られなけ
ればならないが、データは“共用された”に戻されなけ
ればならず、この複合プロセッサ内のデータは、“共用
された”とマークされて、他の複合プロセッサが、デー
タのコピーを有することを反映させなければならない。
したがって、ステップ４４８で、“共用された”指示
は、システムに送られるが、その結果、他の複合プロセ
ッサは、共用されたデータを受け取る。次に、ステップ
４５０で、配置されたＬ２キャッシュＣＬは、“共用さ
れた”とマークされて、他の複合プロセッサが、データ
のコピーを有することを反映させる。

【００８９】前述の説明は、本発明の例示であり、した
がって、本発明は、その広い態様において、特定の細
部，代表的な装置および方法，図示かつ説明した例に限
定されるものではない。

【００９０】まとめとして、本発明の構成に関して以下
の事項を開示する。

【００９１】（１）第１と第２のプロセッサによってメ
モリ・アクセスが生成されるマルチプロセッサ環境にお
いて使用されるメモリ・キャッシュ・システムであっ
て、共用低レベル記憶システムと、前記共用低レベル記
憶システムおよび前記第１のプロセッサへの接続のため
に構成された第１のキャッシュであって、前記共用低レ
ベル記憶システムに格納されるべきデータまたは前記共
用低レベル記憶システムからロードされるべきデータを
識別するメモリ・アクセス・コマンドを、前記第１のプ
ロセッサから受け取り、前記メモリ・アクセス・コマン
ドに応答して前記共用低レベル記憶システムからデータ
をロードし、および前記共用低レベル記憶システムにデ
ータを格納する第１のキャッシュと、前記共用低レベル
記憶システムおよび前記第２のプロセッサへの接続のた
めに構成された第２のキャッシュであって、前記共用低
レベル記憶システムに格納されるべきデータまたは前記
共用低レベル記憶システムからロードされるべきデータ
を識別するメモリ・アクセス・コマンドを、前記第２の
プロセッサから受け取り、前記メモリ・アクセス・コマ
ンドに応答して前記共用低レベル記憶システムからデー
タをロードし、および前記共用低レベル記憶システムに
データを格納する第２のキャッシュと、前記共用低レベ
ル記憶システムから前記キャッシュへのデータのロード
および前記キャッシュから前記共用低レベル記憶システ
ムへのデータの格納を管理するキャッシュ記憶制御回路
とを有し、前記第１のキャッシュから、前記第２のプロ
セッサによって変更され、変更された形式で前記第２の
キャッシュに格納されるデータの要求を受けると、前記
キャッシュ記憶制御回路は、前記第２のキャッシュに、
前記共用低レベル記憶システムへ前記データを戻すこと
なしに、前記データを前記第１のキャッシュへ転送さ
せ、それによって、第１と第２のプロセッサによる前記
同一データへの繰り返し書込みの効果が改善されるメモ
リ・キャッシュ・システム。

【００９２】（２）前記共用低レベル記憶システムは、
低レベル・キャッシュと主記憶装置を備え、前記低レベ
ル・キャッシュは、主記憶装置内のデータのコピーを管
理し、前記第１と第２のキャッシュが、データのコピー
を格納するか否か、およびそれらのコピーが変更されて
いるか否かの指示をさらに管理する上記（１）記載のメ
モリ・キャッシュ・システム。

【００９３】（３）前記キャッシュ記憶制御回路は、前
記第１または第２のキャッシュから指定されたデータの
要求を受け取ると、前記共用低レベル記憶システムに前
記要求を送り、前記低レベル・キャッシュは、前記第１
および第２のキャッシュのいずれかが、前記指定された
データの変更されたコピーを格納しているか否かを判別
し、格納しているならば、前記低レベル・キャッシュ
は、前記キャッシュ記憶制御回路に、前記指定されたデ
ータの変更されたコピーを有する前記第１と第２のキャ
ッシュへのポインタを戻すことによって、前記第１と第
２のキャッシュからの前記指定されたデータの要求に応
答し、前記キャッシュ記憶制御ユニットは、前記第２の
キャッシュからの指定されたデータの要求に応答して前
記第１のキャッシュへのポインタを受け取ると、前記第
１のキャッシュに、前記データを前記低レベル・キャッ
シュにまたは前記主記憶装置に書き込むことなしに、前
記指定されたデータを前記第２のキャッシュへ送出させ
る上記（２）記載のメモリ・キャッシュ・システム。

【００９４】（４）前記低レベル・キャッシュは、待ち
行列内のデータを、最長時間未使用から最新使用に管理
し、指定されたデータの変更されたコピーを有するキャ
ッシュへのポインタを戻すと、前記待ち行列は、更新さ
れて、前記低レベル・キャッシュ内の前記指定されたデ
ータのコピーを、最新使用として識別する上記（３）記
載のメモリ・キャッシュ・システム。

【００９５】（５）前記第１と第２のキャッシュは、前
記第１と第２のキャッシュに格納されたデータが、共用
されまたは変更されているか否かの指示を管理し、共用
されたデータを書き換える前に、前記第１と第２のキャ
ッシュは、前記低レベル・キャッシュに所有権の要求を
送る上記（２）記載のメモリ・キャッシュ・システム。

【００９６】（６）前記低レベル・キャッシュは、前記
低レベル・キャッシュに格納されたデータが、共用さ
れ，排他的，または変更されているか否かの指示を管理
し、前記指定されたデータが共用されるならば、前記第
１または第２のキャッシュからの前記指定されたデータ
の所有権の要求を許可する前に、前記低レベル・キャッ
シュは、前記主記憶装置に接続されたシステム・バスか
らの前記指定されたデータの所有権を要求する上記
（５）記載のメモリ・キャッシュ・システム。

【００９７】（７）前記低レベル・キャッシュは、前記
第１または第２のキャッシュからの、変更目的でデータ
を読み取る要求に応答する前に、前記主記憶装置に接続
されたシステム・バスからの前記指定されたデータの所
有権を要求する上記（６）記載のメモリ・キャッシュ・
システム。

【００９８】（８）前記第１または第２のキャッシュか
らの指定されたデータの所有権の要求を許可する役割と
して、および前記指定されたデータを変更目的で読み取
る要求に応答して、第１または第２のキャッシュにデー
タを送る役割として、前記低レベル・キャッシュは、前
記指定されたデータの変更されていないコピーを有する
全ての他のキャッシュを指示して、前記指定されたデー
タをフラッシュする上記（６）記載のメモリ・キャッシ
ュ・システム。

【００９９】（９）前記低レベル・キャッシュは、前記
指定されたデータの所有権の要求が、前記第１または第
２のキャッシュに許可されるときに、または前記指定さ
れたデータが、前記指定されたデータを変更目的で読み
取る要求に応答して、前記第１または第２のキャッシュ
に送られたときに、指定されたデータが変更されたとす
るマークを付す上記（６）記載のメモリ・キャッシュ・
システム。

【０１００】（１０）前記低レベル・キャッシュは、エ
ージングによる、または他の複合プロセッサに対する指
定されたデータの所有権の消失による、指定されたデー
タを除去する役割として、指定されたデータの変更され
ていないコピーを有するキャッシュを指示して、前記指
定されたデータの変更されていないコピーをフラッシュ
する上記（２）記載のメモリ・キャッシュ・システム。

【０１０１】（１１）前記低レベル・キャッシュは、エ
ージングによる、または他の複合プロセッサに対する指
定されたデータの所有権の消失による、指定されたデー
タを除去する役割としてに、指定されたデータの変更さ
れたコピーを有する前記第１または第２のキャッシュを
指示して、前記指定されたデータの変更されたコピーを
主記憶装置に書込み、前記指定されたデータをフラッシ
ュする上記（２）記載のメモリ・キャッシュ・システ
ム。

【０１０２】（１２）前記低レベル・キャッシュは、他
の複合プロセッサからの、指定されたデータを読み取る
要求に応答して、前記指定されたデータの変更されたコ
ピーを有するキャッシュを指示して、前記指定されたデ
ータの変更されたコピーを主記憶装置に、および前記低
レベル・キャッシュに書き込む上記（２）記載のメモリ
・キャッシュ・システム。

【０１０３】（１３）共用低レベル記憶システムと第１
および第２のプロセッサの間にそれぞれ接続され、前記
共用低レベル記憶システムに格納されるべきデータまた
は前記共用低レベル記憶システムからロードされるべき
データを識別するメモリ・アクセス・コマンドを、前記
接続されたプロセッサから受け取る、第１および第２の
キャッシュを有するキャッシュ・システムを管理する方
法であって、前記メモリ・アクセス・コマンドに応答し
て前記共用低レベル記憶システムからデータをロード
し、および前記共用低レベル記憶システムにデータを格
納するステップと、前記第１のキャッシュから、前記第
２のプロセッサによって変更され、変更された形式で前
記第２のキャッシュに格納されるデータの要求を受ける
と、前記第２のキャッシュに、前記共用低レベル記憶シ
ステムへ前記データを戻すことなしに、前記データを前
記第１のキャッシュへ転送させるステップとを含み、そ
れによって、第１と第２のプロセッサによる前記同一デ
ータへの繰り返し書込みの効果を改善する方法。

【０１０４】（１４）前記共用低レベル記憶システム
は、低レベル・キャッシュと主記憶装置を備え、前記低
レベル・キャッシュ内に、主記憶装置内のデータのコピ
ーと、第１または第２のキャッシュが、データのコピー
を格納するか否か、およびそれらのコピーが変更されて
いるか否かの指示とを管理するステップをさらに含む上
記（１３）記載の方法。

【０１０５】（１５）第１または第２のキャッシュか
ら、指定されたデータの要求を受け取ると、前記第１お
よび第２のキャッシュのいずれかが、前記指定されたデ
ータの変更されたコピーを格納しているか否かを判別す
ることによって、前記共用低レベル記憶システムにおい
て前記要求に応答する上記（１４）記載の方法。

【０１０６】（１６）前記低レベル・キャッシュは、待
ち行列内のデータを、最長時間未使用から最新使用に管
理し、前記第１または第２のキャッシュが、指定された
データの変更されたコピーを格納していることを判別す
ると、前記待ち行列は、更新されて、前記低レベル・キ
ャッシュ内の前記指定されたデータのコピーを、最新使
用として識別する上記（１５）記載の方法。

【０１０７】（１７）前記第１と第２のキャッシュは、
前記第１と第２のキャッシュに格納されたデータが、共
用されまたは変更されているか否かの指示を管理し、共
用されたデータを書き換える前に、前記低レベル・キャ
ッシュに所有権の要求を送るステップをさらに含む上記
（１４）記載の方法。

【０１０８】（１８）前記低レベル・キャッシュは、前
記低レベル・キャッシュに格納されたデータが、共用さ
れ，排他的，または変更されているか否かの指示を管理
し、前記指定されたデータが共用されるならば、前記第
１または第２のキャッシュからの前記指定されたデータ
の所有権の要求を許可する前に、前記主記憶装置に接続
されたシステム・バスからの前記指定されたデータの所
有権を要求するステップをさらに含む上記（１７）記載
の方法。

【０１０９】（１９）前記第１または第２のキャッシュ
からの、変更目的でデータを読み取る要求に応答する前
に、前記主記憶装置に接続されたシステム・バスからの
前記指定されたデータの所有権を要求するステップをさ
らに含む上記（１８）記載の方法。

【０１１０】（２０）前記第１または第２のキャッシュ
からの指定されたデータの所有権の要求を許可する役割
として、および前記指定されたデータを変更目的で読み
取る要求に応答して、第１または第２のキャッシュにデ
ータを送る役割として、前記指定されたデータの変更さ
れていないコピーを有する全ての他のキャッシュを指示
して、前記指定されたデータをフラッシュするステップ
をさらに含む上記（１８）記載の方法。

【０１１１】（２１）前記指定されたデータの所有権の
要求が、前記第１または第２のキャッシュに許可される
ときに、または前記指定されたデータが、前記指定され
たデータを変更目的で読み取る要求に応答して、前記第
１または第２のキャッシュに送られたときに、前記低レ
ベル・キャッシュ内の指定されたデータが変更されたと
するマークを付すステップをさらに含む上記（１８）記
載の方法。

【０１１２】（２２）エージングによる、または他の複
合プロセッサに対する指定されたデータの所有権の消失
による、前記低レベル・キャッシュからの、指定された
データを除去する役割として、指定されたデータの変更
されていないコピーを有するキャッシュを指示して、指
定されたデータの変更されていないコピーをフラッシュ
するステップをさらに含む上記（１４）記載の方法。

【０１１３】（２３）エージングによる、または他の複
合プロセッサに対する指定されたデータの所有権の消失
による、前記低レベル・キャッシュからの、指定された
データを除去する役割として、指定されたデータの変更
されたコピーを有するキャッシュを指示して、指定され
たデータの変更されたコピーを主記憶装置に書込み、指
定されたデータをフラッシュするステップをさらに含む
上記（１４）記載の方法。

【０１１４】（２４）他の複合プロセッサからの指定さ
れたデータを読み取る要求に応答して、前記指定された
データの変更されたコピーを有するキャッシュを指示し
て、指定されたデータの変更されたコピーを主記憶装置
に、および前記低レベル・キャッシュに書き込むステッ
プをさらに含む上記（１４）記載の方法。

【図面の簡単な説明】

【図１】メイン・メモリをアクセスする本発明の原理を
実施する、プロセッサ，キャッシュ・システム，メイン
・メモリ，周辺装置を含むシステム処理ユニットのブロ
ック図である。

【図２】本発明の原理に従ってキャッシュ・システムと
共に用いられる複数のシングルおよびマルチスレッド・
プロセッサのブロック図である。

【図３】図２に示されたＬ２キャッシュの内容のブロッ
ク図である。

【図４】図２に示されたＬ１キャッシュの内容のブロッ
ク図である。

【図５】関連したプロセッサからの読取り動作の受け取
りに応答して、図２に示されたＬ１キャッシュによって
実行された動作のフローチャートである。

【図６】関連したプロセッサからの読取り動作の受け取
りに応答して、図２に示されたＬ１キャッシュによって
実行された動作のフローチャートである。

【図７】低レベル記憶ユニットから受け取った共用ライ
トバック，フラッシュ・ライトバックまたはフラッシュ
・コマンドの受け取りに応答して、図２に示されたＬ１
キャッシュによって実行された動作のフローチャートで
ある。

【図８】Ｌ１キャッシュにキャッシュ・ライン（ＣＬ）
を付加して、新しいデータを格納する役割として、図２
に示されたＬ１キャッシュによって実行された動作のフ
ローチャートである。

【図９】Ｌ１キャッシュから受け取った、読取りまたは
変更目的の読取り要求に応答する役割として、図２に示
された記憶制御ユニット内の遷移キャッシュ（キャッシ
ュ・バッファ）によって実行された動作のフローチャー
トである。

【図１０】Ｌ２キャッシュから受け取った、フラッシュ
・ライトバックまたは共用ライトバック・コマンドに応
答する役割として、図２に示された記憶制御ユニット内
の遷移キャッシュ（キャッシュ・バッファ）によって実
行された動作のフローチャートである。

【図１１】Ｌ１キャッシュのエージング・キャスト・バ
ックに応答する役割として、図２に示された記憶制御ユ
ニット内の遷移キャッシュ（キャッシュ・バッファ）に
よって実行された動作のフローチャートである。

【図１２】Ｌ１キャッシュからのもう現在のキャストバ
ックではないものに応答する役割として、図２に示され
た記憶制御ユニット内の遷移キャッシュ（キャッシュ・
バッファ）によって実行し得るオプショナルな動作のフ
ローチャートである。

【図１３】遷移キャッシュ（キャッシュ・バッファ）か
ら受け取った、読取りまたは変更目的の読取り要求に応
答する役割として、図２に示されたＬ２キャッシュによ
って実行された動作のフローチャートである。

【図１４】Ｌ１キャッシュから受け取った所有権の要求
に応答する役割として、図２に示されたＬ２キャッシュ
によって実行された動作のフローチャートである。

【図１５】遷移キャッシュ（キャッシュ・バッファ）か
ら受け取った、共用ライトバック，エージング・キャス
トバック，オプショナルなもう現在のキャストバックで
はないもの，フラッシュ・ライトバック・コマンドに応
答する役割として、図２に示されたＬ２キャッシュによ
って実行された動作のフローチャートである。

【図１６】Ｌ２キャッシュにキャッシュ・ライン（Ｃ
Ｌ）を付加して、新しいデータを格納する役割として、
図２に示されたＬ２キャッシュによって実行された動作
のフローチャートである。

【図１７】システムバスを介して他のＬ２キャッシュか
ら受け取った所有権の要求に応答する役割として、図２
に示されたＬ２キャッシュによって実行された動作のフ
ローチャートである。

【図１８】システムバスで受け取った他のＬ２キャッシ
ュからの、読取りまたは変更目的の読取り要求に応答す
る役割として、図２に示されたＬ２キャッシュによって
実行された動作のフローチャートである。

【符号の説明】

１０ システム処理ユニット １２ システム・プロセッサおよびキャッシュ・システ
ム １４ 主記憶装置 １６ ローカル・バス・アタッチメント・カード １８ 記憶コントローラ １８’ 記憶装置 ２０ ワークステーション・コントローラ ２０’ ワークステーション ２２ 記憶コントロール・ユニット ２３ システム・バス ２４ａ，２４ｂ プロセッサ ２６ Ｌ２キャッシュ ２８ａ，２８ｂ Ｌ１キャッシュおよびコントロール回
路 ３０ キャッシュ・バッファ ３２，３２’ 複合プロセッサ ３４，４６ インターフェース論理回路 ３６，５２ ライン

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ドナルド・リー・フリーアークセン アメリカ合衆国 55901 ミネソタ州 ロ チェスター フォーティフォース コート エヌダブリュ 412 (72)発明者 ゲイリー・マイケル・リッパート アメリカ合衆国 55944 ミネソタ州 カ ッスン ボックス 61ビー ルーラル ル ート ２ (72)発明者 ジョン・ディー・アイリッシュ アメリカ合衆国 55901 ミネソタ州 ロ チェスター フォーティス ストリート エヌダブリュ 1119

Claims (24)

【特許請求の範囲】
1. 【請求項１】第１と第２のプロセッサによってメモリ・
   アクセスが生成されるマルチプロセッサ環境において使
   用されるメモリ・キャッシュ・システムであって、 共用低レベル記憶システムと、 前記共用低レベル記憶システムおよび前記第１のプロセ
   ッサへの接続のために構成された第１のキャッシュであ
   って、前記共用低レベル記憶システムに格納されるべき
   データまたは前記共用低レベル記憶システムからロード
   されるべきデータを識別するメモリ・アクセス・コマン
   ドを、前記第１のプロセッサから受け取り、前記メモリ
   ・アクセス・コマンドに応答して前記共用低レベル記憶
   システムからデータをロードし、および前記共用低レベ
   ル記憶システムにデータを格納する第１のキャッシュ
   と、 前記共用低レベル記憶システムおよび前記第２のプロセ
   ッサへの接続のために構成された第２のキャッシュであ
   って、前記共用低レベル記憶システムに格納されるべき
   データまたは前記共用低レベル記憶システムからロード
   されるべきデータを識別するメモリ・アクセス・コマン
   ドを、前記第２のプロセッサから受け取り、前記メモリ
   ・アクセス・コマンドに応答して前記共用低レベル記憶
   システムからデータをロードし、および前記共用低レベ
   ル記憶システムにデータを格納する第２のキャッシュ
   と、 前記共用低レベル記憶システムから前記キャッシュへの
   データのロードおよび前記キャッシュから前記共用低レ
   ベル記憶システムへのデータの格納を管理するキャッシ
   ュ記憶制御回路とを有し、 前記第１のキャッシュから、前記第２のプロセッサによ
   って変更され、変更された形式で前記第２のキャッシュ
   に格納されるデータの要求を受けると、前記キャッシュ
   記憶制御回路は、前記第２のキャッシュに、前記共用低
   レベル記憶システムへ前記データを戻すことなしに、前
   記データを前記第１のキャッシュへ転送させ、 それによって、第１と第２のプロセッサによる前記同一
   データへの繰り返し書込みの効果が改善されるメモリ・
   キャッシュ・システム。
2. 【請求項２】前記共用低レベル記憶システムは、低レベ
   ル・キャッシュと主記憶装置を備え、前記低レベル・キ
   ャッシュは、主記憶装置内のデータのコピーを管理し、
   前記第１と第２のキャッシュが、データのコピーを格納
   するか否か、およびそれらのコピーが変更されているか
   否かの指示をさらに管理する請求項１記載のメモリ・キ
   ャッシュ・システム。
3. 【請求項３】前記キャッシュ記憶制御回路は、前記第１
   または第２のキャッシュから指定されたデータの要求を
   受け取ると、前記共用低レベル記憶システムに前記要求
   を送り、 前記低レベル・キャッシュは、前記第１および第２のキ
   ャッシュのいずれかが、前記指定されたデータの変更さ
   れたコピーを格納しているか否かを判別し、格納してい
   るならば、前記低レベル・キャッシュは、前記キャッシ
   ュ記憶制御回路に、前記指定されたデータの変更された
   コピーを有する前記第１と第２のキャッシュへのポイン
   タを戻すことによって、前記第１と第２のキャッシュか
   らの前記指定されたデータの要求に応答し、 前記キャッシュ記憶制御ユニットは、前記第２のキャッ
   シュからの指定されたデータの要求に応答して前記第１
   のキャッシュへのポインタを受け取ると、前記第１のキ
   ャッシュに、前記データを前記低レベル・キャッシュに
   または前記主記憶装置に書き込むことなしに、前記指定
   されたデータを前記第２のキャッシュへ送出させる請求
   項２記載のメモリ・キャッシュ・システム。
4. 【請求項４】前記低レベル・キャッシュは、待ち行列内
   のデータを、最長時間未使用から最新使用に管理し、指
   定されたデータの変更されたコピーを有するキャッシュ
   へのポインタを戻すと、前記待ち行列は、更新されて、
   前記低レベル・キャッシュ内の前記指定されたデータの
   コピーを、最新使用として識別する請求項３記載のメモ
   リ・キャッシュ・システム。
5. 【請求項５】前記第１と第２のキャッシュは、前記第１
   と第２のキャッシュに格納されたデータが、共用されま
   たは変更されているか否かの指示を管理し、共用された
   データを書き換える前に、前記第１と第２のキャッシュ
   は、前記低レベル・キャッシュに所有権の要求を送る請
   求項２記載のメモリ・キャッシュ・システム。
6. 【請求項６】前記低レベル・キャッシュは、前記低レベ
   ル・キャッシュに格納されたデータが、共用され，排他
   的，または変更されているか否かの指示を管理し、前記
   指定されたデータが共用されるならば、前記第１または
   第２のキャッシュからの前記指定されたデータの所有権
   の要求を許可する前に、前記低レベル・キャッシュは、
   前記主記憶装置に接続されたシステム・バスからの前記
   指定されたデータの所有権を要求する請求項５記載のメ
   モリ・キャッシュ・システム。
7. 【請求項７】前記低レベル・キャッシュは、前記第１ま
   たは第２のキャッシュからの、変更目的でデータを読み
   取る要求に応答する前に、前記主記憶装置に接続された
   システム・バスからの前記指定されたデータの所有権を
   要求する請求項６記載のメモリ・キャッシュ・システ
   ム。
8. 【請求項８】前記第１または第２のキャッシュからの指
   定されたデータの所有権の要求を許可する役割として、
   および前記指定されたデータを変更目的で読み取る要求
   に応答して、第１または第２のキャッシュにデータを送
   る役割として、前記低レベル・キャッシュは、前記指定
   されたデータの変更されていないコピーを有する全ての
   他のキャッシュを指示して、前記指定されたデータをフ
   ラッシュする請求項６記載のメモリ・キャッシュ・シス
   テム。
9. 【請求項９】前記低レベル・キャッシュは、前記指定さ
   れたデータの所有権の要求が、前記第１または第２のキ
   ャッシュに許可されるときに、または前記指定されたデ
   ータが、前記指定されたデータを変更目的で読み取る要
   求に応答して、前記第１または第２のキャッシュに送ら
   れたときに、指定されたデータが変更されたとするマー
   クを付す請求項６記載のメモリ・キャッシュ・システ
   ム。
10. 【請求項１０】前記低レベル・キャッシュは、エージン
    グによる、または他の複合プロセッサに対する指定され
    たデータの所有権の消失による、指定されたデータを除
    去する役割として、指定されたデータの変更されていな
    いコピーを有するキャッシュを指示して、前記指定され
    たデータの変更されていないコピーをフラッシュする請
    求項２記載のメモリ・キャッシュ・システム。
11. 【請求項１１】前記低レベル・キャッシュは、エージン
    グによる、または他の複合プロセッサに対する指定され
    たデータの所有権の消失による、指定されたデータを除
    去する役割としてに、指定されたデータの変更されたコ
    ピーを有する前記第１または第２のキャッシュを指示し
    て、前記指定されたデータの変更されたコピーを主記憶
    装置に書込み、前記指定されたデータをフラッシュする
    請求項２記載のメモリ・キャッシュ・システム。
12. 【請求項１２】前記低レベル・キャッシュは、他の複合
    プロセッサからの、指定されたデータを読み取る要求に
    応答して、前記指定されたデータの変更されたコピーを
    有するキャッシュを指示して、前記指定されたデータの
    変更されたコピーを主記憶装置に、および前記低レベル
    ・キャッシュに書き込む請求項２記載のメモリ・キャッ
    シュ・システム。
13. 【請求項１３】共用低レベル記憶システムと第１および
    第２のプロセッサの間にそれぞれ接続され、前記共用低
    レベル記憶システムに格納されるべきデータまたは前記
    共用低レベル記憶システムからロードされるべきデータ
    を識別するメモリ・アクセス・コマンドを、前記接続さ
    れたプロセッサから受け取る、第１および第２のキャッ
    シュを有するキャッシュ・システムを管理する方法であ
    って、 前記メモリ・アクセス・コマンドに応答して前記共用低
    レベル記憶システムからデータをロードし、および前記
    共用低レベル記憶システムにデータを格納するステップ
    と、 前記第１のキャッシュから、前記第２のプロセッサによ
    って変更され、変更された形式で前記第２のキャッシュ
    に格納されるデータの要求を受けると、前記第２のキャ
    ッシュに、前記共用低レベル記憶システムへ前記データ
    を戻すことなしに、前記データを前記第１のキャッシュ
    へ転送させるステップとを含み、 それによって、第１と第２のプロセッサによる前記同一
    データへの繰り返し書込みの効果を改善する方法。
14. 【請求項１４】前記共用低レベル記憶システムは、低レ
    ベル・キャッシュと主記憶装置を備え、前記低レベル・
    キャッシュ内に、主記憶装置内のデータのコピーと、第
    １または第２のキャッシュが、データのコピーを格納す
    るか否か、およびそれらのコピーが変更されているか否
    かの指示とを管理するステップをさらに含む請求項１３
    記載の方法。
15. 【請求項１５】第１または第２のキャッシュから、指定
    されたデータの要求を受け取ると、前記第１および第２
    のキャッシュのいずれかが、前記指定されたデータの変
    更されたコピーを格納しているか否かを判別することに
    よって、前記共用低レベル記憶システムにおいて前記要
    求に応答する請求項１４記載の方法。
16. 【請求項１６】前記低レベル・キャッシュは、待ち行列
    内のデータを、最長時間未使用から最新使用に管理し、
    前記第１または第２のキャッシュが、指定されたデータ
    の変更されたコピーを格納していることを判別すると、
    前記待ち行列は、更新されて、前記低レベル・キャッシ
    ュ内の前記指定されたデータのコピーを、最新使用とし
    て識別する請求項１５記載の方法。
17. 【請求項１７】前記第１と第２のキャッシュは、前記第
    １と第２のキャッシュに格納されたデータが、共用され
    または変更されているか否かの指示を管理し、共用され
    たデータを書き換える前に、前記低レベル・キャッシュ
    に所有権の要求を送るステップをさらに含む請求項１４
    記載の方法。
18. 【請求項１８】前記低レベル・キャッシュは、前記低レ
    ベル・キャッシュに格納されたデータが、共用され，排
    他的，または変更されているか否かの指示を管理し、前
    記指定されたデータが共用されるならば、前記第１また
    は第２のキャッシュからの前記指定されたデータの所有
    権の要求を許可する前に、前記主記憶装置に接続された
    システム・バスからの前記指定されたデータの所有権を
    要求するステップをさらに含む請求項１７記載の方法。
19. 【請求項１９】前記第１または第２のキャッシュから
    の、変更目的でデータを読み取る要求に応答する前に、
    前記主記憶装置に接続されたシステム・バスからの前記
    指定されたデータの所有権を要求するステップをさらに
    含む請求項１８記載の方法。
20. 【請求項２０】前記第１または第２のキャッシュからの
    指定されたデータの所有権の要求を許可する役割とし
    て、および前記指定されたデータを変更目的で読み取る
    要求に応答して、第１または第２のキャッシュにデータ
    を送る役割として、前記指定されたデータの変更されて
    いないコピーを有する全ての他のキャッシュを指示し
    て、前記指定されたデータをフラッシュするステップを
    さらに含む請求項１８記載の方法。
21. 【請求項２１】前記指定されたデータの所有権の要求
    が、前記第１または第２のキャッシュに許可されるとき
    に、または前記指定されたデータが、前記指定されたデ
    ータを変更目的で読み取る要求に応答して、前記第１ま
    たは第２のキャッシュに送られたときに、前記低レベル
    ・キャッシュ内の指定されたデータが変更されたとする
    マークを付すステップをさらに含む請求項１８記載の方
    法。
22. 【請求項２２】エージングによる、または他の複合プロ
    セッサに対する指定されたデータの所有権の消失によ
    る、前記低レベル・キャッシュからの、指定されたデー
    タを除去する役割として、指定されたデータの変更され
    ていないコピーを有するキャッシュを指示して、指定さ
    れたデータの変更されていないコピーをフラッシュする
    ステップをさらに含む請求項１４記載の方法。
23. 【請求項２３】エージングによる、または他の複合プロ
    セッサに対する指定されたデータの所有権の消失によ
    る、前記低レベル・キャッシュからの、指定されたデー
    タを除去する役割として、指定されたデータの変更され
    たコピーを有するキャッシュを指示して、指定されたデ
    ータの変更されたコピーを主記憶装置に書込み、指定さ
    れたデータをフラッシュするステップをさらに含む請求
    項１４記載の方法。
24. 【請求項２４】他の複合プロセッサからの指定されたデ
    ータを読み取る要求に応答して、前記指定されたデータ
    の変更されたコピーを有するキャッシュを指示して、指
    定されたデータの変更されたコピーを主記憶装置に、お
    よび前記低レベル・キャッシュに書き込むステップをさ
    らに含む請求項１４記載の方法。