JPH0275050A - Ｄｍａ転送方法 - Google Patents
Ｄｍａ転送方法Info
- Publication number
- JPH0275050A JPH0275050A JP22659288A JP22659288A JPH0275050A JP H0275050 A JPH0275050 A JP H0275050A JP 22659288 A JP22659288 A JP 22659288A JP 22659288 A JP22659288 A JP 22659288A JP H0275050 A JPH0275050 A JP H0275050A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- dma transfer
- devices
- signal
- dma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 5
- 230000015654 memory Effects 0.000 claims abstract description 23
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 abstract description 8
- 230000004044 response Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はマイクロコンピュータ等を使用するシステムに
おいて、大板のデータを高速で転送するために行う、
Ｉｌｏ （入出力）デバイス間のＤＭＡ （ＤＪ、ｒ
ｏｃｔ Ｍｅ＋ｍｏｒｙ Ａｃｃｅｓｓ、直接メモリア
クセス）転送方法に関する。
おいて、大板のデータを高速で転送するために行う、
Ｉｌｏ （入出力）デバイス間のＤＭＡ （ＤＪ、ｒ
ｏｃｔ Ｍｅ＋ｍｏｒｙ Ａｃｃｅｓｓ、直接メモリア
クセス）転送方法に関する。
（従来の技術）
第２図は、従来のＤ Ｍ Ａ Ｃ（Ｄ Ｍ Ａ−Ｃｏｎ
ｔｒｏｌｏｒ。
ｔｒｏｌｏｒ。
直接メモリアクセス制御部）によるＤＭＡ転送動作の概
略を示すフローチャー１・である、Ｓ′】、ないしＳ’
８は各動作ステップを指し、Ｓ’ｌ、Ｓ’２、Ｓ’３．
Ｓ’４およびＳ’８はアイドルサイクル部、 Ｓ’５．
Ｓ’６． Ｓ”７はＤＭＡサイクル部である。
略を示すフローチャー１・である、Ｓ′】、ないしＳ’
８は各動作ステップを指し、Ｓ’ｌ、Ｓ’２、Ｓ’３．
Ｓ’４およびＳ’８はアイドルサイクル部、 Ｓ’５．
Ｓ’６． Ｓ”７はＤＭＡサイクル部である。
Ｓ’ｌにおいて、ＤＭＡＣが外部のＩ／Ｏデバイスから
ＤＭＡの要求を受けつけるとＣＰ ｔＪに。
ＤＭＡの要求を受けつけるとＣＰ ｔＪに。
ＨＬＤＡＣＫ（ホールド応答）がアクチブ状態になるま
でバスホールドの要求を行い（Ｓ’２．Ｓ”３）、それ
によってＣＰＵからＩ／ＯデバイスにＤＭＡＡＣＫ （
ＤＭＡ応答）信号が返され、バスの使用権を得ると（Ｓ
’４） 、ＣＰＵに代ってＤＭＡＣがバスのメモリに対
するアドレス出力、工／Ｏデバイスの選択、リード／ラ
イト信号出力などの制御を行い、それによりメモリーメ
モリ間、メモリーＩ／Ｏデバイス間のＤＭＡ転送を行い
（Ｓ’５） 、アドレスカウンタを更新して（Ｓ’６７
ＤＭＡ転送を繰り返してＤＭＡサイクルが終了すると（
Ｓ’ ７）、バスホールド要求を解消してもとのアイド
ルサイクル動作で待機する（Ｓ’８）。
でバスホールドの要求を行い（Ｓ’２．Ｓ”３）、それ
によってＣＰＵからＩ／ＯデバイスにＤＭＡＡＣＫ （
ＤＭＡ応答）信号が返され、バスの使用権を得ると（Ｓ
’４） 、ＣＰＵに代ってＤＭＡＣがバスのメモリに対
するアドレス出力、工／Ｏデバイスの選択、リード／ラ
イト信号出力などの制御を行い、それによりメモリーメ
モリ間、メモリーＩ／Ｏデバイス間のＤＭＡ転送を行い
（Ｓ’５） 、アドレスカウンタを更新して（Ｓ’６７
ＤＭＡ転送を繰り返してＤＭＡサイクルが終了すると（
Ｓ’ ７）、バスホールド要求を解消してもとのアイド
ルサイクル動作で待機する（Ｓ’８）。
従来、以上のようにして、メモリとメモリ間。
あるいはメモリとＩ／Ｏデバイス間のＤＭＡ転送を行っ
ていた。
ていた。
（発明が解決しようとする課題）
しかしながら、上記従来のＤＭＡ転送は明らかに、Ｉ／
Ｏデバイス間相互のＤＭＡ転送を制御せず、したがって
、Ｉ／Ｏデバイス間のＤＭＡ転送が不能で、大量のデニ
タを高速で伝送することが不可能な欠点があった。
Ｏデバイス間相互のＤＭＡ転送を制御せず、したがって
、Ｉ／Ｏデバイス間のＤＭＡ転送が不能で、大量のデニ
タを高速で伝送することが不可能な欠点があった。
本発明は上述に鑑み、Ｉ／Ｏデバイス間相互のＤＭＡ転
送を可能とするＤＭＡ転送方法の提供を目的とする。
送を可能とするＤＭＡ転送方法の提供を目的とする。
（課題を解決するための手段）
本発明は上記の目的を、直接メモリアクセス制御部に、
Ｉ／Ｏ間ＤＭＡ転送レジスタ、および入出力デバイス相
互の直接メモリアクセス転送であることを示す工／○間
ＤＭＡ転送信号の発生回路を設け、前記Ｉ／Ｏ間ＤＭＡ
転送レジスタによって１／Ｏ間の直接転送を判断した後
、上記Ｉ／Ｏ間ＤＭＡ転送信号発生回路の出力信号によ
り、各入出力デバイｆスのメモリは書込み、または読出
し信号が印加されてもアクセスせず、またアドレス信号
が入力されても、それを無視させて入出力デバイス相互
間で直接メモリアクセス転送を行うようにして達成する
。
Ｉ／Ｏ間ＤＭＡ転送レジスタ、および入出力デバイス相
互の直接メモリアクセス転送であることを示す工／○間
ＤＭＡ転送信号の発生回路を設け、前記Ｉ／Ｏ間ＤＭＡ
転送レジスタによって１／Ｏ間の直接転送を判断した後
、上記Ｉ／Ｏ間ＤＭＡ転送信号発生回路の出力信号によ
り、各入出力デバイｆスのメモリは書込み、または読出
し信号が印加されてもアクセスせず、またアドレス信号
が入力されても、それを無視させて入出力デバイス相互
間で直接メモリアクセス転送を行うようにして達成する
。
（作 用）
以−にのように構成する本発明によれば、Ｉ／Ｏデバイ
ス間のＤＭＡ転送を制御する信号の発生回路をＤＭＡＣ
に設け、その信号を利用して１／Ｏ間のＤＭＡ転送を可
能としたものであり、したがってＩ／Ｏデバイス間でデ
ータが直接、大量に転送可能になる。
ス間のＤＭＡ転送を制御する信号の発生回路をＤＭＡＣ
に設け、その信号を利用して１／Ｏ間のＤＭＡ転送を可
能としたものであり、したがってＩ／Ｏデバイス間でデ
ータが直接、大量に転送可能になる。
（実施例）
以下、本発明を実施例により図面を用いて説明する。
第１図は本発明の一実施例の動作フローチャートを示し
、ＤＭＡ転送を行う対応する２つのＩ／ＯデバイスをＡ
およびＢとし、デバイスＢは常にアクセス可能であるも
のとする。また、ＤＭＡＣのコントロールレジスタには
、Ｉ／Ｏデバイス間のＤＭＡ転送を表わす情報を書込む
ためのレジスタ（以下、Ｉ／Ｏ間ＤＭＡ転送レジスタと
いう）。
、ＤＭＡ転送を行う対応する２つのＩ／ＯデバイスをＡ
およびＢとし、デバイスＢは常にアクセス可能であるも
のとする。また、ＤＭＡＣのコントロールレジスタには
、Ｉ／Ｏデバイス間のＤＭＡ転送を表わす情報を書込む
ためのレジスタ（以下、Ｉ／Ｏ間ＤＭＡ転送レジスタと
いう）。
および後記するＩ／Ｏ間ＤＭＡ転送信号の発生回路が特
に設けである。
に設けである。
まず、ＳｌにおいてＩ／Ｏ間ＤＭＡ転送レジスタの書込
みを検出して、Ｉ／Ｏデバイス間のＤＭＡ転送かどうか
を判断する。工／Ｏデバイス間のＤＭＡ転送の場合には
、たとえばＩ／ＯデバイスＡからＤＭＡ要求があると（
Ｓ２） 、ＤＭＡＣはバスホールド要求信号を発生して
（Ｓ３）、ＨＬＤＡＣＫ （ホールド応答）信号を受取
るまで（Ｓ４）上記Ｓ２，８３の動作を繰り返してバス
の使用権を確保する。ＤＭＡＣはＨＬＤＡＣＫ信号を受
取るとＤＭＡＡＣＫ （ＤＭＡ応答）信号を発生しくＳ
５）、それはＩ／ＯデバイスＡおよびＢそれぞれによっ
て受信され、ＤＭＡ転送が開始される（８６）。
みを検出して、Ｉ／Ｏデバイス間のＤＭＡ転送かどうか
を判断する。工／Ｏデバイス間のＤＭＡ転送の場合には
、たとえばＩ／ＯデバイスＡからＤＭＡ要求があると（
Ｓ２） 、ＤＭＡＣはバスホールド要求信号を発生して
（Ｓ３）、ＨＬＤＡＣＫ （ホールド応答）信号を受取
るまで（Ｓ４）上記Ｓ２，８３の動作を繰り返してバス
の使用権を確保する。ＤＭＡＣはＨＬＤＡＣＫ信号を受
取るとＤＭＡＡＣＫ （ＤＭＡ応答）信号を発生しくＳ
５）、それはＩ／ＯデバイスＡおよびＢそれぞれによっ
て受信され、ＤＭＡ転送が開始される（８６）。
また、前ステップＳ５においてＤ Ｍ Ａ Ａ ＣＫ
（ｉ号が出力されると同時に、ＤＭＡＣに設けたＩ／Ｏ
デバイス間のＤＭＡ転送であることを示すための信号（
以下′これを、Ｉ／Ｏ間ＤＭＡ転送信号という）の発生
回路から、■／Ｏ間ＤＭＡ転送信号を出力させる。
（ｉ号が出力されると同時に、ＤＭＡＣに設けたＩ／Ｏ
デバイス間のＤＭＡ転送であることを示すための信号（
以下′これを、Ｉ／Ｏ間ＤＭＡ転送信号という）の発生
回路から、■／Ｏ間ＤＭＡ転送信号を出力させる。
このＩ／Ｏ間ＤＭＡ転送信号が出力されると、Ｉ／Ｏデ
バイスのメモリは、それを検知しＭＷ／ＭＲ（メモリ書
込み／読出し）信号の入力があっても、メモリにアクセ
スしないようにさせ、また同様にアドレス信号が印加さ
れても、それを無視して、Ｉ／ＯデバイスＡにはＩ／Ｏ
ライト、Ｉ／Ｏリード信号を、また、Ｉ／ＯデバイスＢ
にはＭＷ、ＭＲ倍信号対応させてＤＭＡ転送を行なう。
バイスのメモリは、それを検知しＭＷ／ＭＲ（メモリ書
込み／読出し）信号の入力があっても、メモリにアクセ
スしないようにさせ、また同様にアドレス信号が印加さ
れても、それを無視して、Ｉ／ＯデバイスＡにはＩ／Ｏ
ライト、Ｉ／Ｏリード信号を、また、Ｉ／ＯデバイスＢ
にはＭＷ、ＭＲ倍信号対応させてＤＭＡ転送を行なう。
すなわち、本発明は以上のようにして、どちらか一方の
Ｉ／Ｏデバイスが常にアクセス可能という条件で、ＤＭ
ＡＣ中に工／○デバイス間のＤＭＡ転送であるという情
報をレジスタにより表示し。
Ｉ／Ｏデバイスが常にアクセス可能という条件で、ＤＭ
ＡＣ中に工／○デバイス間のＤＭＡ転送であるという情
報をレジスタにより表示し。
Ｉ／Ｏデバイス間のＤＭＡ転送であるＩ／Ｏ間ＤＭＡ転
送信号を利用することにより、Ｉ／Ｏデバイス間のＤＭ
Ａ転送を実現するものである。
送信号を利用することにより、Ｉ／Ｏデバイス間のＤＭ
Ａ転送を実現するものである。
（発明の効果）
以上、説明して明らかなように本発明は、ＤＭＡＣにＩ
／Ｏデバイス間のＤＭＡ転送を制御する信号発生回路を
設け、この信号を利用してＩ／Ｏ間のＤＭＡ転送を可能
としたものであり、したがって■／○デバイス間でデー
タが直接、大量に転送可能であるから、データ伝送上実
施して大きな効果が得られる。
／Ｏデバイス間のＤＭＡ転送を制御する信号発生回路を
設け、この信号を利用してＩ／Ｏ間のＤＭＡ転送を可能
としたものであり、したがって■／○デバイス間でデー
タが直接、大量に転送可能であるから、データ伝送上実
施して大きな効果が得られる。
第１図は本発明の一実施例の動作のフローチャート、第
２図は従来のＤＭＡ転送動作のフローチャートを示す図
である。 特許出願人 松下電器産業株式会社 第１図
２図は従来のＤＭＡ転送動作のフローチャートを示す図
である。 特許出願人 松下電器産業株式会社 第１図
Claims (1)
- マイクロコンピュータ等を使用する情報システムにおい
て、直接メモリアクセス制御部にＩ／Ｏ間ＤＭＡ転送レ
ジスタ、および入出力デバイス相互の直接メモリアクセ
ス転送であることを示すＩ／Ｏ間ＤＭＡ転送信号の発生
回路を設け、前記Ｉ／Ｏ間ＤＭＡ転送レジスタによって
Ｉ／Ｏ間の直接転送を判断した後、上記Ｉ／Ｏ間ＤＭＡ
転送信号発生回路の出力信号により、各入出力デバイス
のメモリは書込み、または読出し信号が印加されてもア
クセスせず、またアドレス信号が入力されても、それを
無視させて入出力デバイス相互間で直接、メモリアクセ
ス転送を行うようにしたことを特徴とするＤＭＡ転送方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22659288A JPH0275050A (ja) | 1988-09-12 | 1988-09-12 | Ｄｍａ転送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22659288A JPH0275050A (ja) | 1988-09-12 | 1988-09-12 | Ｄｍａ転送方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0275050A true JPH0275050A (ja) | 1990-03-14 |
Family
ID=16847599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22659288A Pending JPH0275050A (ja) | 1988-09-12 | 1988-09-12 | Ｄｍａ転送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0275050A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58125130A (ja) * | 1982-01-20 | 1983-07-26 | Sanyo Electric Co Ltd | ダイレクトメモリアクセス回路 |
| JPS6024666A (ja) * | 1983-07-20 | 1985-02-07 | Yaskawa Electric Mfg Co Ltd | 高速ｄｍａ装置 |
| JPS62175854A (ja) * | 1986-01-30 | 1987-08-01 | Canon Inc | デ−タ転送方式 |
-
1988
- 1988-09-12 JP JP22659288A patent/JPH0275050A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58125130A (ja) * | 1982-01-20 | 1983-07-26 | Sanyo Electric Co Ltd | ダイレクトメモリアクセス回路 |
| JPS6024666A (ja) * | 1983-07-20 | 1985-02-07 | Yaskawa Electric Mfg Co Ltd | 高速ｄｍａ装置 |
| JPS62175854A (ja) * | 1986-01-30 | 1987-08-01 | Canon Inc | デ−タ転送方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4628482A (en) | Common memory control system with two bus masters | |
| JPS5925254B2 (ja) | デイジタル・デ−タ処理装置 | |
| JPH0275050A (ja) | Ｄｍａ転送方法 | |
| JP2001056803A (ja) | マイクロコンピュータ | |
| JPS62241045A (ja) | 記憶装置 | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JP2968636B2 (ja) | マイクロコンピュータ | |
| KR0165505B1 (ko) | 공유메모리를 사용한 통신장치 | |
| JPH05143718A (ja) | 画像処理装置 | |
| JPH036763A (ja) | Ｄｒａｍ型メモリ装置間の高速データ転送方法 | |
| JPS61134856A (ja) | Ｒａｍチエツク回路 | |
| JPH02245850A (ja) | バス診断方式 | |
| JPS6017140B2 (ja) | デ−タ処理装置におけるマイクロプログラムの実行順序制御方式 | |
| JPH081631B2 (ja) | Ｄｍａ制御装置 | |
| JPH02307149A (ja) | 直接メモリアクセス制御方式 | |
| JPH1031647A (ja) | データバス幅変換制御回路を有するｃｐｕボード | |
| JPH03161845A (ja) | 情報処理装置 | |
| JPS62279452A (ja) | メモリ制御装置 | |
| JPH10161929A (ja) | 電子装置 | |
| JPH10105457A (ja) | メモリ制御システムおよびメモリ制御回路 | |
| JPH01250163A (ja) | バス制御装置 | |
| JPH06110822A (ja) | 情報処理装置のｄｍａ制御装置及び該装置を用いたデータ制御方法 | |
| JPH0293971A (ja) | メモリアクセス回路 | |
| JPH03182956A (ja) | バッファメモリ共用方式 | |
| JPH02187849A (ja) | バス・インターフェース装置 |