JPH027436A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH027436A
JPH027436A JP15741988A JP15741988A JPH027436A JP H027436 A JPH027436 A JP H027436A JP 15741988 A JP15741988 A JP 15741988A JP 15741988 A JP15741988 A JP 15741988A JP H027436 A JPH027436 A JP H027436A
Authority
JP
Japan
Prior art keywords
semiconductor
type
heat treatment
strain
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15741988A
Other languages
Japanese (ja)
Other versions
JP2794572B2 (en
Inventor
Yoshinari Kiwaki
木脇 義成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP63157419A priority Critical patent/JP2794572B2/en
Publication of JPH027436A publication Critical patent/JPH027436A/en
Application granted granted Critical
Publication of JP2794572B2 publication Critical patent/JP2794572B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To enhance a gettering effect even in a main part of a semiconductor element by a method wherein the surface of a semiconductor substrate is made partially amorphous, a nitride film is formed on its region and, after that, a heat treatment is executed. CONSTITUTION:Ions of a P-type impurity used to form a base of an npn transistor, an emitter and a collector of a pnp lateral transistor, a resistance and the like are implanted selectively into a surface part of a silicon semiconductor layer 4; after that, the impurity is diffused; then, emitters 16e, 16c of the npn transistor, resistance regions 17, 18, 19, a P-type region forming an electrode of a MIS type capacitor, individual P-type regions 21 constituting an IIL and the like are formed. During this diffusion process, individual isolation layers 12... are made amorphous by implanting the ions of the P-type impurity; a strain caused by a thermal strain by a difference in a coefficient of thermal expansion between an SiN silm 8 and the semiconductor layer 4 is relaxed during a heat treatment. The strain has a strong gettering effect when it is relaxed; it powerfully absorbs a crystal defect and a heavy metal in the neighborhood.

Description

【発明の詳細な説明】 以下の順序に従って本発明を説明する。[Detailed description of the invention] The present invention will be described in the following order.

A、産業上の利用分野 B0発明の概要 C9従来技術 り1発明が解決しようとする問題点 (A、産業上の利用分野) 本発明は半導体装置の製造方法、特に有効にゲッタリン
グをする半導体装置の製造方法に関する。
A. Field of industrial application B0 Overview of the invention C9 Prior art 1. Problems to be solved by the invention (A. Field of industrial application) The present invention relates to a method for manufacturing a semiconductor device, and in particular to a method for manufacturing a semiconductor device that performs gettering effectively. The present invention relates to a method for manufacturing a device.

(B、発明の概要) 本発明は、ゲッタリングをする半導体装置の製造方法に
おいて、 半導体素子の要部に対して有効にゲッタリングできるよ
うにするため、 半導体基体の表面を部分的に非晶質化する工程と、非晶
質化される(あるいはされた)領域上に窒化膜を形成す
る工程と、上記2つの工程が終了した後に熱処理する熱
処理工程とを有するものである。
(B. Summary of the Invention) The present invention provides a method for manufacturing a semiconductor device that performs gettering, in which the surface of a semiconductor substrate is partially amorphous in order to effectively getter the essential parts of a semiconductor element. The method includes a step of crystallizing, a step of forming a nitride film on a region to be (or has been) amorphized, and a heat treatment step of performing heat treatment after the above two steps are completed.

(C,従来技術) 半導体基体中の結晶欠陥及び重金属を除去するゲッタリ
ングは半導体基体に形成される半導体装fの特性を良い
ものにするうえで必要であるが、従来においてゲッタリ
ングは、特開昭49−40856号公報に記載されてい
るように多結晶シリコン膜がゲッタリング効果を持つこ
とを利用し、半導体基体上に多結晶シリコン膜を形成し
、その後高温で熱処理することにより半導体基体中の結
晶欠陥及び重金属をその多結晶シリコン膜中に集めると
いう方法で行われることが多かった。尤も、上記公報に
記載された方法は半導体基体の表面に多結晶シリコン膜
を形成し、熱処理後その多結晶シリコン膜を除去すると
いうものであるが、実際に多く行われているのは、半導
体基体の裏面に多結晶シリコン膜を形成する方法である
。また多結晶シリコン膜に代えてLP(低圧)SiN(
窒化1摸)を用いる場合もあり、更にはプロセス途中に
半導体基体の裏面にpoci3をデボしたり、あるいは
リンPをイオン打込みしたりしてゲッタリングを行う方
法も採られることがある。
(C, Prior Art) Gettering, which removes crystal defects and heavy metals in a semiconductor substrate, is necessary to improve the characteristics of a semiconductor device f formed on a semiconductor substrate. As described in Japanese Patent Publication No. 49-40856, by utilizing the gettering effect of a polycrystalline silicon film, a polycrystalline silicon film is formed on a semiconductor substrate, and then heat treatment is performed at a high temperature to form a semiconductor substrate. This was often done by collecting crystal defects and heavy metals inside the polycrystalline silicon film. Of course, the method described in the above publication involves forming a polycrystalline silicon film on the surface of a semiconductor substrate and removing the polycrystalline silicon film after heat treatment; This method forms a polycrystalline silicon film on the back surface of a substrate. Also, instead of polycrystalline silicon film, LP (low pressure) SiN (
In some cases, nitriding (1) is used, and in some cases, gettering is performed by depositing poci3 on the back surface of the semiconductor substrate during the process, or by implanting phosphorus P ions.

また、別のゲッタリング方法として半導体基体中に酸素
を注入しておき(例えば半導体インゴットの製造段階で
注入)、その酸素を利用してゲッタリングする方法もあ
る。
Further, as another gettering method, there is a method in which oxygen is injected into the semiconductor substrate (for example, injected at the manufacturing stage of a semiconductor ingot) and gettering is performed using the oxygen.

(D、発明が解決しようとする問題点)ところで、半導
体基体の裏面に多結晶シリコン膜を形成し、熱処理によ
りゲッタリングするというゲッタリング方法にはゲッタ
リング効果が持続しないという問題があった。というの
は、バイポーラ半導体装置を製造する場合のコレクタ拡
散工程では加熱温度を1200℃程度にするが、多結晶
シリコン膜を1100℃以上にするとゲッタリング効果
がほとんどなくなるからである。そのため、バイポーラ
トランジスタの特性を最も大きく左右するベース、エミ
ッタの形成段階ではゲッタリング効果がほとんど得られ
ず、半導体素子の要部における結晶欠陥、重金属の除去
を有効に行えず、特性劣化を有効に防止することは非常
に困難であった。このことは、上記の特開昭49−40
856号公報に記載されたところの半導体基体表面に多
結晶シリコン膜を形成し、熱処理後除去するというゲッ
タリング法においても同じであり、またゲッタリングの
ための膜として5iN(シリコン窒化膜)膜を形成する
方法においても同様である。
(D. Problems to be Solved by the Invention) By the way, a gettering method in which a polycrystalline silicon film is formed on the back surface of a semiconductor substrate and gettering is performed by heat treatment has a problem that the gettering effect does not last. This is because, although the heating temperature is set to about 1200° C. in the collector diffusion step when manufacturing a bipolar semiconductor device, if the polycrystalline silicon film is heated to 1100° C. or higher, the gettering effect will almost disappear. As a result, almost no gettering effect can be obtained during the formation of the base and emitter, which have the greatest influence on the characteristics of bipolar transistors, and crystal defects and heavy metals in the main parts of semiconductor devices cannot be effectively removed, which effectively reduces the deterioration of characteristics. It was very difficult to prevent it. This is explained in the above-mentioned Japanese Patent Application Laid-Open No. 49-40
The same applies to the gettering method described in Japanese Patent No. 856, in which a polycrystalline silicon film is formed on the surface of a semiconductor substrate and removed after heat treatment. The same applies to the method of forming.

また、POCfL3をプロセス途中に半導体基体裏面に
プレデポジションするというゲッタリング方法にはゲッ
タリング効果があるけれども拡散炉にてプレデボンジシ
ョンする方法なので炉管環の難しさがあり、またリンP
のミストによる汚れ(dust)が生じる等無視できな
い問題がある。また、多結晶シリコン膜によるゲッタリ
ング、poci、のプレデポジションによるゲッタリン
グのいずれもコストが無視できない程大きいという欠点
を有している。
In addition, the gettering method of pre-depositing POCfL3 on the back surface of the semiconductor substrate during the process has a gettering effect, but since it is a method of pre-deposition in a diffusion furnace, there are difficulties with the furnace tube ring.
There are problems that cannot be ignored, such as the occurrence of dust due to the mist. Further, gettering using a polycrystalline silicon film and gettering using pre-deposition of poci both have the disadvantage that the cost is too large to ignore.

そして、半導体基体中に酸素を注入しておくというゲッ
タリング法は、酸素濃度の均一性を得ることが難しく、
実用化が難しいとうのが実情である。また、酸素はドナ
ー不純物として作用するので、酸素によるゲッタリング
をすると抵抗率の制御を困難にするという問題に直面す
ることにもなる。
In the gettering method, which involves injecting oxygen into the semiconductor substrate, it is difficult to obtain uniform oxygen concentration.
The reality is that it is difficult to put it into practical use. Furthermore, since oxygen acts as a donor impurity, gettering with oxygen also poses the problem of making it difficult to control the resistivity.

本発明はこのような問題点を解決すべく為されたもので
あり、著しいコスト環を招くことなくゲッタリング効果
を持続して得るようにすることにより崖;導体素子の要
部に対してもゲッタリング効果を及ぼして低価格で性能
の良いバイポーラIC等の半導体装置を得ることができ
るようにすることを目的とする。
The present invention has been made to solve these problems, and by making it possible to sustainably obtain the gettering effect without incurring a significant cost increase, the present invention can also be applied to the main parts of the conductor element. It is an object of the present invention to produce a semiconductor device such as a bipolar IC with good performance at low cost by exerting a gettering effect.

(E、問題点を解決するための手段) 本発明半導体装置の製造方法は上記問題点を解決するた
め、半導体基体の表面を部分的に非晶質化する工程と、
非晶質化される(された)領域上に窒化膜を形成する工
程と、この2つの工程の終了後に熱処理する熱処理工程
を有することを特徴とする。
(E. Means for Solving the Problems) In order to solve the above problems, the method for manufacturing a semiconductor device of the present invention includes a step of partially making the surface of a semiconductor substrate amorphous;
It is characterized by having a step of forming a nitride film on a region to be (or has been) made amorphous, and a heat treatment step of performing heat treatment after these two steps are completed.

(F、作用) 本発明半導体装置の製造方法によれば、半導体基体表面
を部分的に非晶質化する処理と、その非晶質化した(あ
るいは非晶質化する)ところへの窒化膜の形成と、熱処
理とを行うので、半導体基体表面が部分的に非晶質化す
ると共に窒化膜と半導体基体との熱膨張係数の差によっ
てその非晶質化した部分に大きな歪が生じ、ゲッタの核
となる。そして、その歪の大きなゲッタ核は熱処理の際
に歪が緩和されることになるが、その歪が緩和される際
に強力なゲッタリング効果を持つことになる。そして、
そのゲッタリング効果によって半導体素子の要部、例え
ばベース、エミッタ内の結晶欠陥や重金属を吸収するこ
とができる。というのは、ゲッタ核は半導体基体の表面
に形成されており、ベース、エミッタと同じ高さに位置
していることになるので、ベース、エミッタと非常に近
接している。従って、ゲッタ核の持つゲッタリング効果
をベース、エミッタに非常に効果的に及ぼすことになる
からである。
(F. Effect) According to the method for manufacturing a semiconductor device of the present invention, the surface of the semiconductor substrate is partially amorphized, and a nitride film is formed on the amorphous (or amorphous) area. As a result, the surface of the semiconductor substrate partially becomes amorphous, and the difference in thermal expansion coefficient between the nitride film and the semiconductor substrate causes large distortions in the amorphous portion, which causes the getter to deteriorate. The core of Then, the strain of the highly strained getter nucleus is relaxed during heat treatment, and when the strain is relaxed, it has a strong gettering effect. and,
The gettering effect can absorb crystal defects and heavy metals in the main parts of the semiconductor device, such as the base and emitter. This is because the getter nucleus is formed on the surface of the semiconductor substrate and is located at the same height as the base and emitter, so it is very close to the base and emitter. Therefore, the gettering effect of the getter nucleus is very effectively exerted on the base and emitter.

そして、ゲッタ核は、部分的に非晶質化しそこに窒化膜
を形成することにより選択的に設けることができるので
、その位置を半導体素子と、あるいは半導体素子の要部
とずらすことによりゲッタ核の持つ歪による悪影響は半
導体素子あるいは半導体素子の要部には及ばないように
することができる。
Since the getter nucleus can be selectively provided by partially making it amorphous and forming a nitride film there, the getter nucleus can be provided by shifting its position from the semiconductor element or from the main part of the semiconductor element. It is possible to prevent the adverse effects of strain on the semiconductor element or the essential parts of the semiconductor element.

(G、実施例)[第1図、第2図] 以下、本発明半導体装置の製造方法を図示実施例に従っ
て詳細に説明する。
(G, Embodiment) [FIGS. 1 and 2] Hereinafter, a method for manufacturing a semiconductor device of the present invention will be described in detail according to the illustrated embodiment.

第1図(A)乃至(J)は本発明半導体装置の製造方法
の一つの実施例を工程順に示す断面図である。
FIGS. 1A to 1J are cross-sectional views showing one embodiment of the method for manufacturing a semiconductor device of the present invention in the order of steps.

(A)P型半導体基体の表面部にn+型型数散層2a2
b、2C12dを選択的に形成する。該拡散層2a、2
b、2c、2dは後で埋込層となるもので、拡散層2a
はnpnトランジスタ用の埋込層、拡散層2bはnpn
ラテラルトランジスタ用の埋込層、2Cは抵抗領域用埋
込層、2dは11L用の埋込層である。該6拡散層2a
、2b、2c、2dはSin、膜(膜厚3300人)3
をマスクとするアンチモンsbの拡散により形成される
。第1図(A)は拡散層2a、2b、2c、2d後の状
態を示す。
(A) n+ type scattered layer 2a2 on the surface of the P type semiconductor substrate
b, selectively forming 2C12d. The diffusion layers 2a, 2
b, 2c, and 2d will become buried layers later, and the diffusion layer 2a
is a buried layer for an npn transistor, and the diffusion layer 2b is an npn transistor.
2C is a buried layer for the lateral transistor, 2d is a buried layer for 11L. Said 6 diffusion layer 2a
, 2b, 2c, 2d are Sin, film (film thickness 3300 people) 3
It is formed by diffusion of antimony sb using as a mask. FIG. 1(A) shows the state after the diffusion layers 2a, 2b, 2c, and 2d.

(B)次に、半導体基体1上の上記5in2膜3を除去
し、同図(B)に示すように半導体基体1上にn型のシ
リコン半導体層(厚さ2μm)4をエピタキシャル成長
させる。
(B) Next, the 5in2 film 3 on the semiconductor substrate 1 is removed, and an n-type silicon semiconductor layer (thickness: 2 μm) 4 is epitaxially grown on the semiconductor substrate 1, as shown in FIG. 2(B).

(C)次に、同図(C)に示すようにn型シリコン半導
体層4の表面に200人の厚さの5in2膜5を形成す
る。
(C) Next, as shown in FIG. 2C, a 5in2 film 5 having a thickness of 200 mm is formed on the surface of the n-type silicon semiconductor layer 4.

(D)次に、SiO,@s上にレジスト膜6を選択的に
形成し、該レジスト膜6をマスクとしてSiO2膜5を
エツチングする。具体的にはアイソレーション層を形成
すべき領域と対応したところが窓開部7.7.7.7、
・・・となるようにレジスト膜6を選択的に形成し、該
レジスト膜6をマスクとして5i02膜5をエツチング
する。第1図(D)は5totllfi5のエツチング
後の状態をンr警す。
(D) Next, a resist film 6 is selectively formed on the SiO, @s, and the SiO2 film 5 is etched using the resist film 6 as a mask. Specifically, the area corresponding to the area where the isolation layer is to be formed is the window opening 7.7.7.7.
A resist film 6 is selectively formed so that... and the 5i02 film 5 is etched using the resist film 6 as a mask. FIG. 1(D) shows the state of 5totllfi5 after etching.

(E)次に、減圧CVD法により第1図(E)に示すよ
うに半導体層4表面の露出した部分上も含め5in2膜
5上に例えば510人程度の厚さの5iNl15i8を
形成する。しかして、該SiN膜8はS i O2膜5
がエツチングされた部分においてはn型エピタキシャル
成長層4と直接接することになる。この5iNl漠8は
P型アイソレーション層を形成するにあたってのアイソ
レーションのn型化の原因となるアウトデイフュージョ
ンを防上するために形成されるが、本実施例においては
それだけでなく、半導体層4表面と直接接触する部分に
おいて熱応力による歪を生ぜしめる役割を担うのである
(E) Next, as shown in FIG. 1(E), a 5iNl15i8 film having a thickness of, for example, about 510 layers is formed on the 5in2 film 5 including the exposed portion of the surface of the semiconductor layer 4 by low pressure CVD. Therefore, the SiN film 8 is the SiO2 film 5.
The etched portion comes into direct contact with the n-type epitaxial growth layer 4. This 5iNl space 8 is formed in order to prevent out-diffusion that causes the isolation to become n-type when forming a P-type isolation layer. It plays the role of causing distortion due to thermal stress in the parts that are in direct contact with the 4-surface.

(F)次に、第1図(F)に示すように、SiN膜8の
表面にレジスト膜9を選択的に形成し、該レジスト膜9
をマスクとして半導体層4の表面のアイソレーション層
を形成すべきところに例えばホウ素B等のP型不純物1
0をイオン打込みする。これによりイオン打込みされた
部分が非晶質化する。
(F) Next, as shown in FIG. 1(F), a resist film 9 is selectively formed on the surface of the SiN film 8.
Using this as a mask, a P-type impurity 1 such as boron B is added to the surface of the semiconductor layer 4 where an isolation layer is to be formed.
0 is ion implanted. As a result, the ion-implanted portion becomes amorphous.

(G)次に、SiN膜8のラテラルトランジスタのバン
チスルー防止用n型領域を形成すべき部分と対応したと
ころをフォトエツチングにより除去し、この5iNP7
!A8をマスクとして第1図(G)に示すようにn型不
純物11をイオン打込みする。
(G) Next, the portion of the SiN film 8 corresponding to the portion where the n-type region for preventing bunch-through of the lateral transistor is to be formed is removed by photoetching, and the 5iNP7 is removed.
! Using A8 as a mask, n-type impurity 11 is ion-implanted as shown in FIG. 1(G).

(H)次に、例えば1100℃の温度で不純物10.1
1を拡散して第1図(H)に示すようにP型アイソレー
ション層12.12、・・・及びパンチスルー防止用n
型拡散層13を形成する。そして、この拡散処理中にお
いてアイソレーション層12.12、・・・内、特に表
面近傍にはSiN膜8とシリコン半導体層4との熱膨張
係数の違いに起因した熱応力による歪が生じる。この歪
はアイソレーション層2a、2b、2c、2d中のみに
生じ、アイソレーション層2a、2b、2C12dによ
り囲まれた素子形成領域内には生じない。
(H) Next, for example, at a temperature of 1100°C, impurities 10.1
1 is diffused to form P-type isolation layers 12, 12, . . . and punch-through prevention n as shown in FIG.
A mold diffusion layer 13 is formed. During this diffusion process, distortion occurs in the isolation layers 12, 12, . . . , particularly in the vicinity of the surface, due to thermal stress caused by the difference in coefficient of thermal expansion between the SiN film 8 and the silicon semiconductor layer 4. This strain occurs only in the isolation layers 2a, 2b, 2c, and 2d, and does not occur in the element formation region surrounded by the isolation layers 2a, 2b, and 2C12d.

その後、npn)ランジスタのベース、pnpラテラル
トランジスタのエミッタ・コレクタ、抵抗等を形成する
ためのP型不純物をシリコン半導体層4の表面部に選択
的にイオン打込みし、その後、例えば1100℃の温度
で拡散することにより第1図(1)に示すようにnpn
トランジスタのエミッタ16e、16c1抵抗領域17
.18.19、MIS型コンデンサの電極を成すP型頭
域20、IILを構成する各P型頭域21.21.21
.21等を形成する。この拡散工程では、単にnpnト
ランジスタのベース15等が形成されるだけでなく、各
アイソレーション層12.12、・・・中にP型不純物
のイオン打込みによる非晶質化と、SiN膜8・半導体
層4間の熱膨張係数との差による熱応力によって生じて
いた歪が1100℃という温度で熱処理される際に緩和
される。そして、その歪はその緩和をされる際に強力な
ゲッタリング効果を持ち、付近の結晶欠陥、重金属を強
力に吸収する。従って、アイソレーション層12.12
、・・・によって囲繞された各半導1体素子の要部(例
えばベース、エミッタ等)は結晶性が良くなり、重金属
もなくなる。
Thereafter, P-type impurity ions are selectively implanted into the surface of the silicon semiconductor layer 4 to form the base of the npn) transistor, the emitter/collector of the pnp lateral transistor, the resistor, etc. By diffusing npn as shown in Figure 1 (1)
Transistor emitter 16e, 16c1 resistance region 17
.. 18.19, P-type head area 20 forming the electrode of MIS type capacitor, each P-type head area 21.21.21 forming IIL
.. 21 etc. is formed. In this diffusion step, not only the base 15 of the npn transistor is formed, but also the isolation layers 12, 12, . . . are made amorphous by ion implantation of P-type impurities, Strain caused by thermal stress due to the difference in thermal expansion coefficient between the semiconductor layers 4 is relaxed during heat treatment at a temperature of 1100°C. When the strain is relaxed, it has a strong gettering effect and strongly absorbs nearby crystal defects and heavy metals. Therefore, the isolation layer 12.12
, . . . The main parts (for example, the base, emitter, etc.) of each semiconductor element surrounded by the elements have improved crystallinity and are free of heavy metals.

更に、その後にnpn)−ランジスタのエミッタ、pn
pタテラルトランジスタのベース取り出し領域(オーミ
ックコンタクト領域)等を形成するためのn型不純物の
選択的なイオン打込みを行い、しかる後、例えば110
0℃の温度で拡散することにより第1図(J)に示すよ
うにnpnトランジスタのエミッタ22、コレクタ電極
取り出しくオーミックコンタクト)半導体領域23、ラ
テラルトランジスタのベース電極取り出しくオーミック
コンタクト)半導体領域24を形成する。
Furthermore, after that npn) - the emitter of the transistor, pn
Selective ion implantation of n-type impurities is performed to form the base extraction region (ohmic contact region) of the p lateral transistor, and then, for example, 110
By diffusing at a temperature of 0°C, as shown in FIG. Form.

この工程においても熱処理によりアイソレーション層1
2.12、・・・内の歪が緩和されるがその際にもゲッ
タリング効果を持ち、付近の結晶欠陥、重金属を強力に
吸収する。従って、アイソレーション層12.12、・
・・によって囲繞された各半導体素子の要部、例えばn
pnトランジスタのベース、エミッタ等は結晶性が更に
良くなり、非常に高性能の半導体素子が得られることに
なる。
In this step as well, the isolation layer 1 is formed by heat treatment.
2.12, ... is relaxed, but it also has a gettering effect and strongly absorbs nearby crystal defects and heavy metals. Therefore, the isolation layer 12.12,
The main part of each semiconductor element surrounded by..., for example n
The crystallinity of the base, emitter, etc. of the pn transistor is further improved, and a semiconductor element with very high performance can be obtained.

本半導体装置の製造方法においては、半導体層4表面に
全面的に形成された5to2n桑sのアイソレーション
層を形成すべき部分をエツチングして゛ト導体層4の表
面を露出させ、その後、SiN膜8を形成することによ
り熱処理したときにアイソレーション層を形成すべき部
分に熱応力が生じるようにし、その後、アイソレーショ
ン層を形成すべき部分にアイソレーション層を形成する
ための不純物のイオン打込みをすることにより非晶質化
し、その後、アソレーション層を形成するための不純物
拡散用熱処理、ベース形成のための拡散用熱処理、エミ
ッタ形成のための拡散用熱処理を行うので、アイソレー
ション層4、特にその表面部にゲッタリング効果を持つ
歪が生じる。
In the manufacturing method of the present semiconductor device, the surface of the conductive layer 4 is exposed by etching the portion where the isolation layer of 5 to 2 nm is to be formed, which is formed entirely on the surface of the semiconductor layer 4, and then the SiN film is etched. 8, so that thermal stress is generated in the part where the isolation layer is to be formed when heat treatment is performed, and then impurity ions are implanted to form the isolation layer in the part where the isolation layer is to be formed. After that, heat treatment for impurity diffusion to form an isolation layer, heat treatment for diffusion to form a base, and heat treatment for diffusion to form an emitter are performed. Distortion with a gettering effect occurs on the surface.

従って、各半導体素子はゲッタリング効果のある歪を持
ったアイソレーション層により囲繞されることになり、
延いては表面及びその近傍の半導体At−の要部となる
部分の結晶欠陥がアイソレーション層に吸収されるので
ある。そして、このゲッタリング効果はベース形成段階
でも、エミッ夕形成段階でも得られる。
Therefore, each semiconductor element is surrounded by a strained isolation layer that has a gettering effect.
As a result, crystal defects on the surface and in the vicinity of the semiconductor At-, which are essential parts, are absorbed by the isolation layer. This gettering effect can be obtained both in the base formation stage and in the emitter formation stage.

そして、熱応力によりアイソレーション層内、特にその
表面に歪を生せしめることは、Sin。
The generation of strain within the isolation layer, especially on its surface, due to thermal stress is a sin.

膜5が選択的に形成された半導体基体表面にアウトデイ
フュージョン防止用のSiN膜8を形成することによっ
て行うことができ、また非晶質化することによって歪を
生ぜしめることはアイソレーション層を形成するために
必要な不純物のイオン打込みをすることにより行うこと
ができる。従って、徒らに工程を増すことなく、ゲッタ
リング効果を得ることができる。
This can be done by forming an SiN film 8 for out-diffusion prevention on the surface of the semiconductor substrate on which the film 5 is selectively formed, and the isolation layer can be prevented from becoming amorphous and causing distortion. This can be done by implanting ions of impurities necessary for formation. Therefore, the gettering effect can be obtained without needlessly increasing the number of steps.

ところで、上記実施例においては、半導体層4のアイソ
レーション層を形成すべき部分の表面を露出させてSi
N膜8を形成した後非晶買化及びアイソレーション層形
成のための不純物のイオン打込みをしていた。
By the way, in the above embodiment, the surface of the portion of the semiconductor layer 4 where the isolation layer is to be formed is exposed and the Si layer is formed.
After forming the N film 8, impurity ions were implanted for amorphous conversion and isolation layer formation.

しかし、その順序を逆にしても良い。第2図(A)乃至
(C)はそのような実施例を工程順に示すものであり、
同図(A)に示すように半導体層4の表面にSiO2膜
5を全面的に形成し、該5in2膜5上にレジスト膜6
を選択的に形成し、該レジスト膜6をマスクとして不純
物をイオン打込みすることにより半導体層4表面のアイ
ソレージジン層を形成すべき部分のみにアイソレーショ
ン層形成用の不純物10を導入する。次に、5i02k
”のアイソレーション層を形成すべき部分をエツチング
して半導体層4表面を露出させ、その後第2図(B)に
示すようにSiN膜8を形成し、しかる後、イオン打込
みされた不純物10を例えば1100℃の温度で拡散し
て第2図(C)に示すようにアイソレーション層12を
形成する。すると、その後の例えばベース拡散、エミッ
タ拡散の際にアイソレーション層12中の歪によって半
導体素子の表面に対してゲッタリングが為されることに
なることは第1図に示した実施例の場合と同様である。
However, the order may be reversed. FIGS. 2(A) to 2(C) show such an embodiment in the order of steps,
As shown in FIG. 4A, a SiO2 film 5 is formed entirely on the surface of the semiconductor layer 4, and a resist film 6 is formed on the 5in2 film 5.
is selectively formed and impurity ions are implanted using the resist film 6 as a mask, thereby introducing an impurity 10 for forming an isolation layer only into a portion of the surface of the semiconductor layer 4 where an isolating layer is to be formed. Next, 5i02k
The surface of the semiconductor layer 4 is exposed by etching the portion where the isolation layer is to be formed, and then a SiN film 8 is formed as shown in FIG. For example, the isolation layer 12 is formed by diffusion at a temperature of 1100° C. as shown in FIG. The fact that gettering is performed on the surface is the same as in the embodiment shown in FIG.

(H,発明の効果) 以上に述べたように、本発明半導体装置の製造方法は、
半導体基体の表面を部分的に非晶質化する工程と、該非
晶質化される(された)領域上に窒化膜を形成する工程
と、熱処理をする工程とを有することを特徴とするもの
である。
(H, Effects of the Invention) As described above, the method for manufacturing a semiconductor device of the present invention is as follows:
A method characterized by comprising a step of partially amorphizing the surface of a semiconductor substrate, a step of forming a nitride film on the region to be (or has been) amorphized, and a step of performing heat treatment. It is.

従って、本発明半導体装置の製造方法によれば、半導体
基体表面に部分的にゲッタリング用の歪を形成すること
ができ、半導体素子、特にその要部を形成する際にその
歪によってその半導体素子特にその要部の結晶欠陥、重
金属を吸収することができる。
Therefore, according to the method for manufacturing a semiconductor device of the present invention, it is possible to partially form a strain for gettering on the surface of a semiconductor substrate, and when forming a semiconductor element, especially a main part thereof, the strain causes the semiconductor element to be damaged. In particular, it can absorb crystal defects and heavy metals in the main parts.

そして、その歪は、部分的に非晶質化し窒化膜を半導体
基体表面に部分的に形成することにより選択的に設ける
ことができるのでその位置を半導体素子と、あるいは少
なくとも半導体素子の要部とずらすことにより歪の悪影
響は半導体素子あるいはその要部に及ばないようにする
ことができる。
The strain can be selectively created by partially amorphizing the semiconductor substrate and forming a nitride film on the surface of the semiconductor substrate. By shifting, it is possible to prevent the adverse effects of strain from reaching the semiconductor element or its essential parts.

第2図(A)乃至(C)は本発明半導体装置の製造方法
の別の実施例を工程順に示す断面図である。
FIGS. 2A to 2C are cross-sectional views showing another embodiment of the method for manufacturing a semiconductor device of the present invention in the order of steps.

符号の説明 1.4・・・半導体基体、 8・・・窒化膜。Explanation of symbols 1.4...Semiconductor substrate, 8...Nitride film.

【図面の簡単な説明】[Brief explanation of the drawing]

Claims (1)

【特許請求の範囲】[Claims] (1)半導体基体の表面を部分的に非晶質化する工程と
、 上記非晶質化される領域上に窒化膜を形成する工程と、 熱処理をする工程と、 を有することを特徴とする半導体装置の製造方法
(1) It is characterized by comprising the steps of: partially making the surface of the semiconductor substrate amorphous; forming a nitride film on the region to be made amorphous; and performing heat treatment. Manufacturing method of semiconductor device
JP63157419A 1988-06-24 1988-06-24 Method for manufacturing semiconductor device Expired - Fee Related JP2794572B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63157419A JP2794572B2 (en) 1988-06-24 1988-06-24 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63157419A JP2794572B2 (en) 1988-06-24 1988-06-24 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH027436A true JPH027436A (en) 1990-01-11
JP2794572B2 JP2794572B2 (en) 1998-09-10

Family

ID=15649223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63157419A Expired - Fee Related JP2794572B2 (en) 1988-06-24 1988-06-24 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2794572B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114496733A (en) * 2022-04-15 2022-05-13 济南晶正电子科技有限公司 High-resistivity composite substrate, preparation method and electronic component

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5658226A (en) * 1979-10-17 1981-05-21 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS5762538A (en) * 1980-10-01 1982-04-15 Nec Corp Manufacture of semiconductor device
JPS5889868A (en) * 1981-11-24 1983-05-28 Nec Corp Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5658226A (en) * 1979-10-17 1981-05-21 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS5762538A (en) * 1980-10-01 1982-04-15 Nec Corp Manufacture of semiconductor device
JPS5889868A (en) * 1981-11-24 1983-05-28 Nec Corp Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114496733A (en) * 2022-04-15 2022-05-13 济南晶正电子科技有限公司 High-resistivity composite substrate, preparation method and electronic component
CN114496733B (en) * 2022-04-15 2022-07-29 济南晶正电子科技有限公司 High-resistivity composite substrate, preparation method and electronic component

Also Published As

Publication number Publication date
JP2794572B2 (en) 1998-09-10

Similar Documents

Publication Publication Date Title
US4505759A (en) Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
JPH04343434A (en) Manufacture of semiconductor device
JPH027436A (en) Manufacture of semiconductor device
US20020042178A1 (en) Bipolar transistor manufacturing
JPH0547913A (en) Manufacture of semiconductor device
JPS5878457A (en) Manufacture of semiconductor device
JPH079929B2 (en) Method of manufacturing integrated circuit
JPS6238869B2 (en)
JPH04152670A (en) Manufacture of photodetector
JP3327658B2 (en) Manufacturing method of vertical bipolar transistor
JP3051088B2 (en) Method for manufacturing extrinsic base of NPN transistor using high frequency bipolar technology
JP3229026B2 (en) Manufacturing method of bipolar transistor
JPH01108772A (en) Manufacture of bipolar transistor
JPH03159151A (en) Manufacture of semiconductor device
JP2722829B2 (en) Method for manufacturing semiconductor device
JP2571449B2 (en) Manufacturing method of bipolar IC
JP3365972B2 (en) Semiconductor manufacturing method
JP2943280B2 (en) Method for manufacturing semiconductor device
JPS641933B2 (en)
JPS63144567A (en) Manufacture of semiconductor device
JPH0621077A (en) Semiconductor device and manufacture thereof
JPH07201873A (en) Manufacture of semiconductor device
JPH0442936A (en) Manufacture of semiconductor device
JPH02210836A (en) Manufacture of semiconductor device
JPH07193082A (en) Semiconductor device and its manufacture

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees