JPH0273723A - Da変換器 - Google Patents
Da変換器Info
- Publication number
- JPH0273723A JPH0273723A JP22613488A JP22613488A JPH0273723A JP H0273723 A JPH0273723 A JP H0273723A JP 22613488 A JP22613488 A JP 22613488A JP 22613488 A JP22613488 A JP 22613488A JP H0273723 A JPH0273723 A JP H0273723A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- waveform
- circuit
- capacitor
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 abstract description 15
- 239000003990 capacitor Substances 0.000 abstract description 11
- 230000010355 oscillation Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 7
- 238000007599 discharging Methods 0.000 description 4
- 238000010277 constant-current charging Methods 0.000 description 3
- 238000007600 charging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/661—Improving the reconstruction of the analogue output signal beyond the resolution of the digital input signal, e.g. by interpolation, by curve-fitting, by smoothing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル信号をアナログ信号に変換する回路
または装置に関し、特にP CM (PulseCod
e Modulation)信号をアナログ信号に変換
する回路または装置に関する。
または装置に関し、特にP CM (PulseCod
e Modulation)信号をアナログ信号に変換
する回路または装置に関する。
従来、DA変換器は、第4図に示すように、DA変換回
路の出力波形が階段形になっているため、滑らかなアナ
ログ信号を得るには、ろ波回路を付加する必要があった
。
路の出力波形が階段形になっているため、滑らかなアナ
ログ信号を得るには、ろ波回路を付加する必要があった
。
上述した従来のDA変換器は、ろ波回路を有しているた
め、第6図に示すように、矩形波のような振幅変化の激
しい波形を再現しようとすると、その振幅変化部分にろ
波回路の共振に起因する振動を生じるという欠点がある
。
め、第6図に示すように、矩形波のような振幅変化の激
しい波形を再現しようとすると、その振幅変化部分にろ
波回路の共振に起因する振動を生じるという欠点がある
。
上述した従来のDA変換器に対し、本発明は、階段波形
を直線補間することにより、第5図に示すような直線補
間波形を出力するという相違点を有する。
を直線補間することにより、第5図に示すような直線補
間波形を出力するという相違点を有する。
本発明のDA変換器は、階段形の出力波形を直線で補間
するための直線補間機能を有している。
するための直線補間機能を有している。
次に本発明の実施例を図面を参照して説明する。
第1図は本発明の第1の実施例のブg 、り図である。
第3図は各部の信号波形の一例である。nビットディジ
タル入力信号1は、PCM信号であり、クロックパルス
信号2は、ディジタル入力信号1をアナログ信号に変換
するためのタイミング信号である。データ保持回路3及
び5はクロックパルス信号2が入力された瞬間のnビッ
トの入力データを次のクロックパルス信号が入力される
までの間、出力し続ける。nピッ)DA変換回路4及び
6は、入力されたnビットのディジタル入力信号に対応
したレベルの信号を発生させる。入力信号がディジタル
であるため、その出力波形は階段波形信号7及び8にな
る。定電流充放電回路9は、■入力端子の信号がO入力
端子の信号より大きい場合に■入力端子とO入力端子に
印加された信号振幅差の絶対値に比例した大きさの定電
流でコンデンサ10を充電し、逆の場合に振幅差の絶対
値に比例した定電流でコンデンサ10を放電させる。
タル入力信号1は、PCM信号であり、クロックパルス
信号2は、ディジタル入力信号1をアナログ信号に変換
するためのタイミング信号である。データ保持回路3及
び5はクロックパルス信号2が入力された瞬間のnビッ
トの入力データを次のクロックパルス信号が入力される
までの間、出力し続ける。nピッ)DA変換回路4及び
6は、入力されたnビットのディジタル入力信号に対応
したレベルの信号を発生させる。入力信号がディジタル
であるため、その出力波形は階段波形信号7及び8にな
る。定電流充放電回路9は、■入力端子の信号がO入力
端子の信号より大きい場合に■入力端子とO入力端子に
印加された信号振幅差の絶対値に比例した大きさの定電
流でコンデンサ10を充電し、逆の場合に振幅差の絶対
値に比例した定電流でコンデンサ10を放電させる。
高入力インピーダンス緩衝回路11は、コンデンサlO
の充放電に影雪を与えないようにコンデンサlOの端子
電圧を外部へ伝える。直線補間信号12は本発明の出力
信号である。
の充放電に影雪を与えないようにコンデンサlOの端子
電圧を外部へ伝える。直線補間信号12は本発明の出力
信号である。
nビットディジタル入力信号1は、クロックパルス信号
2がデータ保持回路3に入力された瞬間から次のクロッ
クパルス信号が入力されるまで、データ保持回路3から
nピッ)DA変換回路4とデータ保持回路5に出力され
ている。
2がデータ保持回路3に入力された瞬間から次のクロッ
クパルス信号が入力されるまで、データ保持回路3から
nピッ)DA変換回路4とデータ保持回路5に出力され
ている。
次のクロックパルス信号がデータ保持回路3に入力され
ると新たなnビットディジタル入力信号が、データ保持
回路3からnピッ)DA変換回路4とデータ保持回路5
に出力される。このときデータ保持回路5からnビット
DA変換回路6にlクロック前のディジタル入力信号が
、出力される。
ると新たなnビットディジタル入力信号が、データ保持
回路3からnピッ)DA変換回路4とデータ保持回路5
に出力される。このときデータ保持回路5からnビット
DA変換回路6にlクロック前のディジタル入力信号が
、出力される。
すなわち、nビットDA変換回路4とnビットDA変換
回路6のディジタル入力信号は、常に1クロック分ずれ
ている。そのため、DA変換回路の出力信号である階段
波形信号7と、階段波形信号8の間には、1クロック間
の信号の変化分だけ、信号振幅差が生じている。
回路6のディジタル入力信号は、常に1クロック分ずれ
ている。そのため、DA変換回路の出力信号である階段
波形信号7と、階段波形信号8の間には、1クロック間
の信号の変化分だけ、信号振幅差が生じている。
この振幅差に応じた定電流によって、定電流充放電回路
9が、コンデンサ10を、充放電するため、コンデンサ
10の端子電圧は、振幅差に応じた直線変化をすること
になり、目的とする直線補間信号12を得ることができ
る。高入力インピーダンス緩衝回路11を通してコンデ
ンサ10の端子電圧を取り出せば、直線補間信号12を
外部へ伝えることができる。
9が、コンデンサ10を、充放電するため、コンデンサ
10の端子電圧は、振幅差に応じた直線変化をすること
になり、目的とする直線補間信号12を得ることができ
る。高入力インピーダンス緩衝回路11を通してコンデ
ンサ10の端子電圧を取り出せば、直線補間信号12を
外部へ伝えることができる。
第2図は、本発明の第2の実施例のブロック図である。
遅延回路13は、その入力信号を1クロツク遅延させる
アナログ遅延回路である。この遅延回路13により階段
波形信号7が1クロツク遅延されて、階段波形信号8に
なる。各部の波形。
アナログ遅延回路である。この遅延回路13により階段
波形信号7が1クロツク遅延されて、階段波形信号8に
なる。各部の波形。
およびその他の動作は、第1の実施例の場合と同様であ
るが、この第2の実施例では、データ保持回路とnピッ
)DA変換回路を各1つ省略できる利点がある。
るが、この第2の実施例では、データ保持回路とnピッ
)DA変換回路を各1つ省略できる利点がある。
以上説明したように本発明は、DA変換回路の出力波形
を直線補間することにより、ろ波器を省略し、矩形波の
ように変化の激しい波形を、振動を伴なうことなく忠実
に再現できる効果がある。
を直線補間することにより、ろ波器を省略し、矩形波の
ように変化の激しい波形を、振動を伴なうことなく忠実
に再現できる効果がある。
第1図は本発明の第1の実施例のブロック図、第2図は
本発明の第2の実施例のブロック図、第3図は第1図お
よび第2図の各部の波形の一例を示す図、第4図はDA
変換回路の出力波形を示す図、第5図は本発明の出力波
形(直線補間波形)を示す図、第6図はる波器を有する
DA変換器で、矩形波を出力した一例を示す図である。 1・・・・・・nビットディジタル入力信号、2・・・
・・・クロックパルス信号、3・・・・・・データ保持
回路、4・・・・・・nピッ)DA変換回路、5・・・
・・・データ保持回路、6・・・・・・nピッ)DA変
換回路、7・・・・・・階段波形信号、8・・・・・・
階段波形信号、9・・・・・・定電流充放電回路、10
・・・・・・コンデンサ、11・・・・・・高入力イン
ピーダンス緩衝回路、12・・・・・・直線補間信号、
13・・・・・・遅延回路。 代理人 弁理士 内 原 晋 第3目 第4図 第5図
本発明の第2の実施例のブロック図、第3図は第1図お
よび第2図の各部の波形の一例を示す図、第4図はDA
変換回路の出力波形を示す図、第5図は本発明の出力波
形(直線補間波形)を示す図、第6図はる波器を有する
DA変換器で、矩形波を出力した一例を示す図である。 1・・・・・・nビットディジタル入力信号、2・・・
・・・クロックパルス信号、3・・・・・・データ保持
回路、4・・・・・・nピッ)DA変換回路、5・・・
・・・データ保持回路、6・・・・・・nピッ)DA変
換回路、7・・・・・・階段波形信号、8・・・・・・
階段波形信号、9・・・・・・定電流充放電回路、10
・・・・・・コンデンサ、11・・・・・・高入力イン
ピーダンス緩衝回路、12・・・・・・直線補間信号、
13・・・・・・遅延回路。 代理人 弁理士 内 原 晋 第3目 第4図 第5図
Claims (1)
- 直線補間機能を有することを特徴とするDA変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22613488A JPH0273723A (ja) | 1988-09-08 | 1988-09-08 | Da変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22613488A JPH0273723A (ja) | 1988-09-08 | 1988-09-08 | Da変換器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0273723A true JPH0273723A (ja) | 1990-03-13 |
Family
ID=16840384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22613488A Pending JPH0273723A (ja) | 1988-09-08 | 1988-09-08 | Da変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0273723A (ja) |
-
1988
- 1988-09-08 JP JP22613488A patent/JPH0273723A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0457496A2 (en) | Digital-to-analogue converter | |
US4616185A (en) | Multiplying circuit comprising switched-capacitor circuits | |
KR900015447A (ko) | 샘플링레이트 변환장치 | |
KR950004756A (ko) | 신호 처리 회로 | |
GB2308248A (en) | Waveform-generating apparatus | |
US5355134A (en) | Digital to analog converter circuit | |
GB2219158A (en) | Digital-analog converter | |
JPS6145409B2 (ja) | ||
JPH0273723A (ja) | Da変換器 | |
JP2627758B2 (ja) | 信号発生装置 | |
JPH0237818A (ja) | 信号発生回路 | |
JPH07231225A (ja) | 任意波形発生器 | |
KR100189524B1 (ko) | 시그마델타 변조방식의 아날로그/디지탈 변환장치 | |
JP3102024B2 (ja) | D/a変換方法 | |
SU1406794A1 (ru) | Преобразователь частоты следовани импульсов в посто нный ток или напр жение | |
JPH11312978A (ja) | データ変換装置 | |
JPH03242024A (ja) | D/a変換方法 | |
EP0103410B1 (en) | Switched-capacitor stage with differential output | |
JPS62231508A (ja) | デイジタル遅延回路 | |
JPH05276035A (ja) | デジタル/アナログ変換器 | |
JPH0529520Y2 (ja) | ||
JPH01269121A (ja) | サンプリング信号発生器 | |
JPH0964702A (ja) | クロック逓倍器 | |
CA2067493A1 (en) | Component signal sampling circuit and reproducing circuit | |
JPH0583138A (ja) | デジタル/アナログ変換器 |