JPH0273723A - Ｄａ変換器 - Google Patents
Ｄａ変換器Info
- Publication number
- JPH0273723A JPH0273723A JP22613488A JP22613488A JPH0273723A JP H0273723 A JPH0273723 A JP H0273723A JP 22613488 A JP22613488 A JP 22613488A JP 22613488 A JP22613488 A JP 22613488A JP H0273723 A JPH0273723 A JP H0273723A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- waveform
- circuit
- capacitor
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 abstract description 15
- 239000003990 capacitor Substances 0.000 abstract description 11
- 230000010355 oscillation Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 7
- 238000007599 discharging Methods 0.000 description 4
- 238000010277 constant-current charging Methods 0.000 description 3
- 238000007600 charging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/661—Improving the reconstruction of the analogue output signal beyond the resolution of the digital input signal, e.g. by interpolation, by curve-fitting, by smoothing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル信号をアナログ信号に変換する回路
または装置に関し、特にＰ ＣＭ （ＰｕｌｓｅＣｏｄ
ｅ Ｍｏｄｕｌａｔｉｏｎ）信号をアナログ信号に変換
する回路または装置に関する。
または装置に関し、特にＰ ＣＭ （ＰｕｌｓｅＣｏｄ
ｅ Ｍｏｄｕｌａｔｉｏｎ）信号をアナログ信号に変換
する回路または装置に関する。
従来、ＤＡ変換器は、第４図に示すように、ＤＡ変換回
路の出力波形が階段形になっているため、滑らかなアナ
ログ信号を得るには、ろ波回路を付加する必要があった
。
路の出力波形が階段形になっているため、滑らかなアナ
ログ信号を得るには、ろ波回路を付加する必要があった
。
上述した従来のＤＡ変換器は、ろ波回路を有しているた
め、第６図に示すように、矩形波のような振幅変化の激
しい波形を再現しようとすると、その振幅変化部分にろ
波回路の共振に起因する振動を生じるという欠点がある
。
め、第６図に示すように、矩形波のような振幅変化の激
しい波形を再現しようとすると、その振幅変化部分にろ
波回路の共振に起因する振動を生じるという欠点がある
。
上述した従来のＤＡ変換器に対し、本発明は、階段波形
を直線補間することにより、第５図に示すような直線補
間波形を出力するという相違点を有する。
を直線補間することにより、第５図に示すような直線補
間波形を出力するという相違点を有する。
本発明のＤＡ変換器は、階段形の出力波形を直線で補間
するための直線補間機能を有している。
するための直線補間機能を有している。
次に本発明の実施例を図面を参照して説明する。
第１図は本発明の第１の実施例のブｇ 、り図である。
第３図は各部の信号波形の一例である。ｎビットディジ
タル入力信号１は、ＰＣＭ信号であり、クロックパルス
信号２は、ディジタル入力信号１をアナログ信号に変換
するためのタイミング信号である。データ保持回路３及
び５はクロックパルス信号２が入力された瞬間のｎビッ
トの入力データを次のクロックパルス信号が入力される
までの間、出力し続ける。ｎピッ）ＤＡ変換回路４及び
６は、入力されたｎビットのディジタル入力信号に対応
したレベルの信号を発生させる。入力信号がディジタル
であるため、その出力波形は階段波形信号７及び８にな
る。定電流充放電回路９は、■入力端子の信号がＯ入力
端子の信号より大きい場合に■入力端子とＯ入力端子に
印加された信号振幅差の絶対値に比例した大きさの定電
流でコンデンサ１０を充電し、逆の場合に振幅差の絶対
値に比例した定電流でコンデンサ１０を放電させる。
タル入力信号１は、ＰＣＭ信号であり、クロックパルス
信号２は、ディジタル入力信号１をアナログ信号に変換
するためのタイミング信号である。データ保持回路３及
び５はクロックパルス信号２が入力された瞬間のｎビッ
トの入力データを次のクロックパルス信号が入力される
までの間、出力し続ける。ｎピッ）ＤＡ変換回路４及び
６は、入力されたｎビットのディジタル入力信号に対応
したレベルの信号を発生させる。入力信号がディジタル
であるため、その出力波形は階段波形信号７及び８にな
る。定電流充放電回路９は、■入力端子の信号がＯ入力
端子の信号より大きい場合に■入力端子とＯ入力端子に
印加された信号振幅差の絶対値に比例した大きさの定電
流でコンデンサ１０を充電し、逆の場合に振幅差の絶対
値に比例した定電流でコンデンサ１０を放電させる。
高入力インピーダンス緩衝回路１１は、コンデンサｌＯ
の充放電に影雪を与えないようにコンデンサｌＯの端子
電圧を外部へ伝える。直線補間信号１２は本発明の出力
信号である。
の充放電に影雪を与えないようにコンデンサｌＯの端子
電圧を外部へ伝える。直線補間信号１２は本発明の出力
信号である。
ｎビットディジタル入力信号１は、クロックパルス信号
２がデータ保持回路３に入力された瞬間から次のクロッ
クパルス信号が入力されるまで、データ保持回路３から
ｎピッ）ＤＡ変換回路４とデータ保持回路５に出力され
ている。
２がデータ保持回路３に入力された瞬間から次のクロッ
クパルス信号が入力されるまで、データ保持回路３から
ｎピッ）ＤＡ変換回路４とデータ保持回路５に出力され
ている。
次のクロックパルス信号がデータ保持回路３に入力され
ると新たなｎビットディジタル入力信号が、データ保持
回路３からｎピッ）ＤＡ変換回路４とデータ保持回路５
に出力される。このときデータ保持回路５からｎビット
ＤＡ変換回路６にｌクロック前のディジタル入力信号が
、出力される。
ると新たなｎビットディジタル入力信号が、データ保持
回路３からｎピッ）ＤＡ変換回路４とデータ保持回路５
に出力される。このときデータ保持回路５からｎビット
ＤＡ変換回路６にｌクロック前のディジタル入力信号が
、出力される。
すなわち、ｎビットＤＡ変換回路４とｎビットＤＡ変換
回路６のディジタル入力信号は、常に１クロック分ずれ
ている。そのため、ＤＡ変換回路の出力信号である階段
波形信号７と、階段波形信号８の間には、１クロック間
の信号の変化分だけ、信号振幅差が生じている。
回路６のディジタル入力信号は、常に１クロック分ずれ
ている。そのため、ＤＡ変換回路の出力信号である階段
波形信号７と、階段波形信号８の間には、１クロック間
の信号の変化分だけ、信号振幅差が生じている。
この振幅差に応じた定電流によって、定電流充放電回路
９が、コンデンサ１０を、充放電するため、コンデンサ
１０の端子電圧は、振幅差に応じた直線変化をすること
になり、目的とする直線補間信号１２を得ることができ
る。高入力インピーダンス緩衝回路１１を通してコンデ
ンサ１０の端子電圧を取り出せば、直線補間信号１２を
外部へ伝えることができる。
９が、コンデンサ１０を、充放電するため、コンデンサ
１０の端子電圧は、振幅差に応じた直線変化をすること
になり、目的とする直線補間信号１２を得ることができ
る。高入力インピーダンス緩衝回路１１を通してコンデ
ンサ１０の端子電圧を取り出せば、直線補間信号１２を
外部へ伝えることができる。
第２図は、本発明の第２の実施例のブロック図である。
遅延回路１３は、その入力信号を１クロツク遅延させる
アナログ遅延回路である。この遅延回路１３により階段
波形信号７が１クロツク遅延されて、階段波形信号８に
なる。各部の波形。
アナログ遅延回路である。この遅延回路１３により階段
波形信号７が１クロツク遅延されて、階段波形信号８に
なる。各部の波形。
およびその他の動作は、第１の実施例の場合と同様であ
るが、この第２の実施例では、データ保持回路とｎピッ
）ＤＡ変換回路を各１つ省略できる利点がある。
るが、この第２の実施例では、データ保持回路とｎピッ
）ＤＡ変換回路を各１つ省略できる利点がある。
以上説明したように本発明は、ＤＡ変換回路の出力波形
を直線補間することにより、ろ波器を省略し、矩形波の
ように変化の激しい波形を、振動を伴なうことなく忠実
に再現できる効果がある。
を直線補間することにより、ろ波器を省略し、矩形波の
ように変化の激しい波形を、振動を伴なうことなく忠実
に再現できる効果がある。
第１図は本発明の第１の実施例のブロック図、第２図は
本発明の第２の実施例のブロック図、第３図は第１図お
よび第２図の各部の波形の一例を示す図、第４図はＤＡ
変換回路の出力波形を示す図、第５図は本発明の出力波
形（直線補間波形）を示す図、第６図はる波器を有する
ＤＡ変換器で、矩形波を出力した一例を示す図である。 １・・・・・・ｎビットディジタル入力信号、２・・・
・・・クロックパルス信号、３・・・・・・データ保持
回路、４・・・・・・ｎピッ）ＤＡ変換回路、５・・・
・・・データ保持回路、６・・・・・・ｎピッ）ＤＡ変
換回路、７・・・・・・階段波形信号、８・・・・・・
階段波形信号、９・・・・・・定電流充放電回路、１０
・・・・・・コンデンサ、１１・・・・・・高入力イン
ピーダンス緩衝回路、１２・・・・・・直線補間信号、
１３・・・・・・遅延回路。 代理人 弁理士 内 原 晋 第３目 第４図 第５図
本発明の第２の実施例のブロック図、第３図は第１図お
よび第２図の各部の波形の一例を示す図、第４図はＤＡ
変換回路の出力波形を示す図、第５図は本発明の出力波
形（直線補間波形）を示す図、第６図はる波器を有する
ＤＡ変換器で、矩形波を出力した一例を示す図である。 １・・・・・・ｎビットディジタル入力信号、２・・・
・・・クロックパルス信号、３・・・・・・データ保持
回路、４・・・・・・ｎピッ）ＤＡ変換回路、５・・・
・・・データ保持回路、６・・・・・・ｎピッ）ＤＡ変
換回路、７・・・・・・階段波形信号、８・・・・・・
階段波形信号、９・・・・・・定電流充放電回路、１０
・・・・・・コンデンサ、１１・・・・・・高入力イン
ピーダンス緩衝回路、１２・・・・・・直線補間信号、
１３・・・・・・遅延回路。 代理人 弁理士 内 原 晋 第３目 第４図 第５図
Claims (1)
- 直線補間機能を有することを特徴とするＤＡ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22613488A JPH0273723A (ja) | 1988-09-08 | 1988-09-08 | Ｄａ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22613488A JPH0273723A (ja) | 1988-09-08 | 1988-09-08 | Ｄａ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0273723A true JPH0273723A (ja) | 1990-03-13 |
Family
ID=16840384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22613488A Pending JPH0273723A (ja) | 1988-09-08 | 1988-09-08 | Ｄａ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0273723A (ja) |
-
1988
- 1988-09-08 JP JP22613488A patent/JPH0273723A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0457496A2 (en) | Digital-to-analogue converter | |
| US4616185A (en) | Multiplying circuit comprising switched-capacitor circuits | |
| KR900015447A (ko) | 샘플링레이트 변환장치 | |
| KR950004756A (ko) | 신호 처리 회로 | |
| GB2308248A (en) | Waveform-generating apparatus | |
| US5355134A (en) | Digital to analog converter circuit | |
| GB2219158A (en) | Digital-analog converter | |
| JPS6145409B2 (ja) | ||
| JPH0273723A (ja) | Ｄａ変換器 | |
| JP2627758B2 (ja) | 信号発生装置 | |
| JPH0237818A (ja) | 信号発生回路 | |
| JPH07231225A (ja) | 任意波形発生器 | |
| KR100189524B1 (ko) | 시그마델타 변조방식의 아날로그/디지탈 변환장치 | |
| JP3102024B2 (ja) | Ｄ／ａ変換方法 | |
| SU1406794A1 (ru) | Преобразователь частоты следовани импульсов в посто нный ток или напр жение | |
| JPH11312978A (ja) | データ変換装置 | |
| JPH03242024A (ja) | Ｄ／ａ変換方法 | |
| EP0103410B1 (en) | Switched-capacitor stage with differential output | |
| JPS62231508A (ja) | デイジタル遅延回路 | |
| JPH05276035A (ja) | デジタル／アナログ変換器 | |
| JPH0529520Y2 (ja) | ||
| JPH01269121A (ja) | サンプリング信号発生器 | |
| JPH0964702A (ja) | クロック逓倍器 | |
| CA2067493A1 (en) | Component signal sampling circuit and reproducing circuit | |
| JPH0583138A (ja) | デジタル／アナログ変換器 |