JPH0273667A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 二次元赤外センサの信号読出し装置に用いる半導体装置
に関し、 極めて大きな過剰入射光入来時でもオーバフローを防止
でき、又、積分時間を制御でき、各種条件五で正常な動
作を可能とすることを目的とし、入力ソースに隣接して
オーバフローゲート及びオーバフロードレインを形成し
、オーバフローゲート及びオーバフロードレインに夫々
所定電圧を印加して駆動する構成とする。

〔産業上の利用分野〕

本発明は、二次元赤外センサの信号読出し装置に用いる
半導体装置に関する。

狭バンドギヤツプ半導体上に形成された赤外ホ］−ダイ
オードアレイとＣＣＤとを組合せて構成される一般のハ
イブリッド型二次元赤外センサは、現在各種分野で利用
されており、将来の有力なセンサとして期待されている
。このようなセンサにおいては、通常使用される範囲内
の入射光量であれば特に問題はないが、場合によっては
通常使用される入射光量の例えば１０００倍以上の極め
て大きな過剰入射光があることもあり、このような時は
オーバフローを起して正常なセンサ機能を果さなくなる
。そこで、このような楊めて大きな過剰入射光があった
場合でも、オーバフローを防止して正常なセンサとして
機能させることが必要である。

〔従来の技術〕 第８図は本出願人が特願昭５８−８９８２０号（特開昭
５９−２１４２５８号公報）にて提案した半導体装置の
所面図、第９図は第８図に示す装置の動作説明用ポテン
シャル図、第１０図は第８図に示す装置の平面図を夫々
示す。

第８図及び第１０図に示す半導体装置は、特に背東光等
により生じる不要直流成分を抑制して所望の信号成分の
みを取出し得ることを目的とした二次元赤外センサの信
号読出し装置である。このものは、−導電型半導体基板
５の表面に互いに離隔して形成された入力側及び出力側
逆導電型領域６．７．８．９．９’　と、この領域６，
７．８゜９．９′に挾まれた領域上に入力ゲート１１、
蓄積ゲート１２、移送ゲート１３とを有する読出し電荷
制御素子１にて所望信号部分の選択出力手段及び不要電
荷の排出手段を構成し、又、入力側領域６を光電変換索
子４の出力端に接続し、入力ゲート１１、蓄積ゲート１
２、移送ゲート１３の電位を夫々選択制御することによ
って出力側領域７゜８．９．９’　から光電変換素子４
の検知出力のうち所望信号部分の選択出力及び不要電荷
排出を可能としたものである。なお、２はＣＣＤで、１
４はその移送ゲート、１５はその転送電極である。

３はリセットトランジスタで、１６はそのゲート電極で
ある。１０は絶縁膜、１７は読出しラインである。

入力ゲート１１には常に約０．１Ｖの直流電圧を印加し
ておく。これにより、第９図（Ａ）に示す如く、入力ゲ
ート直下のポテンシャルが下って障壁２２が僅かに下る
。この状態で蓄積ゲート１２に約１０ｖの電圧を印加し
、移送ゲート１３の電位をＯｖとする。これにより、蓄
積ゲート１２直下のポテンシャルは入力ゲート１１直下
のポテンシャルより深く押下げられ、ポテンシャル井戸
２０が形成され、光電変換素子４にて検出された光強度
に応じた電荷が領域６を介してポテンシャル井戸２０に
流入しく矢印Ａ）、電荷２１がポテンシャル井戸２０に
蓄積される。このとき、移送ゲート１３直下のポテンシ
ャルは高く保持され、障壁２３が形成されてポテンシャ
ル井戸２０内の電荷は他に流出することはない。

次に、移送ゲート１３に約２ｖの電圧を印加する一方、
移送ゲート１４に約３ｖの電圧を印加する。これにより
、第９図（Ｂ）に示ず如く、移送ゲート１３直下の障壁
２３及び移送ゲート１４直下の障壁２４が低くなり、ボ
テンシＶル井戸２０内の電荷２１は障壁２３．２４を越
えてＣＣＤ　２のポテンシャル井戸２５内に流入する（
矢印Ｂ。

Ｃ）。

次に、移送ゲート１４の電圧をＯｖとして第９図（Ｃ）
に示すように障壁２４を高くしてＣＣＤ２への電荷移送
を停止し、転送型ＶＭ１５に所定電圧を印加する。これ
により、ポテンシャル井戸２５の電荷は転送され、デー
タとして外部に読出される。一方蓄積ゲート１２に約１
ｖの電圧を印加して蓄積ゲート１２直下のポテンシャル
を上げると共に、リセットトランジスタ３のゲート電極
１６に約３Ｖの電圧を印加してゲート１６直下のポテン
シャルを下げ、障壁２６を低くする。これにより、ポテ
ンシャル井戸２０内の残留していた′ｉｆｉ荷が領域７
及び領ｔＩＡ９．９’を介して外部電源に流出しく矢印
り、Ｅ）、ポテンシャル井戸２０内の不２！電荷が排出
される。以上の動作を繰返す。

このように、第８図及び第１０図に示す装置は、信号読
出し時に、移送ゲート１３に印加する電圧を選択して障
壁２３の高さを制御することにより、ポテンシャル井戸
２０に蓄積された電荷量のうらからＣ０Ｄ２に移送する
電荷量を制御でき、ポテンシャル井戸２０に残留した不
要電荷を外部に排出できる。従って、センサの検知出力
のうちから、背頃光等による不要直流成分を除去し、所
望の信号部分のみを読出し得る。

〔発明が解決しようとする課題〕

上述の本出願人が先に提案した装置は、領域６（入力ソ
ース）及び蓄積ゲート１２のどちらにもオーパフ［１−
防止のための機能は設けられていない。このものは、前
述のようにポテンシャル井戸２０内の電荷をリセットト
ランジスタ３の動作によって外部に排出させるが、これ
も通常使用時の数倍程度の過剰入射光が入ってきた場合
は有効であるが、通常使用時の例えば１０００倍以上の
極めて大きな過剰入射光が入ってきた場合はリセット直
後にポテンシャル井戸２０内の電荷が溢れ、読出しライ
ン１７に流出〈オーバフロー）してしまう。

このように、極めて大きな過剰入射光が入ってくるよう
な条件下ではオーバフローを生じ、正常なセンサ動作を
行ない得ない問題点があった。

本発明は、極めて大きな過剰入射光入来時でもオーバフ
ローを防止でき、又、積分時間を制御でき、各種条件下
で正常な動作を可能とする半導体装置を提供することを
目的とする。

〔課題を解決するための手段〕

本発明になる半導体装置は、入力ソースに隣接してオー
バフローゲート及びオーバフロードレインを形成する。

この、オーバフローゲート及びオーバフロードレインに
夫々所定電圧を印加して駆動する構成とする。

〔作用〕

オーバフローゲートに吸収モード時Ｖ　Ｈｓ　ｍ分モー
ド時ＶＬ（＜Ｖｌ−１）なる電圧を印加する。これによ
り、積分モード時、オーバフローゲートの障壁は僅かに
低くなり、過剰入射光が入来した場合、蓄積ゲートから
あふれた電荷は低くされたオーバフローゲートの障壁を
越えてオーバフロードレインに吸収され、オーバフロー
を防止できる。

又、電圧ＶＬ印加時間を制御することによって積分時間
を制御でき、電荷蓄積毎を容易に制御できる。

〔実施例〕

第１図は本発明装置の一実施例の断面図、第２図はその
動作説明用ポテンシャル図を示す。第１図中、第８図と
同一構成部分には同一番号を付してその説明を省略する
。第１図中、３０はオーバフローゲート、３１はオーバ
フロードレインで、入力ソース６に隣接して設けらてお
り、夫々の端子３０８．３１ａに別々の電圧を印加でき
るように構成されている。この場合、オーバフローゲー
ト３０及びオーバフロードレイン３１は単位セル毎に設
けられていることは勿論である。即ち、入力ソース６、
入力ゲート１１、蓄積ゲート１２、移送ゲート１３、出
力ドレイン７を単位セルとし、移送ゲート１３、出力ド
レイン７をｘ、ｙ方向にマトリクス状に結線し、各入力
ソースに光電変換素子、アレイの出力を接続し、共通結
線された出力ドレインにＣＣＤの並列入力を結合した二
次元センサである。

ここで、端子３１ａによりオーバフロードレイン３１に
ある程度の高い電圧Ｖｏを印加した状態で、端子３０ａ
によりオーバフローゲート３０にこれよりも低い電圧Ｖ
Ｈを印加する。一方、入力ゲート１１に電圧Ｖ＋ｃ（＜
ＶＩ−＋）を印加し、移送ゲート１３の電圧はＯＶ　（
１ｇｉ値電圧Ｖ丁）とする。即ち、ＶＴ　＜ＶＩ　Ｇ　
＜ＶＨ＜ＶＤの関係にある。これにより、第２図（Ａ＞
に示す如く、オーバフローゲート３０直下の障壁２２は
オーバフローゲート電圧ＶＨによって低くされ、光電変
換素子４からの電荷は障壁３２を越えてオーバフロード
レイン３１に吸収される（吸収モード）。

次に、オーバフローゲート３０に電圧ＶＨよりも低い電
圧ｖしを印加する。このとぎ、入力ゲート１１の電圧は
ＶＩｃ、移送ゲート１３の電圧はＯＶのままである。即
チ、ＶＴ　＜ＶＬ　＜Ｖｌ　ａ＜ＶＨ＜Ｖｏである。オ
ーバフローゲート電圧Ｖ＋−により、第２図（Ｂ）に示
す如く、障壁３２は高くされるも閾値電圧ＶＴよりは僅
かに低く、これにより、充電変換素子４からの電荷は障
壁３２によって遮ぎられ、入力グー１−１１直下の障壁
３３を越えて蓄積ゲート１２のポテンシャル井戸３４に
蓄積される（積分モード）。

このとき、移送ゲート１３の電圧Ｏｖによって移送ゲー
ト１３直下のｌｉ’ｊ壁３５壁高５状態で、通常使用時
の例えば１０００倍以上の極めて大きな過剰入射光が入
来すると、第２図（Ｃ）に示す如く、蓄積ゲート１２直
下のポテンシャルハル３４の電荷は溢れるもオーバフロ
ーゲート電圧ＶＬによって障壁３２は僅かに下げられて
いるのでこの溢れた電荷は障壁３２を越えてオーバフロ
ードレイン３１に吸収され、読出しラインに流出（オー
バフロー）するようなことはない（オーバフロー防止モ
ード）。

このように、第２図（Ａ）に示す吸収動作時にはオーバ
フローゲート電圧Ｖ＋−＋を印加し、第２図（Ｂ）に示
す積分動作時にはオーバフローゲート電圧ＶＬ（＜Ｖ）
−１）を印加して障壁３２を僅かに低くしいるので、極
めて大きな過剰入力があった場合でも電荷は障壁３２を
越えることによってオーバフロードレイン３１に流出す
るだけで、読出しラインにはオーバフローしない。上記
吸収動作及び積分動作のみの各電圧のタイムチャートを
示すと第３図に示す如くとなる。

次に、通常の積分が行なわれた後で読出しを行なう場合
、移送ゲート１３に所定電圧を印加する。

このとき、オーバフローゲート電圧ＶＬを印加したまま
とする。移送ゲート１３の電圧印加により、障壁３５は
低くされ、図示はしないが蓄積ゲート１２直下のポテン
シャル井戸３４の電荷は低くされた障壁３５を越えて出
力ドレイン７に流入し、データとして取出される。この
ときもオーバフローゲート電圧ＶＬによって障壁３２は
僅かに低くされているので、前述のようにオーバフロー
を防止できる。

第４図は本発明装置の他の実施例の断面図を示し、同図
中、第１図と同一構成部分には同一番号を付してその説
明を省略する。第４図中、３６はＡ−パフローゲート３
０とオーバフロードレイン３１とを共通接続した端子で
ある。このものは、オーバフローゲート３０及びオーバ
フロードレイン３１に別々の電圧を印加するのではなく
、端子３６に共通の−の電圧を印加する。

ここで、第５図に示す如く、オーバフロードレイン３１
の電位Ｖｏ’　は端子３６に印加するオーバフローゲー
ト電圧ＶＯＦＧと同じ電位になるが、オーバフローゲー
ト３０直下の電位φＳは、ゲート容量及びデプレション
容量の影響で分割されて電位Ｖｏ’　よりも必ず低くな
る。これにより、第１図に示す実施例のようにオーバフ
ローゲート電圧Ｖｏｐｃ及びオーバフロードレイン電圧
ＶＯＰＣＩの２種を設定しないでも、一つの電圧Ｖｏ　
Ｆ　Ｇのみを設定するだけでＶＩ＜ＶＬ　＜Ｖｒ　ｃ　
＜ＶＨ＜Ｖｏ　’　の関係を満足でき、第２図で説明し
たようなオーバフロー防止を実現できる。

この場合、第３図に示す如く、オーバフロードレイン電
位Ｖｏ’　は電圧ＶＨ，ＶＬに応じて上下する。

ところで、本発明では第６図（２セルの場合）及び第７
図（４セルの場合）に示す如く、各セルに対してオーバ
フロードレイン２１　（ＯＦＤ）を共有する構成にする
ことができ、これにより、高密度配置が可能になる。各
図中、ＳＧは蓄積ゲート、ＩＧは入力ゲート、ＴＧは移
送ゲート、Ｄは出力ドレイン、Ｓは入力ソース、ＯＦＤ
はオーバフロードレイン、ＯＦＧはオーバフローゲート
である。

〔発明の効果〕

以上説明した如く、本発明によれば、リセットトランジ
スタの動作によっても電荷を排出しきれないような極め
て大きな過剰入射光（通常使用時の例えば１０００倍以
上）が入来した時でもオーバフローを防止でき、又、積
分時間を制御でき、電荷蓄積量を容易に制御でき、各種
条件下で正常な動作が可能となる。

【図面の簡単な説明】 第１図は本発明の一実施例の断面図、 第２図は第１図に示す装置のポテンシャル図、第３図は
吸収及び積分時の各電圧のタイムチャート、 第４図は本発明の他の実施例の断面図、第５図は第４図
に示す装置の各電圧特性図、第６図は本発明装置におけ
る２セル構成の平面図、 第７図は本発明装置における４セル構成の平面図、 第８図は本出願人が先に提案した８どの断面図、第９図
は第８図に示す装置のポテンシャル図、第１０図は第８
図に示す装置の平面図である。 図にＪ５いて、 ４は光電変換素子、 ５は一導電型半導体基板、 ６は入力ソース（Ｓ）、 ７は出力ドレイン（Ｄ）、 １１は入力ゲート（ＩＧ）、 １２は蓄積ゲート（ＳＧ）、 １３は移送ゲート（ＴＧ）、 ３０はオーバフローゲート（ＯＦＧ）、３０ａ、３１ａ
、３６は端子、 ３１はオーバフロードレイン（ＯＦＤ）、３２．３３．
３５は障壁、 ３４はポテンシャル井戸。 を示す。 ＶＴは閾値電圧、 ＶＨ，ＶＬはオーバフローゲート電圧、ＶＨｃは入力ゲ
ート電圧、 Ｖｏ、Ｖｏ’　はオーバフロードレイン電圧を示す。 ネ萌シ哨の一大オ鏝郷１のダ１丁ね 第１　図 特許出願人　富　士　通　株式会社 又−ノ 、ＰｚｍロイＱトＵハボ′テンシ１し図第２図 第３図 第４図 第８３ 箒８閏Ｉミ改す七ぎ鉦のギナンシｗ１１／蘭第９図 第６図

Claims (1)

1. 【特許請求の範囲】 （１）入力ソース（６）、入力ゲート（１１）、蓄積ゲ
   ート（１２）、移送ゲート（１３）、出力ドレイン（７
   ）を単位セルとし、該移送ゲート（１３）及び該出力ド
   レイン（７）をｘ、ｙ方向にマトリクス状に結線し、各
   入力ソースに光電変換素子（４）アレイの出力を接続し
   、共通結線された出力ドレインにＣＣＤの並列入力を結
   合してなる二次元センサを構成する半導体装置において
   、上記入力ソース（６）に隣接してオーバフローゲート
   （３０）及びオーバフロードレイン（３１）を形成して
   なり、該オーバフローゲート（３０）及び該オーバフロ
   ードレイン（３１）に夫々所定電圧を印加して駆動する
   構成としたことを特徴とする半導体装置。 電圧Ｖ＿Ｔ）＜Ｖ＿Ｌ＜（入力ゲート印加電圧Ｖ＿１＿
   Ｇ＜Ｖ＿Ｈなる関係を満足する電圧Ｖ＿Ｌ及び電圧Ｖ＿
   Ｈの各レベルをもつ所定時間幅のパルス電圧を印加され
   ることを特徴とする請求項１記載の半導体装置。 （３）該オーバフローゲート（３０）及び該オーバフロ
   ードレイン（３１）は、共通に結線されていることを特
   徴とする請求項１又は請求項２記載の半導体装置。 （４）該オーバフロードレイン（３１）は、複数の隣接
   単位セルについて共有する構成としてなることを特徴と
   する請求項１又は請求項２又は請求項３記載の半導体装
   置。