JPS62160759A - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JPS62160759A JPS62160759A JP61002963A JP296386A JPS62160759A JP S62160759 A JPS62160759 A JP S62160759A JP 61002963 A JP61002963 A JP 61002963A JP 296386 A JP296386 A JP 296386A JP S62160759 A JPS62160759 A JP S62160759A
- Authority
- JP
- Japan
- Prior art keywords
- control gate
- drain
- photoelectric conversion
- region
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
蓄積領域に蓄積された電荷を順次転送し、読み出す光電
変換装置において、制御ゲート領域をエンハンス型とし
て、ドレインと制御ゲートを直接接続することにより、
配線数を減らしコンパクト化すると共に、コンタクト穴
部で露出した制御ゲートとドレインを直接へｌ配線で接
続する部分を設け、且つＡｔ配線の段差部幅を長くする
ことによりＡＩ断線を少なくする。
変換装置において、制御ゲート領域をエンハンス型とし
て、ドレインと制御ゲートを直接接続することにより、
配線数を減らしコンパクト化すると共に、コンタクト穴
部で露出した制御ゲートとドレインを直接へｌ配線で接
続する部分を設け、且つＡｔ配線の段差部幅を長くする
ことによりＡＩ断線を少なくする。
本発明は蓄積型光電変換装置に係わり、特に電荷排出領
域の構造に関する。
域の構造に関する。
フォトダイオードで光電変換により発生した電荷は蓄積
領域たる蓄積ゲート下のポテンシャル井戸に蓄積される
。然し強い入射光が照射された場合、多量の電荷が発生
し蓄積ゲートから溢れ出てブルーミングが生ずる。ブル
ーミング防止のためには、一定期間制御ゲートをＯＮ状
態にすることにより、ドレインに電荷を排出する構造と
している。光電変換装置において、電荷蓄積領域、電荷
排出領域にあって、大きなスペースを占有する電荷排出
領域へのバイアス用配線数を減らすことは、そのピンチ
の減少と、光電変換領域の数の増大によって光電変換領
域部を微細化する上に重要であり、且つ配線の断線危険
率を小さくすることば製造歩留りの向上、品質信頼度向
上の上に重要なことである。
領域たる蓄積ゲート下のポテンシャル井戸に蓄積される
。然し強い入射光が照射された場合、多量の電荷が発生
し蓄積ゲートから溢れ出てブルーミングが生ずる。ブル
ーミング防止のためには、一定期間制御ゲートをＯＮ状
態にすることにより、ドレインに電荷を排出する構造と
している。光電変換装置において、電荷蓄積領域、電荷
排出領域にあって、大きなスペースを占有する電荷排出
領域へのバイアス用配線数を減らすことは、そのピンチ
の減少と、光電変換領域の数の増大によって光電変換領
域部を微細化する上に重要であり、且つ配線の断線危険
率を小さくすることば製造歩留りの向上、品質信頼度向
上の上に重要なことである。
第５図は従来例の光電変換装置の構造の模式図、第６図
は従来例の光電変換装置の平面図である。
は従来例の光電変換装置の平面図である。
第５図、第６図において、１はフォトダイオードで、こ
の部に入射した光はここで光電変換を受けた後発生電荷
は、２なる蓄積ゲートの下のポテンシャル井戸に蓄積さ
れる。これは例えばドレイン４に１５Ｖ制御ゲート３に
一５ｖ、蓄積ゲート２に１０Ｖを印加するならば、制御
ゲート領域がデプレッション型であろうと、エンハンス
型であロウと電荷蓄積が行われる。電荷排出は一定期間
、制御ゲート３の印加電圧のみを１５Ｖに変化すれば、
ポテンシャル井戸２に蓄積されていた電荷はドレイン４
に排出される。これによりＣＯＤに移送される電荷量が
調節されるので、ブルーミングを防止することが出来る
。
の部に入射した光はここで光電変換を受けた後発生電荷
は、２なる蓄積ゲートの下のポテンシャル井戸に蓄積さ
れる。これは例えばドレイン４に１５Ｖ制御ゲート３に
一５ｖ、蓄積ゲート２に１０Ｖを印加するならば、制御
ゲート領域がデプレッション型であろうと、エンハンス
型であロウと電荷蓄積が行われる。電荷排出は一定期間
、制御ゲート３の印加電圧のみを１５Ｖに変化すれば、
ポテンシャル井戸２に蓄積されていた電荷はドレイン４
に排出される。これによりＣＯＤに移送される電荷量が
調節されるので、ブルーミングを防止することが出来る
。
この形式のものにあっては、ドレイン４のバイアス電圧
と制御ゲート３のバイアス電圧とが異なるため、夫々に
配線を要し、この配線が制御ゲート＾ｌ配線７Ｃ、ドレ
インＡＩ配線７Ｄとして各光電変換素子間を接続してい
るので、配線スペースが大となり光電変換領域の微細化
の障害となっている。
と制御ゲート３のバイアス電圧とが異なるため、夫々に
配線を要し、この配線が制御ゲート＾ｌ配線７Ｃ、ドレ
インＡＩ配線７Ｄとして各光電変換素子間を接続してい
るので、配線スペースが大となり光電変換領域の微細化
の障害となっている。
第７図は従来例の光電変換装置の断面図で、第６図にお
けるＣ−１−Ｃ−２部の断面で中心線ｙ−１−ｙ−２よ
り右側部を示すものである。
けるＣ−１−Ｃ−２部の断面で中心線ｙ−１−ｙ−２よ
り右側部を示すものである。
この図において、１２は基板でありここに熱酸化膜のＳ
ｉｎ、膜ｌＯを形成、この上にポリＳｔの制御ゲート３
を形成する。次いで、第１のＣＶＤ ＳｉＯ□膜９−
１ を被覆、その上に制御ゲート３を形成する。
ｉｎ、膜ｌＯを形成、この上にポリＳｔの制御ゲート３
を形成する。次いで、第１のＣＶＤ ＳｉＯ□膜９−
１ を被覆、その上に制御ゲート３を形成する。
次いで制御ゲート３をマスクにしてドレイン拡散用の六
開けをしてドレイン４の拡散をする。次ぎに、９−２
の第２ノＣＶＤ Ｓｔｏｗ膜を被着後、トＬ／インコ
ンタクト穴６Ｄ、制御ゲートコンタクト六６Ｃを夫々穴
開けする。次ぎにＡ１被着、パターニングしてドレイン
ＡＩ配線７Ｄ、制御ゲートＡＩ配線７Ｃを形成する。
開けをしてドレイン４の拡散をする。次ぎに、９−２
の第２ノＣＶＤ Ｓｔｏｗ膜を被着後、トＬ／インコ
ンタクト穴６Ｄ、制御ゲートコンタクト六６Ｃを夫々穴
開けする。次ぎにＡ１被着、パターニングしてドレイン
ＡＩ配線７Ｄ、制御ゲートＡＩ配線７Ｃを形成する。
ここで特に問題となるのは、ドルインＡＩ配線７Ｄが制
御ゲート３の内側端面部上部の段差部８Ａにおいて、断
線を起こす危険性が大きいことである。これはドレイン
拡散用ｖＡ７Ｄの段差部８Ａには、ＳｉＯ２膜１０ （
約１０１００ｎ、Ｓｉｎ、膜９−１ （約２００ｎｍ）
、制御ゲート３ （約４５０ｎｍ）の合計の厚さ約７５
０ｎｍの段差が影響しているからである。制御ゲート３
の外側端面部上部の段差部では段差が少ないので断線の
恐れは殆どない。又、ドレイン４の上のＳｉＯ□膜とド
レイン４との間でも大きな段差があるが、ここではＳｉ
Ｏ□膜の端部がだれた、緩らかな傾斜となるためＡＩ配
線の断線の恐れは少ない。
御ゲート３の内側端面部上部の段差部８Ａにおいて、断
線を起こす危険性が大きいことである。これはドレイン
拡散用ｖＡ７Ｄの段差部８Ａには、ＳｉＯ２膜１０ （
約１０１００ｎ、Ｓｉｎ、膜９−１ （約２００ｎｍ）
、制御ゲート３ （約４５０ｎｍ）の合計の厚さ約７５
０ｎｍの段差が影響しているからである。制御ゲート３
の外側端面部上部の段差部では段差が少ないので断線の
恐れは殆どない。又、ドレイン４の上のＳｉＯ□膜とド
レイン４との間でも大きな段差があるが、ここではＳｉ
Ｏ□膜の端部がだれた、緩らかな傾斜となるためＡＩ配
線の断線の恐れは少ない。
従来の光電変換装置においては、電荷排出のためには制
御ゲートとドレインに夫々１本、計２本のバイアス配線
を有するため、光電変換領域の微細化に障害となってい
た。又、コンタクト穴も制御ゲート用、ドレイン用と２
ヶ設けるため、１ケ当たりの面積が小さくなり、寸法通
りの穴があかない等コンタクト穴不良を有している。更
にドレインＡＩ配線の段差部における断線が有り、歩留
り低下の原因となっている。
御ゲートとドレインに夫々１本、計２本のバイアス配線
を有するため、光電変換領域の微細化に障害となってい
た。又、コンタクト穴も制御ゲート用、ドレイン用と２
ヶ設けるため、１ケ当たりの面積が小さくなり、寸法通
りの穴があかない等コンタクト穴不良を有している。更
にドレインＡＩ配線の段差部における断線が有り、歩留
り低下の原因となっている。
上記問題点の解決は、光電変換領域より注入された電荷
を蓄積する蓄積領域を備え、前記蓄積領域に蓄積された
電荷を順次転送して読み出す光電変換装置において、前
記蓄積領域に接してエンハンス型の制御ゲート領域とド
レインを設け、制御ゲートと前記ドレインが接続されて
なる本発明による光電変換装置により達成される。
を蓄積する蓄積領域を備え、前記蓄積領域に蓄積された
電荷を順次転送して読み出す光電変換装置において、前
記蓄積領域に接してエンハンス型の制御ゲート領域とド
レインを設け、制御ゲートと前記ドレインが接続されて
なる本発明による光電変換装置により達成される。
本発明は制御ゲート領域をエンハンス型とすることによ
り制御ゲートとドレインを直接接続しても電荷の蓄積、
排出が可能となり、バイアス用配線を１ケ削減すると同
時に配線の段差部幅を長くすること、ドレイン領域直上
のＡＩ電極をポリＳｉの制御ゲートに直接当たるように
して、断線の恐れをなくするものである。
り制御ゲートとドレインを直接接続しても電荷の蓄積、
排出が可能となり、バイアス用配線を１ケ削減すると同
時に配線の段差部幅を長くすること、ドレイン領域直上
のＡＩ電極をポリＳｉの制御ゲートに直接当たるように
して、断線の恐れをなくするものである。
Ｃ実施例〕
第１図は本発明の光電変換装置の構造の模式図である。
図において、１はフォトダイオードで、この部に入射し
た光はここで光電変換受けた後、発生電荷は２なる蓄積
ゲートの下のポテンシャル井戸に蓄積される。３は制御
ゲートで一方側で蓄積ゲート２に隣接し、他方側でドレ
イン４に隣接する。
た光はここで光電変換受けた後、発生電荷は２なる蓄積
ゲートの下のポテンシャル井戸に蓄積される。３は制御
ゲートで一方側で蓄積ゲート２に隣接し、他方側でドレ
イン４に隣接する。
制御ゲート３とドレイン４は各素子毎に直接接続される
。又蓄積ゲート２にはトランスファゲート５が接し、こ
のトランスファゲート５によりポテンシャル井戸に蓄積
されていた電荷がＣＯＤに移送される。
。又蓄積ゲート２にはトランスファゲート５が接し、こ
のトランスファゲート５によりポテンシャル井戸に蓄積
されていた電荷がＣＯＤに移送される。
第２図（ａ） 、（ｂ）は本発明の光電変換装置の電荷
排出の動作原理を説明するための図で、共に第１図のＡ
−１−Ａ〜２断面のポテンシャル井戸の状態図である。
排出の動作原理を説明するための図で、共に第１図のＡ
−１−Ａ〜２断面のポテンシャル井戸の状態図である。
第２図（ａ）は電荷を排出しない場合のもので、蓄積ゲ
ート（ＳＧ） ２にＩＯＶ、制御ゲート（ＣＧ）
３とこれに接続されたドレイン（ＤＩ） ４にはＯＶを
印加するとエンハンス型に制御ゲーｈ ＳＲ域が形成さ
れているので、制御ゲート下にチャネルが形成されずオ
フ状態となり、ドレインと蓄積ゲート下のポテンシャル
井戸とは切り離されており、蓄積された電荷（電子）は
排出されない。
ート（ＳＧ） ２にＩＯＶ、制御ゲート（ＣＧ）
３とこれに接続されたドレイン（ＤＩ） ４にはＯＶを
印加するとエンハンス型に制御ゲーｈ ＳＲ域が形成さ
れているので、制御ゲート下にチャネルが形成されずオ
フ状態となり、ドレインと蓄積ゲート下のポテンシャル
井戸とは切り離されており、蓄積された電荷（電子）は
排出されない。
第２図（ｂ）は電荷を排出する場合のもので、制御ゲー
ト３とドレインの電位を１５Ｖにすると、制御ゲート３
の下の障壁高さが下がり、蓄積ゲート２下の蓄積領域の
伝導帯のレベルよりも低くなるので、電荷はドレイン４
を通じて排出される。
ト３とドレインの電位を１５Ｖにすると、制御ゲート３
の下の障壁高さが下がり、蓄積ゲート２下の蓄積領域の
伝導帯のレベルよりも低くなるので、電荷はドレイン４
を通じて排出される。
ここで、基板をＰ型とすると、これは７７にでしきい値
は正でエンハンス型であるが、場合によってはイオン注
入、クリーニングで、より確実なエンハンス型とするこ
とが出来る。
は正でエンハンス型であるが、場合によってはイオン注
入、クリーニングで、より確実なエンハンス型とするこ
とが出来る。
第３図は本発明の光電変換装置の構造の平面図であり、
第４図は本発明の光電変換装置の断面図で、第３図にお
けるＢ−１−Ｂ−２断面の中心線ｙ−１−ｙ−２より右
側部のものである。
けるＢ−１−Ｂ−２断面の中心線ｙ−１−ｙ−２より右
側部のものである。
第３“図、第４図共に、制御ゲート３の形状と段差につ
いて、詳述するためのものである。
いて、詳述するためのものである。
第３図、第４図において、１２はＰ型の基板でその上に
約１１００ｎの熱酸化膜のＳｉＯ□膜１０を介してポリ
Ｓｔの蓄積ゲート２を形成する。次いで約約２００ｎｍ
の第１ ＣＶＤ Ｓｉｎｇ膜９−１を被着し、その上
にポリＳｔよりなる約４５０ｎｍの制御ゲート３を形成
する。
約１１００ｎの熱酸化膜のＳｉＯ□膜１０を介してポリ
Ｓｔの蓄積ゲート２を形成する。次いで約約２００ｎｍ
の第１ ＣＶＤ Ｓｉｎｇ膜９−１を被着し、その上
にポリＳｔよりなる約４５０ｎｍの制御ゲート３を形成
する。
制御ゲート３は蓄積ゲート２の内側に形成し、且つ四角
の枠状のものに、−辺に内部に向かって突き出た半島を
もつ形状にバターニングする。 次いで、制御ゲート３
をマスクにしてドレイン拡散用の六開けをしてドレイン
４のｎ十拡散をする。
の枠状のものに、−辺に内部に向かって突き出た半島を
もつ形状にバターニングする。 次いで、制御ゲート３
をマスクにしてドレイン拡散用の六開けをしてドレイン
４のｎ十拡散をする。
次ぎに、約７００ｎｍの第２のＣＶＤ Ｓｉｎｇ膜９
−２ を被着し、これにコンタクト穴６を開口してドレ
イン４の一部と制御ゲート３の一部を露出せしめる。
−２ を被着し、これにコンタクト穴６を開口してドレ
イン４の一部と制御ゲート３の一部を露出せしめる。
次いで、約５００ｎｍのＡＩ配線７を被着、パターニン
グする。
グする。
斯くすると、ＡＩ配線７において最も段差がありＡ】の
膜厚が薄くなり断線を生じる恐れのある場所は８Ａなる
制御ゲート３の内側部上部の段差部である。又、コンタ
クト穴６に露出した制御ゲート３とドレイン４との間に
段差部８Ｂが出来るが、この部分は所謂“直接接続”の
部分で配線がカバレージ被膜を経由することなく、直接
両コンタクト間をゲート絶縁膜の介在のみで連結接続す
るものである。即ち、露出した半島状のポリＳｔの制御
ゲート３の下には５ｉ０２膜１０と、ＳｉＯ□膜９−１
の２層があるが、この厚さは約３００ｎｍで、ドレイ
ン４の上に被着されるＡＩ配線７の厚さは約５００ｎｍ
である故、ＡＩ配線層の厚さのみでもドレイン４と制御
ゲート３との接続が出来るため、この部分における断線
確率は非常に少なくなる。又、全体としての段差部の幅
の長さも大となるため、更に断線に対して安全になって
いる。
膜厚が薄くなり断線を生じる恐れのある場所は８Ａなる
制御ゲート３の内側部上部の段差部である。又、コンタ
クト穴６に露出した制御ゲート３とドレイン４との間に
段差部８Ｂが出来るが、この部分は所謂“直接接続”の
部分で配線がカバレージ被膜を経由することなく、直接
両コンタクト間をゲート絶縁膜の介在のみで連結接続す
るものである。即ち、露出した半島状のポリＳｔの制御
ゲート３の下には５ｉ０２膜１０と、ＳｉＯ□膜９−１
の２層があるが、この厚さは約３００ｎｍで、ドレイ
ン４の上に被着されるＡＩ配線７の厚さは約５００ｎｍ
である故、ＡＩ配線層の厚さのみでもドレイン４と制御
ゲート３との接続が出来るため、この部分における断線
確率は非常に少なくなる。又、全体としての段差部の幅
の長さも大となるため、更に断線に対して安全になって
いる。
又、コンタクト穴６の大きさを更に大きくして、制御ゲ
ート３の四角枠の枠を形成している部分（第４図での右
側の制御ゲート３）まで大きくするならば、段差部８Ａ
が少なくなるので、断線に対してより安全となる。
ート３の四角枠の枠を形成している部分（第４図での右
側の制御ゲート３）まで大きくするならば、段差部８Ａ
が少なくなるので、断線に対してより安全となる。
以上詳細に説明したように本発明による光電変換装置に
おいては、バイアス用配線を１ヶ減らすことにより、光
電変換素子領域の微細化を可能ならしめ、同時に配線段
差部における断線の危険性を少なくする。又、コンタク
ト穴も大きく出来るのでコンタクト不良等を減少し歩留
りを向上出来る。
おいては、バイアス用配線を１ヶ減らすことにより、光
電変換素子領域の微細化を可能ならしめ、同時に配線段
差部における断線の危険性を少なくする。又、コンタク
ト穴も大きく出来るのでコンタクト不良等を減少し歩留
りを向上出来る。
第１図は本発明の光電変換装置の構造の模式図、第２図
（ａ） 、（ｂ）は本発明の光電変換装置の電荷排出の
動作原理を説明するための図、 第３図は本発明の光電変換装置の構造の平面図、第４図
は本発明の光電変換装置の断面図、第５図は従来例の光
電変換装置の構造の模式図、第６図は従来例の光電変換
装置の構造の平面図、第７図は従来例の光電変換装置の
断面図である。 図において、 １はフォトダイオード、 ２は蓄積ゲート、 ３は制御ゲート、 ４はドレイン、 ５はトランスファゲート、 ６はコンタクト穴、 ７はＡＩ配線、 ８Ａは段差部、 ８Ｂは段差部、 ９−１はＳｉ０ｇ膜、 ９−２は５ｔ（ｈ膜、 １０はＳｉ０ｇ膜、 １２は基板 ７ｊＱ１３ｒｌ ｆｆｉ ’に、ｒ％％キｆ＋−、＜−
Ｂ のａＴｌでＩＩ、ｇ公゛υ（剪の兇蛎（ト）娠籠〜
馴し膿埒呂オｓ （Ａ ｒｆｉも
（ａ） 、（ｂ）は本発明の光電変換装置の電荷排出の
動作原理を説明するための図、 第３図は本発明の光電変換装置の構造の平面図、第４図
は本発明の光電変換装置の断面図、第５図は従来例の光
電変換装置の構造の模式図、第６図は従来例の光電変換
装置の構造の平面図、第７図は従来例の光電変換装置の
断面図である。 図において、 １はフォトダイオード、 ２は蓄積ゲート、 ３は制御ゲート、 ４はドレイン、 ５はトランスファゲート、 ６はコンタクト穴、 ７はＡＩ配線、 ８Ａは段差部、 ８Ｂは段差部、 ９−１はＳｉ０ｇ膜、 ９−２は５ｔ（ｈ膜、 １０はＳｉ０ｇ膜、 １２は基板 ７ｊＱ１３ｒｌ ｆｆｉ ’に、ｒ％％キｆ＋−、＜−
Ｂ のａＴｌでＩＩ、ｇ公゛υ（剪の兇蛎（ト）娠籠〜
馴し膿埒呂オｓ （Ａ ｒｆｉも
Claims (1)
- 【特許請求の範囲】 光電変換領域より注入された電荷を蓄積する蓄積領域
を備え、前記蓄積領域に蓄積された電荷を順次転送して
読み出す光電変換装置において、前記蓄積領域に接して
エンハンス型の制御ゲート領域とドレイン（４）を設け
、制御ゲート（３）と前記ドレイン（４）が接続されて なることを特徴とする光電変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61002963A JPS62160759A (ja) | 1986-01-10 | 1986-01-10 | 光電変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61002963A JPS62160759A (ja) | 1986-01-10 | 1986-01-10 | 光電変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62160759A true JPS62160759A (ja) | 1987-07-16 |
Family
ID=11544021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61002963A Pending JPS62160759A (ja) | 1986-01-10 | 1986-01-10 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62160759A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0273667A (ja) * | 1988-09-08 | 1990-03-13 | Fujitsu Ltd | 半導体装置 |
| KR100504562B1 (ko) * | 2001-07-18 | 2005-08-03 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서 |
-
1986
- 1986-01-10 JP JP61002963A patent/JPS62160759A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0273667A (ja) * | 1988-09-08 | 1990-03-13 | Fujitsu Ltd | 半導体装置 |
| KR100504562B1 (ko) * | 2001-07-18 | 2005-08-03 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100297038B1 (ko) | 고체촬상장치 및 그의 제조방법 | |
| US7217967B2 (en) | CMOS image sensor and method for manufacturing the same | |
| US6525356B1 (en) | Solid imaging device | |
| US4791070A (en) | Method of fabricating a solid state image sensing device | |
| KR20060054147A (ko) | 촬상 소자 | |
| JP2002314061A (ja) | 固体撮像装置及びその製造方法 | |
| US5432363A (en) | Solid-state image pickup device and manufacturing method of the same | |
| JPH07107928B2 (ja) | 固体撮像装置 | |
| US6335220B1 (en) | Solid state imaging device with four-phase charge-coupled device and method of manufacturing the same | |
| JPS62160759A (ja) | 光電変換装置 | |
| US7382003B2 (en) | Solid-state image pick-up unit and method of manufacturing the same | |
| JP2001196572A (ja) | 光電変換装置 | |
| KR100494645B1 (ko) | 스페이서 블록마스크를 적용한 시모스 이미지센서의제조방법 | |
| US6781167B2 (en) | Semiconductor device and its manufacture | |
| JP2000286409A (ja) | 固体撮像素子およびその製造方法 | |
| JP3218665B2 (ja) | 電荷転送装置の製造方法 | |
| KR100374264B1 (ko) | 고체촬상소자및고체촬상소자의제조방법 | |
| JP3028823B2 (ja) | 電荷結合素子およびこれを用いた固体撮像装置 | |
| JPH09121045A (ja) | 固体撮像装置 | |
| JP2001223352A (ja) | 固体撮像素子及びその製造方法 | |
| JP2877656B2 (ja) | 固体撮像素子の製造方法 | |
| JPS6042667B2 (ja) | 固体撮像装置 | |
| JPH0917985A (ja) | 撮像素子とその製造方法 | |
| JP2000236082A (ja) | 固体撮像素子及びその製造方法 | |
| JPH10200086A (ja) | 固体撮像装置及びその製造方法 |