JPH0272572A - コネクタ誤実装防止機構 - Google Patents
コネクタ誤実装防止機構Info
- Publication number
- JPH0272572A JPH0272572A JP22308888A JP22308888A JPH0272572A JP H0272572 A JPH0272572 A JP H0272572A JP 22308888 A JP22308888 A JP 22308888A JP 22308888 A JP22308888 A JP 22308888A JP H0272572 A JPH0272572 A JP H0272572A
- Authority
- JP
- Japan
- Prior art keywords
- connector
- code
- buffer memory
- stored
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002265 prevention Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
Landscapes
- Details Of Connecting Devices For Male And Female Coupling (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、一般電子機器に使用される接続ケーブルの誤
実装防止機構に関する。
実装防止機構に関する。
［従来の技術］
従来、この種の接続ケーブルの誤実装を防止するため、
雌型コネクタ及び雄型コネクタのそれぞれに互いに嵌合
う凹凸をつけて、正しい接続の仕方以外は嵌合できない
ようにするごとにより、誤挿入を防止していた。
雌型コネクタ及び雄型コネクタのそれぞれに互いに嵌合
う凹凸をつけて、正しい接続の仕方以外は嵌合できない
ようにするごとにより、誤挿入を防止していた。
あるいは、コネクタにラベルをつけて、実装の仕方を指
示する等を行っていた。
示する等を行っていた。
［発明が解決しようとする課題］
上述した従来のケーブル・コネクタでは、雌型コネクタ
及び雄型コネクタのそれぞれに形成された凹凸が細かく
て見にくい上、場所によっては、それを確認することが
出来ないという欠点を有していた。
及び雄型コネクタのそれぞれに形成された凹凸が細かく
て見にくい上、場所によっては、それを確認することが
出来ないという欠点を有していた。
また、コネクタにラベルをつける方法は、運搬の途中で
剥がれたり、種々の理由により相手のコネクタがどのよ
うなコネクタであるか確認することが出来ない場合には
、ケーブルの実装確認に非常に手間どり、又ケーブルの
接続ミスや、接続モレを起こしやすい欠点があった。
剥がれたり、種々の理由により相手のコネクタがどのよ
うなコネクタであるか確認することが出来ない場合には
、ケーブルの実装確認に非常に手間どり、又ケーブルの
接続ミスや、接続モレを起こしやすい欠点があった。
［課題を解決するための手段］
本発明は、上述した従来技術の欠点を解決し、簡単且明
確に正しい実装であることを表示できるコネクタ誤実装
防止ａ楕を提供することを目的としたものである。
確に正しい実装であることを表示できるコネクタ誤実装
防止ａ楕を提供することを目的としたものである。
本発明は、上記目的を達成するため、システム・テスト
時に接続されているコネクタを特定するためのコードを
発生するコード発生機構と、コード発生機構により発生
せしめられたコードを記憶する不揮発性メモリを内臓す
るコネクタと、コード発生機構により発生せしめられた
コードを記憶するバッファメモリと、不揮発性メモリに
記憶されたコードと前記バッファメモリに記憶されたコ
ードとを比較するコード比較機構と、不揮発性メモリに
記憶されたコードと前記バッファメモリに記憶されたコ
ードとが同一であるか否かを表示する表示ａ楕と、そし
て、各構成要素を制御する制御部と、を有することを特
徴とする。
時に接続されているコネクタを特定するためのコードを
発生するコード発生機構と、コード発生機構により発生
せしめられたコードを記憶する不揮発性メモリを内臓す
るコネクタと、コード発生機構により発生せしめられた
コードを記憶するバッファメモリと、不揮発性メモリに
記憶されたコードと前記バッファメモリに記憶されたコ
ードとを比較するコード比較機構と、不揮発性メモリに
記憶されたコードと前記バッファメモリに記憶されたコ
ードとが同一であるか否かを表示する表示ａ楕と、そし
て、各構成要素を制御する制御部と、を有することを特
徴とする。
［実施例］
以下、本発明のコネクタ誤実装防止機構について、図面
を参照して説明する。
を参照して説明する。
第１図は、本発明に係るコネクタ誤実装防止８！ｌ構の
一実施例のブロック図である。
一実施例のブロック図である。
不揮発性メモリを内臓したケーブル用コネクタ１は、プ
リント基板の所定の位置に挿入することにより、°コー
ド発生機構２とコード比較機構３とに接続される。コー
ド発生機構２はバッファメモリ４に接続され、バッファ
メモリ４はコード比較機構３と接続されている。コード
比較機４１１Ｉ３の出力は、制御部５に送出される。
リント基板の所定の位置に挿入することにより、°コー
ド発生機構２とコード比較機構３とに接続される。コー
ド発生機構２はバッファメモリ４に接続され、バッファ
メモリ４はコード比較機構３と接続されている。コード
比較機４１１Ｉ３の出力は、制御部５に送出される。
次に、本発明の動作について説明する。
コンピュータは、一般に出荷前にケーブルを接続してシ
ステム・テストを行う、このシステム・テスト終了後、
コード発生機構２より、その時に接続されているケーブ
ルのコネクタ１に対し、特定のコードを書き込む、コン
ピュータには、通常、数１０から数１００本のコネクタ
１が接続されているため、コード発生機構２は、順番に
接続されているコネクタの全てに対して、それぞれ固有
のコードを割り付は書込む、この時、コード発生機構２
は、バッファ・メモリ４に対しても、コネクタ１に書込
んだのと同じデータを書込む。
ステム・テストを行う、このシステム・テスト終了後、
コード発生機構２より、その時に接続されているケーブ
ルのコネクタ１に対し、特定のコードを書き込む、コン
ピュータには、通常、数１０から数１００本のコネクタ
１が接続されているため、コード発生機構２は、順番に
接続されているコネクタの全てに対して、それぞれ固有
のコードを割り付は書込む、この時、コード発生機構２
は、バッファ・メモリ４に対しても、コネクタ１に書込
んだのと同じデータを書込む。
次に、係るコネクタ誤実装防止機構において、コネクタ
を一時取り外し、再実装した時のチエツク方法について
示す。
を一時取り外し、再実装した時のチエツク方法について
示す。
先ず、各コネクタ１に書込まれたコードを続出す、この
データと、出荷時にバッファ・メモリ４に書込まれたデ
ータを、コード比較機構３において比較する。そして、
その比較結果は、制御部５に送られる。この時、コネク
タ１に誤実装があった場合、当然、バッファ・メモリ４
に書込まれたデータと相違するため、コネクタ１の誤実
装はコード比較機構３において発見され、制御部５に通
知される。制御部５では、その比較結果を表示部６に表
示し、オペレータにコネクタ１の誤実装の有無を知らせ
る。
データと、出荷時にバッファ・メモリ４に書込まれたデ
ータを、コード比較機構３において比較する。そして、
その比較結果は、制御部５に送られる。この時、コネク
タ１に誤実装があった場合、当然、バッファ・メモリ４
に書込まれたデータと相違するため、コネクタ１の誤実
装はコード比較機構３において発見され、制御部５に通
知される。制御部５では、その比較結果を表示部６に表
示し、オペレータにコネクタ１の誤実装の有無を知らせ
る。
［発明の効果］
以上説明したように、本発明は、システム・テスト時に
接続されているコネクタを特定するためのコードを発生
するコード発生機構と、コード発生機槽により発生せし
められたコードを記憶する不揮発性メモリを内臓するコ
ネクタと、コード発生機構により発生せしめられたコー
ドを記憶するバッファメモリと、不揮発性メモリに記憶
されたコードと前記バッファメモリに記憶されたコード
とを比較するコード比較ａ楕と、不揮発性メモリに記憶
されたコードと前記バッファメモリに記憶されたコード
とが同一であるか否かを表示する表示ｌＲ梢と、そして
、各構成要素を制御する制御部とを有するため、−度正
規に実装した後は、再実装時における誤実装を簡単且明
確に表示することができる。
接続されているコネクタを特定するためのコードを発生
するコード発生機構と、コード発生機槽により発生せし
められたコードを記憶する不揮発性メモリを内臓するコ
ネクタと、コード発生機構により発生せしめられたコー
ドを記憶するバッファメモリと、不揮発性メモリに記憶
されたコードと前記バッファメモリに記憶されたコード
とを比較するコード比較ａ楕と、不揮発性メモリに記憶
されたコードと前記バッファメモリに記憶されたコード
とが同一であるか否かを表示する表示ｌＲ梢と、そして
、各構成要素を制御する制御部とを有するため、−度正
規に実装した後は、再実装時における誤実装を簡単且明
確に表示することができる。
第１図は、本発明に係るコネクタ誤実装防止機構の一実
施例のブロック図である。
施例のブロック図である。
Claims (1)
- 【特許請求の範囲】 システム・テスト時に接続されているコネクタを特定す
るためのコードを発生するコード発生機構と、 前記コード発生機構により発生せしめられたコードを記
憶する不揮発性メモリを内臓するコネクタと、 前記コード発生機構により発生せしめられたコードを記
憶するバッファメモリと、 前記不揮発性メモリに記憶されたコードと前記バッファ
メモリに記憶されたコードとを比較するコード比較機構
と、 前記不揮発性メモリに記憶されたコードと前記バッファ
メモリに記憶されたコードとが同一であるか否かを表示
する表示機構と、そして、 前記各構成要素を制御する制御部と、 を有するコネクタ誤実装防止機構。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22308888A JPH0272572A (ja) | 1988-09-06 | 1988-09-06 | コネクタ誤実装防止機構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22308888A JPH0272572A (ja) | 1988-09-06 | 1988-09-06 | コネクタ誤実装防止機構 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0272572A true JPH0272572A (ja) | 1990-03-12 |
Family
ID=16792650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22308888A Pending JPH0272572A (ja) | 1988-09-06 | 1988-09-06 | コネクタ誤実装防止機構 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0272572A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015053594A (ja) * | 2013-09-06 | 2015-03-19 | 富士機械製造株式会社 | 通信システム、電子部品装着装置及び通信システムの圧縮処理方法 |
| JP2015228380A (ja) * | 2011-11-07 | 2015-12-17 | アップル インコーポレイテッド | 外部接点を有する双配向電子コネクタ |
-
1988
- 1988-09-06 JP JP22308888A patent/JPH0272572A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015228380A (ja) * | 2011-11-07 | 2015-12-17 | アップル インコーポレイテッド | 外部接点を有する双配向電子コネクタ |
| JP2015053594A (ja) * | 2013-09-06 | 2015-03-19 | 富士機械製造株式会社 | 通信システム、電子部品装着装置及び通信システムの圧縮処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5519832A (en) | Method and apparatus for displaying module diagnostic results | |
| US5327435A (en) | Method for testing a processor module in a computer system | |
| RU2009539C1 (ru) | Плата расширения вычислительной системы | |
| JPS61194507A (ja) | 挿入機用ｎｃデータ作成方法 | |
| EP0041406B1 (en) | Component identification in computer system | |
| US11354210B2 (en) | Host, system and method for facilitating debugging in booting | |
| JPH0272572A (ja) | コネクタ誤実装防止機構 | |
| US6820809B2 (en) | Label-based controller commissioning system | |
| JP2000040040A (ja) | データ通信装置及びプログラムを記憶した記憶媒体 | |
| JPH05134790A (ja) | ケーブルの誤接続防止回路 | |
| JP5278267B2 (ja) | エンドカバー、これを備えたプログラマブルロジックコントローラ装置、エンドカバー装着有無確認方法、及びプログラマブルロジックコントローラ装置の故障診断方法 | |
| CN114117446A (zh) | 一种bios镜像文件刷新校验方法、装置、终端及存储介质 | |
| JPH02192200A (ja) | パッケージ誤実装防止機構 | |
| KR900006547B1 (ko) | 컴퓨터용 메모리 구성장치 | |
| JP2856215B2 (ja) | ユニット間ケーブルの接続状態検出方法 | |
| JPS57114982A (en) | Electronic device | |
| JPH04194672A (ja) | プリント基板の誤接続検出装置 | |
| JPS62177783A (ja) | メモリカ−トリツジの異常插入防止装置 | |
| CN116954318A (zh) | 服务器系统及其检测方法 | |
| JPH04324374A (ja) | ユニット基盤の誤挿入検査装置 | |
| JPS63201735A (ja) | デ−タ処理システム | |
| JPH08146073A (ja) | 印刷装置における電子回路基板の実装確認方法 | |
| KR19980051001A (ko) | 확장카드의 장착확인 기능을 갖는 컴퓨터 | |
| JPH01264790A (ja) | 産業用ロボットの機能追加方式 | |
| JP2001166850A (ja) | 活線挿抜制御装置 |