JPH0268932A - 半導体集積装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明は、外部負荷駆動用出力トランジスタを外周部に
複数個有する半導体集積装置に単数、または複数本の供
給電源配線のパターン改良に関するものである。

［発明の概要］ 本発明は、外部負荷駆動用出力トランジスタを外周部に
複数個有する半導体集積装置における供給電源配線にお
いて、該電源配線を前記出力トランジスタの配置に沿わ
せて配線し該電源配線が閉ループ回路状のパターンに配
線する、または、該電源配線を前記出力トランジスタの
配置に沿わせて配線し、配線の両端にパッドを設けると
いうことにより、各出力トランジスタから見た電源線の
インピーダンスを各出力トランジスタの配置によらず均
一化の向上を計り、これにより、前記出力トランジスタ
の出力インピーダンスがビットによらず均一化すること
を実現したものである。

［従来の技術１ 従来の外部負荷駆動用出力トランジスタを外周部に複数
個有する半導体集積装置における供給電源配線のパター
ンは、開ループ回路状のパターンであり、また、電源供
給パッドは、該電源配線の一端のみであった。

従来の供給電源配線パターンである第２図において、任
意の出力パッドＡにおける出力インピーダンスＲＡは、
電源パッドと前記出力パッドＡ間の電源インピーダンス
と外部負荷駆動用出力トランジスタ自身の持つ出力抵抗
の直列和であり、これより前記出力インピーダンスＲ，
は、ＲＡ　＝ＲＯ＋ｒｏ　ＨＬ　　　　　　・・・（１
）Ｒｏ　：外部負荷駆動用出力トランジスタ自身の持つ
出力抵抗 ｒｏ：供給電源線の単位長当りの抵抗値し　：電源パッ
ドから出力パッドまでの距離 となり、これを第３図に示す、第３図を見てわかるよう
に、パッド間の距離と出力インピーダンスＲＡは比例関
係があり、電源パッドからの距離が大きいほど該出力イ
ンピーダンスが増加する。また、該出力インピーダンス
ＲＡにおける最大値と最小値の差△ＲＡは △ＲＡ　＝ｒ０　・　Ｌｏ　　　　　　　　　・　・　
・　（２）Ｌｏ　：供給電源線の全長 となり、従来の電源配線パターンでは２点間において前
記出力インピーダンスに大きな差が現れてしまう。

［発明が解決しようとする課題］ しかし、従来の供給電源配線パターンによれば、電源線
のインピーダンスの差のために、外部負荷駆動用出力ト
ランジスタの位置により該出力トランジスタの出力イン
ピーダンスにも差が生じてくる。従って、例えば、ドツ
トマトリクスＬＣＤ表示装置の画素ドライバーとして、
トランジスタ出力を用いた場合、ＬＣＤ表示画面に濃淡
の不均一を生じるという問題点があった。そこで本発明
は、従来のこのような電源インピーダンスの不均一を軽
減し、これにより、より均一な出力トランジスタのイン
ピーダンスを得ることを目的としたものである。

［課題を解決するための手段］ 上記の問題点を解決するために、本発明の供給電源線の
配線パターンは、 （ａ）該供給電源線を外部負荷駆動用出力トランジスタ
の配置に沿わせて配線し、かつ、該ｍ源配線が閉ループ
回路をなす。

（ｂ）該電源配線を前記出力トランジスタの配置に沿わ
せて配線し、配線の両端にパッドを設ける。

という事を特徴とする。

〔作　用１ 上記のような供給電源配線の配線パターンにすると、電
源線路上に閉ループ回路が出現し、これにより電源線の
インピーダンスが均一化が向上し、外部負荷駆動用出力
トランジスタの各ビットの出力インピーダンスの差が軽
減されることが可能である。

［実　施　例］ 以下に本発明の実施例を図面に基づいて説明する。第１
図（ａ）において、１本の供給電源線を閉ループ回路と
して考えた時の任意の出力パッドＢにおける出力インピ
ーダンスＲ８は、電源パッド・出力パッドＣ・前記出力
パッドＢ、前記電源パッド・出力パッドＤ・前記出力パ
ッドＢ、各々の線路の電源インピーダンスの並列抵抗の
和と、外部負荷駆動用出力トランジスタ自身の出力抵抗
の直列和となる。これより、前記閉ループ回路の任意の
出力パッドＢにおける前記出力インピーダンスＲ，は、 Ｒ８＝ＲＯ＋　（１／ｒｏ　　ＨＬ＋１／ｒａ（Ｌｏ−
Ｌ））　　−’ ＝Ｒｏ　＋ｒｏ　ＨＬ　Ｈ（Ｌｏ　−Ｌ）　／ＬＯ・・
・　（３） となり、これを第４図に示す、第４図を見て明かなよう
に、出力インピーダンスＲ，はなだらかな２次曲線とな
り、Ｌ　ａ　／　２で該出力インピーダンスＲＢは最大
値をとる。該出力インピーダンスＲ，における最大値と
最小値の差ΔＲ６は、△Ｒ６＝ｒ０　・Ｌｏ／４　　　
　・・・　（４）となり、２点での前記出力インピーダ
ンスの差は小さくなる。

ここで、従来の供給電源配線パターンによる出カインピ
ーダンスと本発明の供給電源配線パターンによる出力イ
ンピーダンスとを比較検討するために、第２式と第４式
を比較すると、 △Ｒａ＜△ＲＡ　　　　　　　　　・・・　（５）とな
る。従来の前記電源線配線パターンに対し、本発明によ
る前記電源配線パターンでは、電源インピーダンスを最
大値において、１／４に減少させることが可能となって
いる。また、該電源配線を複数本とすると、１本の電源
線にかがる外部負荷駆動用出力トランジスタからの負荷
が分散され、１本にかかる負荷分が小さくなる。

ここで同心円状に配置された閉ループ回路状の複数本の
前記電源配線から電源パッドに該電源配線をひいてくる
時、該電源配線が交差しなければならない箇所が生ずる
。該交差点において、電源メタル配線と同等以下の抵抗
値を有する拡散、または、ポリシリコンを用いクロスア
ンダ−により交差させることは、半導体集積装置では難
しいことではない。これにより、電源パッド数は増加し
ないので、パッケージ上の変更を必要としない。

位置による電源インピーダンスの差が軽減されることに
より、例λば、ドツトマトリクスＬＣＤ表示装置におい
てトランジスタ出力の画素ドライバーを用いた場合、そ
の外周に接続されている各外部負荷駆動用出力トランジ
スタの配置位置による出力インピーダンスの差が減少さ
れる。これによりＬＣＤ表示画面上の各画素にかがる前
記出力トランジスタからの電圧の均一性が向上し、画面
上の濃淡がより均一な画面表示が得られる。また第４図
より、電源線の長さがＬ＝ＯにおいてもＬ＝Ｌｏにおい
ても出力インピーダンスＲ３は同一の値なので、これよ
り、同−ＬＣＤ画面上において複数個の前記画素ドライ
バーを使用した場合、従来の供給電源配線パターンでは
前記ＬＣＤ画面上における該画素ドライバーの境界線が
顕著に現れたが、本発明による供給電源配線パターンで
は前述の理由より、該画素ドライバーの境界線が現れず
均一性の高い画面表示を得られるという利点もある。

第１図（ｂ）に供給電源配線の両端にパッドを設けた場
合の例を示す０例えば、外部負荷駆動用出力トランジス
タの数が少なく、前記電源配線の３辺だけで足りるので
あれば、第１図（ａ）のように閉ループ化せず両端に電
源パッドを設けるだけで良い、この場合においても、外
部電源・電源パッド・供給電源線・電源パッド・外部電
源という大きな閉ループ回路を考えることが可能なので
、前述の第１図（ａ）の場合と同様の理由により同等の
結果、及び効果を得ることが可能である。該電源配線パ
ターンにおいて、第１図（ａ）と比較した時、前記電源
配線を短縮でき、かつ、該電源配線用のスペースを縮小
可能であるという利点がある。また、電源パッド数は増
加するが、半導体集積装置内の供給電源配線の交差がな
いので、より電源インピーダンスの差を少なくすること
が可能である。

また、電源線を、単位長当りの抵抗値であるｒｏが、電
源パッドからの距離に関係する２次関数となるような材
質、または形状とすることにより、第３式から、より電
源インピーダンスの均一性の高い供給電源配線が可能と
なる。

［発明の効果］ 本発明は、以上説明したように、供給電源配線を閉ルー
プ回路化することにより、電源線上のインピーダンスを
外部負荷駆動用出力トランジスタの配置によらず均一性
が向上し、前記出力トランジスタの出力抵抗値の各ビッ
トごとの差が軽減される効果がある。

【図面の簡単な説明】

第１図（ａ）（ｂ）は、本発明にががる半導体集積装置
内の供給電源配線のパターン図、第２図は、従来の半導
体集積装置内の供給電源配線のパターン図。第３図は、
従来の半導体集積装置の供給電源配線パターンによる出
力インピーダンス特性図。第４図は、本発明にかかる半
導体集積装置の供給電源配線パターンによる出力インピ
ーダンス特性図である。 以上 第１図

Claims (2)

【特許請求の範囲】
1. （１）外部負荷駆動用出力トランジスタを外周部に複数
   個有する半導体集積装置における供給電源配線において
   、該電源配線を前記出力トランジスタの配置に沿わせて
   配線し、かつ、該電源配線が閉ループ回路をなすことを
   特徴とする半導体集積装置。
2. （２）請求項１に記載した電源配線において、該電源配
   線を前記出力トランジスタの配置に沿わせて配線し、配
   線の両端にパッドを設けたことを特徴とする半導体集積
   装置。