JPH0266671A

JPH0266671A - 記号列照合装置

Info

Publication number: JPH0266671A
Application number: JP63217286A
Authority: JP
Inventors: Hachiro Yamada; 山田　八郎
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-08-31
Filing date: 1988-08-31
Publication date: 1990-03-06
Anticipated expiration: 2013-02-18
Also published as: JP2715465B2; US5175860A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、記号列照合装置に関する。より詳細には、テ
キスト検索システムや通信回線の回線制御システムにお
いて、特に長大な記号列やデータの中から特定の記号列
やデータを見出す記号列照合装置に関する。

従来の技術記号列照合装置は、バタン認識システムでの特徴系列の
抽出、ワード・プロセッサ等を用いて人力された文章の
原文ファイルからのキーワードの抽出、言語翻訳の支援
、通信回線における手続き制御やデータの振分は制御お
よび図形、イメージ、テキスト等による非構造データベ
ースの構築等に利用され、知能化されるこれらの情報処
理システムや通信システムの形成に欠くことができない
ものである。

従来の記号列照合は、汎用コンピュータのソフトウェア
による逐次処理で行われていたため、膨大な処理時間を
必要としていた。従って、事実上照合可能な記号列は、
小規模なものかまたは単悟毎に区切られて構造化された
記号列に制限されていた。

一例として、ｎ個の記号列からなるテキスト中に、ｍ個
の記号列からなるパタンが、どこに有るかを調べる場合
を考察する。この場合、１回につきｍ個の照合を（ｎ−
ｍ＋１）回行わなければならない。例えば、磁気ディス
クや光ディスク等に格納されたｎ＝１０９個の文字列の
テキストから、ｍ＝１０３個の文字列を捜すには、約１
０１２回の記号列照合処理を必要とする。従って、テキ
スト、イメージ、図形、音声等の大容量な原情報による
検索は非現実的であるため、予め原情報にキーワードを
付加しての検索や表形式に構造化されたデータの検索を
行っていた。

上記の問題を解決するため、連想記憶装置により直接に
記号列を照合する方法や、特開昭６１−２８１３２、特
開昭６１−２８１３３または特開昭６１−９５４４２に
開示されているような記号列照合装置が提案されている
。

これらの記号列照合装置の代表的な構成を、以下に説明
する。

これらの記号列照合装置は、連想記憶装置に照合記号列
を記憶し、外部から逐次人力された被照合記号列とを比
較し、一致している場合は照合記号列の各ビットごとに
一致信号を出力する。また、各ビットの照合状態をそれ
ぞれ記憶するレジスタで、レジスタアレイが構成されて
おり、このレジスタアレイの各照合状態記憶レジスタの
入力端子と、連想記憶装置の各一致信号出力端子とは、
論理演算子を介して接続されている。それぞれのビット
に対応する照合状態記憶レジスタは、直前に入力された
記号が、照合記号列の隣接する上位ビットに対応する記
号と一致していて、且つ今回人力された記号が、照合記
号列の該ビットに対応する記号に一致している場合にの
み、「一致」を記憶する。従って、入力された被照合記
号列と、照合記号列が完全に一致すると、上記のレジス
タアレイの照合記号列の最終ビットに対応する照合状態
記憶レジスタが、「一致」を記憶する。

上記の装置においては、被照合記号列を連想記憶装置の
アドレス入力に逐次人力するだけで、照合処理が可能な
ため、高速の記号列照合処理を実現している。また、照
合記号列の長さ、構造に合わせ、上記のレジスタアレイ
を構成するレジスタの接続を変更可能とすることで、各
種の記号列の照合に柔軟に対応できる。

発明が解決しようとする課題上述した従来の記号列照合装置は、記号列の照合状態を
記憶するレジスタ、照合記号列の長さを示すレジスタお
よびそれらを相互に接続する多数の論理ゲートを必要と
する。これらのレジスタや論理ゲートは、記憶セルの士
数倍の面積を必要とする。すなわち、従来の記号列照合
装置は、大きなサイズの素子を多数個必要とし、ＬＳＩ
化した場合、チップサイズの増大に伴い、価格上昇と信
頼性の低下をもらたす。

また、連想記憶装置で直接に記号列照合を行う方法では
、可変長記号列の照合が困難である欠点を有する。

そこで、本発明の目的は、素子数の削限することで、チ
ップサイズを縮小し、価格を低下させるとともに、信頼
性を向上させた、可変長記号列の高速な照合が可能であ
る記号列照合装置を提供することにある。

課題を解決するための手段本発明に従うと、それぞれ行列状に配列された、記号コ
ードをアドレス入力として、照合記号を記憶し、記憶さ
れている照合記号と外部から入力された被照合記号とが
一致した場合に一致信号を出力する連想記憶回路と、そ
れぞれ外部から入力される信号により開閉される開閉手
段を介して前記連想記憶回路の各列ごとに接続された前
記各連想記憶回路の一致信号が出力される一致信号線と
、を具備し、前記連想記憶回路の各列に照合記号列を記
憶する連想記憶装置と、記号毎に直列に入力された記号列を前記連想記憶装置の
連想記憶回路の各列に並列に供給する前記行列の行と等
しい語長のシフトレジスタと、前記連想記憶装置の連想
記憶回路の各列の一致信号を人力とし、一致アドレスコ
ードを発生するエンコーダと、前記連想記憶装置の外部から入力される入力アドレスで
指定された列の連想記憶回路を駆動するデコーダとを具備することを特徴とする記号列照合装置が提供され
る。

本発明の記号列照合装置においては、前記各連想記憶回
路の一致信号線が、前記開閉手段を介して、前記連想記
憶回路の各列ごとに互いに隣接する前記連想記憶回路の
一致信号線に直列に接続されているか、または前記各連
想記憶回路の一致信号線が、前記開閉手段を介して、前
記連想記憶回路の各列ごとに設けられた主一致信号線に
並列に接続されていることが好ましい。

作用本発明の記号列照合装置は、連想記憶装置内に行列状に
配置された連想記憶回路の各列にそれぞれ照合記号列を
１個ずつ記憶する。そして、シフトレジスタから被照合
記号列を連想記憶回路の各列に並列に供給し、照合する
ものである。照合する必要のない連想記憶回路に対して
は、外部から入力されたドントケア信号により、ドント
ケア記憶セルと呼ばれる開閉手段を動作させ、該連想記
憶回路の一致信号線を開放して照合に関与しないものと
する。

上記のように、各連想記憶回路に供給された被照合記号
列が、それぞれの連想記憶回路が記憶している照合記号
と一致すると、一致信号が一致信号線に出力される。あ
る１列の照合を行った連想記憶装置全てが一致信号を発
した場合にのみ、その列の一致信号がエンコーダに入力
される。エンコーダは、この一致信号を受は一致アドレ
スコードを発する。

上記の照合動作は、シフトレジスタに被照合記号列の記
号が１個入力されるたびに行われる。従って、被照合記
号列から連続して抽出した記号列全てに対して、連想記
憶装置の各列に記憶されている照合記号列との照合が並
列に行われる。

また、本発明の記号列照合装置は、従来の装置と異なり
、記号列の照合状態を記憶するレジスタ、照合記号列の
長さを示すレジスタおよびそれらを相互に接続する多数
の論理ゲートを必要としないため、素子数が削限でき、
チップサイズが縮小され、価格低下、信頼性の向上をも
たらす。また、上記のように、照合が不要の連想記憶回
路は、照合に関与しないため、可変長記号列の照合を可
能にした独創的内容を有する。

以下、本発明を実施例によりさらに詳しく説明するが、
以下の開示は本発明の単なる実施例に過ぎず、本発明の
技術的範囲を回答制限するものではない。

実施例以下、本発明を図面を参照して説明するが、各図面を通
して、同一内容のものには同一の参照番号を付した。

実施例１第１図に、本発明の記号列照合装置の一実施例の構成図
を示す。第１図に示した記号列照合装置は、連想記憶装
置１００内に、Ｍ個以下の記号からなる照合記号列をＮ
個まで登録し、Ｍ個の記号を保持するシフトレジスタ１
１０に記号列入力端子１１１から記号毎に人力される被
照合記号列と並列に照合するものである。シフトレジス
タ１１０に保持されている被照合記号列の一部と、連想
記憶装置１００内に登録されている照合記号列のいずれ
かとが一致すると、連想記憶装置１００の該照合記号列
が登録されている列から一致信号１０１がエンコーダ１
２０に出力され、エンコーダ１２０　は一致アドレスコ
ード１２１を発生する。

記号列を連想記憶装置１００内に登録する場合、登録さ
れる記号列は、記号列入力端子１１１から入力され、登
録すべきアドレスは、登録アドレス１０２で指定される
ワード線１０３をデコーダ１３０が選択的に駆動するこ
とにより選択される。

本実施例の装置において、被照合記号列は、記号毎に直
列に人力され、シフトレジスタ１１０から並列に連想記
憶装置１００の検索入力１０４に入力される。連想記憶
装置１００において、照合動作は、シフ、トレジスタ１
１０　に記号が人力される毎に行われるため、人力され
た被照合記号列を上記号ずつずらした全ての組合せの記
号列と、連想記憶装置１００に登録されている全ての照
合記号列との照合がパイプライン形式で実行される。従
って、本実施例の装置においては、日本語等の区切り符
号を含まないテキストの検索、すなわち、ノンアンカー
モードでの照合動作が行われる。この場合、連想記憶装
置１００内のドントケア記号△は回答照合動作に影響を
与えないことを示している。

第６図を参照して、第１図に示した本発明の記号列照合
装置のシフトレジスタ１１０の構成と動作とを説明する
。第６図に示した記号列照合装置において、照合記号列
および被照合記号列は、記号列入力端子１１１から、ク
ロック信号６２２に同期して、記号毎に直列に第１シフ
トレジスタ６２０　に人力される。連想記憶装置１００
が、上記のような、Ｍ個以下の記号からなる記号列をＮ
個まで登録できる構成になっている場合、第１シフトレ
ジスタ６２０は、記号レジスタ６３０をＭ段に配列した
構成となる。

記号列入力端子１１１から入力され、各記号レジスタ６
３０に、いったん格納された記号は、記号人出線６１１
を介して連想記憶装置１００に供給される。

第２シフトレジスタ６４０は、直列に接続されたＭ段の
１ビツトのレジスタ６５０で構成され、各レジスタ６５
０の内容は、ドントケア信号２３２として連想記憶装置
１００に与えられる。

記号列を連想記憶装置１００に登録する場合、登録動作
の前にリセット信号６５１を与え、第２シフトレジスタ
６４０の各段のレジスタ６５０の内容をクリアしておく
。クロック信号６２２に同期して照合記号列を記号毎に
直列に第１シフトレジスタ６２０に人力すると、同時に
、第２シフトレジスタ６５０には順次に“１”が格納さ
れる。照合記号列の全ての記号を入力し終ると、照合記
号列とその各記号の有効と無効を“１”０”で示すドン
トケア信号２３２が並列に供給される。この状態で登録
パルス１３５を与えると登録アドレス１０２で指定され
たワード線２０２が駆動され、照合記号列とドントケア
信号２３２が書込まれる。

照合動作は、第１シフトレジスタ６２０に記号列入力端
子１１１から書き込まれた被照合記号列の各記号を記号
人出力線６１１を介して連想記憶装置１００に入力する
ことで行われる。第１シフトレジスタ６２０に被照合記
号列の記号を１個人力する毎に行われる。従って、被照
合記号列を上記号ずつずらしながら、全ての照合記号列
との並列照合が行われることになり、人力信号列間の区
切りを示すデリミツタ信号が含まれていなくとも照合で
きる。

第２図に、第１図に示した本発明の記号列照合装置に用
いられた連想記憶装置１００の一実施例の構成図を示す
。

この連想記憶装置は、Ｍ個以下の記号からなるＮ個の記
号列の登録と検索を可能にしたもので、Ｍ行Ｎ列の行列
状に配置された連想記憶回路２００と、各連想記憶回路
２００の一致信号線２０１の開閉を制御するドントケア
記憶セル２１０と、各列の最上位の連想記憶回路２００
の一致信号線２０１につながり、照合動作に先立ち一致
信号線２０１を高電位Ｖにプリチャージするトランジス
タ２２０　と、連想記憶回路２００およびドントケア記
憶セル２１０にビット線２１１．２１２を介して照合記
号列や照合記号列を供給し、読取りデータを受取る読取
り・書込み（Ｒ／Ｗ）アンプ２３０とにより構成される
。

以下、第２図に示した本実施例の連想記憶装置の動作を
詳細に説明する。Ｍ行Ｎ列に配置された連想記憶回路２
００には、それぞれ１個の記号を登録することができる
。従って、本実施例の連想記憶装置には、Ｍ個以下の記
号で構成されている記号列をＮ個登録できる。

Ｌ　（Ｌ＜Ｍ）個以下の記号で構成されている記号列を
登録する場合、照合記号列のＬ個の各記号は、記号コー
ドのビット幅を有する各記号入出力端子２３１　に並列
に与えられる。このとき、照合記号列の最後の記号を１
行目に位置する記号入出力端子２３１に与える。また、
照合記号列の長さを定義するためのドントケア信号２３
２が照合記号列と共に供給される。

人力された照合記号列とドントケア信号２３２は、Ｒ／
、Ｗアンプ２３０　と正負ビット線２１１．２１２とを
介して全列の連想記憶回路２００とドントケア記憶セル
２１０に各々供給され、選択的に駆動されたワード線２
０２で指定された列の連想記憶回路２００とドントケア
記憶セル２１０　に各々格納される。

ドントケア記憶セル２１０は、“０”が格納されると、
一致信号線２０１を開放する。従って、“０”を記憶し
ているドントケア記憶セル２１０の上位の連想記憶回路
２００には照合動作に影響を与えないドントケア記号が
格納されることになる。よって、本実施例の連想記憶装
置にＬ個（但しＬ＜Ｍ）の記号からなる記号列を登録す
る場合、１行目から（Ｌ−１）行目のドントケア信号２
３２を、“１”とし、Ｌ行目から（Ｍ−１）行目のドン
トケア信号２３２を“０”とすることで（Ｌ＋１）行目
から上位の連想記憶回路２００にドントケア記号を格納
する。かくして、“０”を格納しているドントケア記憶
セル２１０より上位の連想記憶回路は照合動作に影響を
与えない。従って、種々の長さの記号列を登録すること
ができる。

照合動作に先立ち、連想記憶装置の記号列が登録されて
いる列のトランジスタ２２０にプリチャージ信号２２１
を与え、一致信号線２０１を高電位に荷電しておく。被
照合記号列の各記号は記号入出力端子２３１　に与えら
れ、Ｒ／Ｗアンプ２３０　と正負ビット線２１１．２１
２を介して全列の連想記憶回路２００に供給される。

ドントケア記号を除き、被照合記号列と異なる記号列を
格納している列の連想記憶回路２００の一致信号線２０
１は低インピーダンスとなり、高電位から低電位にディ
スチャージされる。すなわち、各列の一致信号線２０１
の電位は照合記号列と各側の照合記号列との一致、不一
致を示す。高電位が一致状態に対応する。

読取り動作は通常の記憶装置と同様にワード線２０２を
選択的に駆動することにより、正負ビット線２１１．２
１２およびＲ／Ｗアンプ２３０を介して記号入出力端子
２３１に指定した列の照合記号が読出される。

次に第３図および第４図を参照し、上記の連想記憶回路
２００およびドントケア記憶セル２１０の詳細な説明を
行う。

第３図（ａ）は、連想記憶回路２００内の連想記憶セル
の回路図を示す。

第３図（ａ）において、連想記憶セルは、記憶セル３５
０の正負の内容と正負のビット線２１１．２１２上の照
合データとを比較し、不一致の場合に一致信号線２０１
をアース電位に設定するＭＯＳ）ランジスタ３６０．３
７０および３８０とで構成される。また、上記の記憶セ
ル３５０は、人出力が互いに接続された２個のインバー
タ３１０．３２０と、インバータ３１０．３２０の出力
と正負のビット線２１１．２１２とを接続する２個のＭ
ＯＳ）ランジスタ３３０．３４０とで構成される。

この連想記憶セルはワード線２０２を高電位に設定して
読取りと書込みとを行う機能以外に、正負のビット線２
１１．２１２と、記憶している照合データとを照合する
照合機能を有する。照合結果は一致信号線２０１に出力
され、一致信号線２０１のインピーダンスは一致時に高
く、不一致時に低くなる。

第３図ら〕は、第２図の連想記憶回路２００の回路図を
示す。

第３図（ｂ）に示した連想記憶回路は、第３図（ａ）に
示した連想記憶セル３９０を、記号コードのビット数だ
け並列し、ワード線２０２および一致信号線２０１を共
通に接続して構成されている。

照合記号コードは正負のビット線２１１．２１２を介し
て連想記憶セル３９０に与えられ、それと各連想記憶セ
ル３９０に格納された記号とが一致した場合に全ての連
想記憶セル３９０の一致信号線２０１は高インピーダン
スとなる。

すなわち、この連想記憶回路は１個の記号の登録、照合
、読取り機能を有する。

第４図に、第２図のドントケア記憶セル２１０の回路図
を示す。

第４図に示したドントケア記憶セル２１０は、互いに入
出力が接続された２個のインバータ４１０．４２０と、
このインバータ４１０．４２０の各出力と正負のビット
線２１１．２１２とを接続する２個のＭＯＳ）ランジス
タ４３０．４４０と、ドントケア記憶セル２１０の記憶
内容出力４１１により一致信号線２０１の開閉を行うＭ
ＯＳ）ランジスタ４５０　とで構成される。

２個のインバータ４１０．４２０と２個のＭＯＳ）ラン
ジスタ４３０．４４０とは記憶セルを構成し、記憶セル
の記憶内容“１”の場合、すなわち記憶内容出力４１１
が“１”の場合、ＭＯＳ）ランジスタ４５０が導通し、
上下の一致信号線２０１が導通ずる。−方、記憶内容出
力４１１が“０”の場合、上下の一致信号線２０１は開
放される。

なお、インバータ４２０の出力にゲートが接続され、Ｍ
ＯＳトランジスタ４５０に、それとは異なるチャンネル
のＭＯＳ）ランジスタを並列に接続することにより、一
致信号線２０１の電圧低下を防ぐことができる。

以上説明したように、本実施例の記号列照合装置では、
Ｍ個以下の記号で構成される記号列をＮ個まで登録し、
高速に照合することを実現している。また、連想記憶装
置１００とエンコーダ１２０との間に有限状態オートマ
トンを形成するためのレジスタアレイや論理ゲートを含
まないため、素子数が大幅に側限されている。

さらに、上記の連想記憶セル３９０やドントケア記憶セ
ル２１０の素子数は、スタティックＲＡＭセルの素子数
の１．５倍程度であるので、ＩＭｂのＬＳＩメモリ技術
を用いることにより、５１２Ｋｂ以上の１チツプの記号
列照合装置を実現できる。これは、８ビツトの文字コー
ドで表現できる文字の長さ８文字以下の単語を、８００
０語記憶できることに相当する。すなわち、通信回線や
磁気ディスク、光ディスクから読出される文章の中から
８０００個までのキーワードの抽出を１度に、高速に処
理することが可能である。

実施例２第５図に、本発明の記号列照合装置の構成要素となる連
想記憶装置の他の実施例の構成図を示す。

第５図に示した連想記憶装置は、各列の一致信号線２０
１が接続される主一致信号線５１０が、各列に設けられ
ている。また、第２図に示した連想記憶装置にはなかっ
たＭ行目のドントケア記憶セル２１０が、追加されてい
る。

本実施例の連想記憶装置は、上記の構成により、ドント
ケア記憶セル２１０毎に、一致信号線２０１を切離すこ
とができる。すなわち、ドントケア記憶セル２１０に０
”を書込むことにより、記号列内の任意の位置にドント
ケア記号を含む記号列を登録することが可能となり、こ
れにより、一部のみが一致している記号列の照合ができ
る。一般に、これをＦｉｘｅｄ　Ｌｅｎｇｔｈ　Ｄｏｎ
’ｔ　Ｃａｒｅ　　（ＦＬＤＣ）の記号列照合機能と言
う。

他の登録動作、照合動作、読取り動作は第２図の連想記
憶装置と同様に行われる。

本実施例の記号列照合装置は、実施例１の記号列照合装
置の機能に、一部のみが一致している記号列の照合が付
加されているものである。しかも、この機能の増加は、
僅かな素子を加えることのみで実現されている。

発明の詳細な説明したように、本発明の記号列照合装置は、従来の
記号列照合装置において照合時間が掛りすぎる問題や、
ＬＳＩ化した場合のチップサイズの増大に伴う価格上昇
と信頼性の低下の欠点を容易に解決した。また、本発明
の記号列照合装置は、可変長記号列や照合記号列内にド
ントケア記号を含む記号列の登録および照合も可能であ
る。

さらに、従来の記号列照合装置で必要とされた、有限状
態オートマトンを形成するためのレジスタアレイや論理
ゲートを不要とした。

また、本発明の記号列照合装置は、文章の中からキーワ
ードを検索するのに使用されるだけでなく、通信回線に
おける情報パケットの送信アドレスを本記号列照合装置
に格納させることで、情報パケットを目的とするターミ
ナルに高速に振分ける通信回線制御装置を実現できる。

さらに、通信回線やファイルアクセスにおける種々の制
御手続きを高速に解釈するプロトコル制御装置も本記号
列照合装置を利用することにより、容易にじ実現できる
。

【図面の簡単な説明】

第１図は、本発明の記号列照合装置の一実施例の構成図
であり、第２図は、第１図に示した記号列照合装置に用いる連想
記憶装置の一実施例の構成図であり、第３図（ａ）は、
第２図に示した連想記憶装置に用いる連想記憶回路内の
連想記憶セルの一例の回路図であり、第３図ら）は、連想記憶回路の一例の回路図であり、第４図は、第２図に示した連想記憶装置に用いられるド
ントケア記憶セルの一例の回路図であり、第５図は、本
発明の記号列照合装置に使用する連想記憶装置の他の実
施例の構成図であり、第６図は、本発明の記号列照合装
置のシフトレジスタの構成図である。〔主な参照番号〕１００　　・・・連想記憶装置、１１０　　・・・シフトレジスタ、１２０　　・・・エンコーダ、１３０　　・・・デコーダ、２００　　・・・連想記憶回路、２１０　　・・・ドントケア記憶セル、２２０　　・・
・トランジスタ、２３０　　・・・読取り・書込み（Ｒ／Ｗ＞アンプ、３
１０．３２０．４１０．４２０　　・　・・インバータ
、３３０．３４０．３６０．３７０．３８０．４３０．
４４０．４５０・・・ＭＯＳトランジスタ、３９０　　・・・連想記憶セル、６２０　　・・・第１シフトレジスタ、６３０　　・・
・記号レジスタ、６４０　　・・・第２シフトレジスタ、６５０　　・・
・レジスタ特許出願人　　日本電気株式会社代　理　人　　弁理士　葛湯　隆第２図２００　連想記境回路２１０　・トン飲ア葛己楯、セル２３０・・読取、す・書込１（Ｒ）Ｗ）アンプ第３図３５０　・名己ノ應セル３９０　　連想に機、セル第５図２００゛　デ延想芭己Ａ鷺凹冒４　２１ｏ　・・ドント
ケア記Ｍ承セル２３０・・・・きトみ取り、書き工入許
（Ｒ／Ｗ）アンプ。

Claims

【特許請求の範囲】

（１）それぞれ行列状に配列された、記号コードをアド
レス入力として、照合記号を記憶し、記憶されている照
合記号と外部から入力された被照合記号とが一致した場
合に一致信号を出力する連想記憶回路と、それぞれ外部
から入力される信号により開閉される開閉手段を介して
前記連想記憶回路の各列ごとに接続された前記各連想記
憶回路の一致信号が出力される一致信号線と、を具備し
、前記連想記憶回路の各列に照合記号列を記憶する連想
記憶装置と、記号毎に直列に入力された記号列を前記連想記憶装置の
連想記憶回路の各列に並列に供給する前記行列の行と等
しい語長のシフトレジスタと、前記連想記憶装置の連想
記憶回路の各列の一致信号を入力とし、一致アドレスコ
ードを発生するエンコーダと、前記連想記憶装置の外部から入力される入力アドレスで
指定された列の連想記憶回路を駆動するデコーダとを具備することを特徴とする記号列照合装置。
（２）前記各連想記憶回路の一致信号線が、前記開閉手
段を介して、前記連想記憶回路の各列ごとに互いに隣接
する前記連想記憶回路の一致信号線に直列に接続されて
いることを特徴とする請求項（１）に記載の記号列照合
装置。
（３）前記各連想記憶回路の一致信号線が、前記開閉手
段を介して、前記連想記憶回路の各列ごとに設けられた
主一致信号線に並列に接続されていることを特徴とする
請求項（１）に記載の記号列照合装置。