JP2715465B2

JP2715465B2 - 記号列照合装置

Info

Publication number: JP2715465B2
Application number: JP63217286A
Authority: JP
Inventors: 八郎山田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-08-31
Filing date: 1988-08-31
Publication date: 1998-02-18
Anticipated expiration: 2013-02-18
Also published as: JPH0266671A; US5175860A

Description

【発明の詳細な説明】産業上の利用分野本発明は、記号列照合装置に関する。より詳細には、
テキスト検索システムや通信回線の回線制御システムに
おいて、特に長大な記号列やデータの中から特定の記号
列やデータを見出す記号列照合装置に関する。

従来の技術記号列照合装置は、パタン認識システムでの特徴系列
の抽出、ワード・プロセッサ等を用いて入力された文章
の原文ファイルからのキーワードの抽出、言語翻訳の支
援、通信回線における手続き制御やデータの振分け制御
および図形、イメージ、テキスト等による非構造データ
ベースの構築等に利用され、知能化されるこれらの情報
処理システムや通信システムの形成に欠くことができな
いものである。

従来の記号列照合は、汎用コンピュータのソフトウェ
アによる逐次処理で行われていたため、膨大な処理時間
を必要としていた。従って、事実上照合可能な記号列
は、小規模なものかまたは単語毎に区切られて構造化さ
れた記号列に制限されていた。

一例として、ｎ個の記号列からなるテキスト中に、ｍ
個の記号列からなるパタンが、どこに有るかを調べる場
合を考察する。この場合、１回につきｍ個の照合を（ｎ
−ｍ＋１）回行わなければならない。例えば、磁気ディ
スクや光ディスク等に格納されたｎ＝10⁹個の文字列の
テキストから、ｍ＝^３個の文字列を捜すには、約10¹²回
の記号列照合処理を必要とする。従って、テキスト、イ
メージ、図形、音声等の大容量な原情報による検索は非
現実的であるため、予め原情報にキーワードを付加して
の検索や表形式に構造化されたデータの検索を行ってい
た。

上記の問題を解決するため、連想記憶装置により直接
に記号列を照合する方法や、特開昭61−28132、特開昭6
1−28133または特開昭61−95442に開示されているよう
な記号列照合装置が提案されている。これらの記号列照
合装置の代表的な構成を、以下に説明する。

これらの記号列照合装置は、連想記憶装置に照合記号
列を記憶し、外部から逐次入力された被照合記号列とを
比較し、一致している場合は照合記号列の各ビットごと
に一致信号を出力する。また、各ビットの照合状態をそ
れぞれ記憶するレジスタで、レジスタアレイが構成され
ており、このレジスタアレイの各照合状態記憶レジスタ
の入力端子と、連想記憶装置の各一致信号出力端子と
は、論理演算子を介して接続されている。それぞれのビ
ットに対応する照合状態記憶レジスタは、直前に入力さ
れた信号が、照合記号列の隣接する上位ビットに対応す
る記号と一致していて、且つ今回入力された記号が、照
合記号列の該ビットに対応する記号に一致している場合
にのみ、「一致」を記憶する。従って、入力された被照
合記号列と、照合記号列が完全に一致すると、上記のレ
ジスタアレイの照合記号列の最終ビットに対応する照合
状態記憶レジスタが、「一致」を記憶する。

上記の装置においては、被照合記号列を連想記憶装置
のアドレス入力に逐次入力するだけで、照合処理が可能
なため、高速の記号列照合処理を実現している。また、
照合記号列の長さ、構造に合わせ、上記のレジスタアレ
イを構成するレジスタの接続を変更可能とすることで、
各種の記号列の照合に柔軟に対応できる。

発明が解決しようとする課題上述した従来の記号列照合装置は、記号列の照合状態
を記憶するレジスタ、照合記号列の長さを示すレジスタ
およびそれらを相互に接続する多数の論理ゲートを必要
とする。これらのレジスタや論理ゲートは、記憶セルの
十数倍の面積を必要とする。すなわち、従来の記号列照
合装置は、大きなサイズの素子を多数個必要とし、LSI
化した場合、チップサイズの増大に伴い、価格上昇と信
頼性の低下をもたらす。

また、連想記憶装置で直接に記号列照合を行う方法で
は、可変長記号列の照合が困難である欠点を有する。

そこで、本発明の目的は、素子数の削限することで、
チップサイズを縮小し、価格を低下させるとともに、信
頼性を向上させた、可変長記号列の高速な照合が可能で
ある記号列照合装置を提供することにある。

課題を解決するための手段本発明に従うと、それぞれ行列状に配列された、記号
コードをアドレス入力として、照合記号を記憶し、記憶
されている照合記号と外部から入力された被照合記号と
が一致した場合に一致信号を出力する連想記憶回路と、
それぞれ外部から入力される信号により開閉される開閉
手段を介して前記連想記憶回路の各列ごとに接続された
前記各連想記憶回路の一致信号が出力される一致信号線
と、を具備し、前記連想記憶回路の各列に照合記号列を
記憶する連想記憶装置と、記号毎に直列に入力された記号列を前記連想記憶装置
の連想記憶回路の各列に並列に供給する前記行列の行と
等しい語長のシフトレジスタと、前記連想記憶装置の連想記憶回路の各列の一致信号を
入力とし、一致アドレスコードを発生するエンコーダ
と、前記連想記憶装置の外部から入力される入力アドレス
で指定された列の連想記憶回路を駆動するデコーダと、を具備することを特徴とする記号列照合装置が提供され
る。

本発明の記号列照合装置においては、前記各連想記憶
回路の一致信号線が、前記開閉手段を介して、前記連想
記憶回路の各列ごとに互いに隣接する前記連想記憶回路
の一致信号線に直列に接続されているか、または前記各
連想記憶回路の一致信号線が、前記開閉手段を介して、
前記連想記憶回路の各列ごとに設けられた主一致信号線
に並列に接続されていることが好ましい。

作用本発明の記号列照合装置は、連想記憶装置内に行列状
に配置された連想記憶回路の各列にそれぞれ照合記号列
を１個ずつ記憶する。そして、シフトレジスタから被照
合記号列を連想記憶回路の各列に並列に供給し、照合す
るものである。照合する必要のない連想記憶回路に対し
ては、外部から入力されたドントケア信号より、ドント
ケア記憶セルと呼ばれる開閉手段を動作させ、該連想記
憶回路の一致信号線を開放して照合に関与しないものと
する。

上記のように、各連想記憶回路に供給された被照合記
号列が、それぞれの連想記憶回路が記憶している照合記
号と一致すると、一致信号が一致信号線に出力される。
ある１列の照合を行った連想記憶回路全てが一致信号を
発した場合にのみ、その列の一致信号がエンコーダに入
力される。エンコーダは、この一致信号を受け一致アド
レスコードを発する。

上記の照合動作は、シフトレジスタに被照合記号列の
記号が１個入力されるたびに行われる。従って、被照合
記号列から連続して抽出した記号列全てに対して、連想
記憶装置の各列に記憶されている照合記号列との照合が
並列に行われる。

また、本発明の記号列照合装置は、従来の装置と異な
り、記号列の照合状態を記憶するレジスタ、照合記号列
の長さを示すレジスタおよびそれらを相互に接続する多
数の論理ゲートを必要としないため、素子数が削限で
き、チップサイズが縮小され、価格低下、信頼性の向上
をもたらす。また、上記のように、照合が不要の連想記
憶回路は、照合に関与しないため、可変長記号列の照合
を可能にした独創的内容を有する。

以下、本発明を実施例によりさらに詳しく説明する
が、以下の開示は本発明の単なる実施例に過ぎず、本発
明の技術的範囲を何等制限するものではない。

実施例以下、本発明を図面を参照して説明するが、各図面を
通して、同一内容のものには同一の参照番号を付した。

実施例１第１図に、本発明の記号列照合装置の一実施例の構成
図を示す。第１図に示した記号列照合装置は、連想記憶
装置100内に、Ｍ個以下の記号からなる照合記号列をＮ
個まで登録し、Ｍ個の信号を保持するシフトレジスタ11
0に記号列入力端子111から記号毎に入力される被照合記
号列と並列に照合するものである。シフトレジスタ110
に保持されている被照合記号列の一部と、連想記憶装置
100内に登録されている照合記号列のいずれかとが一致
すると、連想記憶装置100の該照合記号列が登録されて
いる列から一致信号101がエンコーダ120に出力され、エ
ンコーダ120は一致合アドレスコード121を発生する。

記号列を連想記憶装置100内に登録する場合、登録さ
れる記号列は、記号列入力端子111から入力され、登録
すべきアドレスは、登録アドレス102で指定されるワー
ド線103をデコーダ130が選択的に駆動することにより選
択される。

本実施例の装置において、被照合記号列は、記号毎に
直列に入力され、シフトレジスタ110から並列に連想記
憶装置100の検索入力104に入力される。連想記憶装置10
0において、照合動作は、シフトレジスタ110に信号が入
力される毎に行われるため、入力された被照合記号列を
１記号ずつずらした全ての組合せの記号列と、連想記憶
装置100に登録されている全ての照合記号列との照合が
パイプライン形式で実行される。従って、本実施例の装
置においては、日本語等の区切り符号を含まないテキス
トの検索、すなわち、ノンアンカーモードでの照合動作
が行われる。この場合、連想記憶装置100内のドントケ
ア記号Δは何等照合動作に影響を与えないことを示して
いる。

第６図を参照して、第１図に示した本発明の記号列照
合装置のシフトレジスタ110の構成と動作とを説明す
る。第６図に示した記号列照合装置において、照合記号
列および被照合記号列は、記号列入力端子111から、ク
ロック信号622に同期して、記号毎に直列に第１シフト
レジスタ620に入力される。連想記憶装置100が、上記の
ような、Ｍ個以下の記号からなる記号列をＮ個まで登録
できる構成になっている場合、第１シフトレジスタ620
は、記号レジスタ630をＭ段に配列した構成となる。

記号列入力端子111から入力され、各記号レジスタ630
に、いったん格納された記号は、記号入出線611を介し
て連想記憶装置100に供給される。第２シフトレジスタ6
40は、直列に接続されたＭ段の１ビットのレジスタ650
で構成され、各レジスタ650の内容は、ドントケア信号2
32として連想記憶装置100に与えられる。

記号列を連想記憶装置100に登録する場合、登録動作
の前にリセット信号651を与え、第２シフトレジスタ640
の各段のレジスタ650の内容をクリアしておく。クロッ
ク信号622に同期して照合記号列を記号毎に直列に第１
シフトレジスタ620に入力すると、同時に、第２シフト
レジスタ650には順次に“1"が格納される。照合記号列
の全ての記号を入力し終ると、照合記号列とその各記号
の有効と無効を“1"、“0"で示すドントケア信号232が
並列に供給される。この状態で登録パルス135を与える
と登録アドレス102で指定されたワード線202が駆動さ
れ、照合記号列とドントケア信号232が書込まれる。

照合動作は、第１シフトレジスタ620に記号列入力端
子111から書き込まれた被照合記号列の各記号を記号入
出力線611を介して連想記憶装置100に入力することで行
われる。第１シフトレジスタ620に被照合記号列の記号
を１個入力する毎に行われる。従って、被照合記号列を
１記号ずつずらしながら、全ての照合記号列との並列照
合が行われることになり、入力信号列間の区切りを示す
デリミッタ信号が含まれていなくとも照合できる。

第２図に、第１図に示した本発明の記号列照合装置に
用いられた連想記憶装置100の一実施例の構成図を示
す。

この連想記憶装置は、Ｍ個以下の記号からなるＮ個の
記号列の登録と検索を可能にしたもので、Ｍ行Ｎ列の行
列状に配置された連想記憶回路200と、各連想記憶回路2
00の一致信号線201の開閉を制御するドントケア記憶セ
ル210と、各列の最上位の連想記憶回路200の一致信号線
201につながり、照合動作に先立ち一致信号線201を高電
位Ｖにプリチャージするトランジスタ220と、連想記憶
回路200およびドントケア記憶セル210にビット線211、2
12を介して照合記号列や照合記号列を供給し、読取りデ
ータを受取る読取り・書込み（R/W）アンプ230とにより
構成される。

以下、第２図に示した本実施例の連想記憶装置の動作
を詳細に説明する。Ｍ行Ｎ列に配置された連想記憶回路
200には、それぞれ１個の記号を登録することができ
る。従って、本実施例の連想記憶装置には、Ｍ個以下の
信号で構成されている記号列をＮ個登録できる。

Ｌ（Ｌ＜Ｍ）個以下の記号で構成されている記号列を
登録する場合、照合記号列のＬ個の各記号は、記号コー
ドのビット幅を有する各記号入出力端子231に並列に与
えられる。このとき、照合記号列の最後の記号を１行目
に位置する記号入出力端子231に与える。また、照合記
号列の長さを定義するためのドントケア信号232が照合
記号列と共に供給される。

入力された照合記号列とドントケア信号232は、R/Wア
ンプ230と正負ビット線211、212とを介して全列の連想
記憶回路200とドントケア記憶セル210に各々供給され、
選択的に駆動されたワード線202で指定された列の連想
記憶回路200とドントケア記憶セル210に各々格納され
る。

ドントケア記憶セル210は、“0"が格納されると、一
致信号線201を開放する。従って、“0"を記憶している
ドントケア記憶セル210の上位の連想記憶回路200には照
合動作に影響を与えないドントケア信号が格納されるこ
とになる。よって、本実施例の連想記憶装置にＬ個（但
しＬ＜Ｍ）の記号からなる記号列を登録する場合、１行
目から（Ｌ−１）行目のドントケア信号232を、“1"と
し、Ｌ行目から（Ｍ−１）行目のドントケア信号232を
“0"とすることで（Ｌ＋１）行目から上位の連想記憶回
路200にドントケア信号を格納する。かくして、“0"を
格納しているドントケア記憶セル210より上位の連想記
憶回路は照合動作に影響を与えない。従って、種々の長
さの記号列を登録することができる。

照合動作に先立ち、連想記憶装置の記号列が登録され
ている列のトランジスタ220にプリチャージ信号221を与
え、一致信号線201を高電位に荷電しておく。被照合記
号列の各記号は信号入出力端子231に与えられ、R/Wアン
プ230と正負ビット線211、212を介して全列の連想記憶
回路200に供給される。

ドントケア信号を除き、被照合記号列と異なる記号列
を格納している列の連想記憶回路200の一致信号線201は
低インピーダンスとなり、高電位から低電位にディスチ
ャージされる。すなわち、各列の一致信号線201の電位
は照合記号列と各例の照合記号列との一致、不一致を示
す。高電位が一致状態に対応する。

読取り動作は通常の記憶装置と同様にワード線202を
選択的に駆動することにより、正負ビット線211、212お
よびR/Wアンプ230を介して記号入出力端子231に指定し
た列の照合記号が読出される。

次に第３図および第４図を参照し、上記の連想記憶回
路200およびドントケア記憶セル210の詳細な説明を行
う。

第３図（ａ）は、連想記憶回路200内の連想記憶セル
の回路図を示す。

第３図（ａ）において、連想記憶セルは、記憶セル35
0の正負の内容と正負のビット線211、212上の照合デー
タとを比較し、不一致の場合に一致信号線201をアース
電位に設定するMOSトランジスタ360、370および380とで
構成される。また、上記の記憶セル350は、入出力が互
いに接続された２個のインバータ310、320と、インバー
タ310、320の出力と正負のビット線211、212とを接続す
る２個のMOSトランジスタ330、340とで構成される。

この連想記憶セルはワード線202を高電位に設定して
読取りと書込みとを行う機能以外に、正負のビット線21
1、212と、記憶している照合データとを照合する照合機
能を有する。照合結果は一致信号線201に出力され、一
致信号線201のインピーダンスは一致時に高く、不一致
時に低くなる。

第３図（ｂ）は、第２図の連想記憶回路200の回路図
を示す。

第３図（ｂ）に示した連想記憶回路は、第３図（ａ）
に示した連想記憶セル390を、記号コードのビット数だ
け並列し、ワード線202および一致信号線201を共通に接
続して構成されている。

照合記号コードは正負のビット線211、212を介して連
想記憶セル390に与えられ、それと各連想記憶セル390に
格納された記号とが一致した場合に全ての連想記憶セル
390の一致信号線201は高インピーダンスとなる。

すなわち、この連想記憶回路は１個の記号の登録、照
合、読取り機能を有する。

第４図に、第２図のドントケア記憶セル210の回路図
を示す。

第４図に示したドントケア記憶セル210は、互いに入
出力が接続された２個のインバータ410、420と、このイ
ンバータ410、420の各出力と正負のビット線211、212と
を接続する２個のMOSトランジスタ430、440と、ドント
ケア記憶セル210の記憶内容出力411により一致信号線20
1の開閉を行うMOSトランジスタ450とで構成される。

２個のインバータ410、420と２個のMOSトランジスタ4
30、440とは記憶セルを構成し、記憶セルの記憶内容
“1"の場合、すなわち記憶内容出力411が“1"の場合、M
OSトランジスタ450が導通し、上下の一致信号線201が導
通する。一方、記憶内容出力441が“0"の場合、上下の
一致信号線201は開放される。

なお、インバータ420の出力にゲートが接続され、MOS
トランジスタ450に、それとは異なるチャンネルのMOSト
ランジスタ並列に接続することにより、一致記号210の
電圧低下を防ぐことができる。

以上説明したように、本実施例の記号列照合装置で
は、Ｍ個以下の記号で構成される記号列をＮ個まで登録
し、高速に照合することを実現している。また、連想記
憶装置100とエンコーダ120との間に有限状態オートマト
ンを形成するためのレジスタアレイや論理ゲートを含ま
ないため、素子数が大幅に削限されている。

さらに、上記の連想記憶セル390やドントケア記憶セ
ル210の素子数は、スタティックRAMセルの素子数の1.5
倍程度であるので、1MbのLSIメモリ技術を用いることに
より、512Kb以上の１チップの記号列照合装置を実現で
きる。これは、８ビットの文字コードで表現できる文字
の長さ８文字以下の単語を、8000語記憶できることに相
当する。すなわち、通信回線や磁気ディスク、光ディス
クから読出される文章の中から8000個までのキーワード
の抽出を１度に、高速に処理することが可能である。

実施例２第５図に、本発明の記号列照合装置の構成要素となる
連想記憶装置の他の実施例の構成図を示す。

第５図に示した連想記憶装置は、各列の一致信号線20
1が接続される主一致信号線510が、各列に設けられてい
る。また、第２図に示した連想記憶装置にはなかったＭ
行目のドントケア記憶セル210が、追加されている。

本発明の連想記憶装置は、上記の構成により、ドント
ケア記憶セル210毎に、一致信号線201を切離すことがで
きる。すなわち、ドントケア記憶セル210に“0"を書込
むことにより、記号列内の任意の位置にドントケア記号
を含む記号列を登録することが可能となり、これによ
り、一部のみが一致している記号列の照合ができる。一
般に、これをFixed Length Dot't Care（FLDC）の記号
列照合機能と言う。

他の登録動作、照合動作、読取り動作は第２図の連想
記憶装置と同様に行われる。

本実施例の記号列照合装置は、実施例１の記号列照合
装置の機能に、一部のみが一致している記号列の照合が
付加されているものである。しかも、この機能の増加
は、僅かな素子を加えることのみで実現されている。

発明の効果以上説明したように、本発明の記号列照合装置は、従
来の記号列照合装置において照合時間が掛りすぎる問題
や、LSI化した場合のチップサイズの増大に伴う価格上
昇と信頼性の低下の欠点を容易に解決した。また、本発
明の記号列照合装置は、可変長記号列や照合記号列内に
ドントケア記号を含む記号列の登録および照合も可能で
ある。さらに、従来の記号列照合装置で必要とされた、
有限状態オートマトンを形成するためのレジスタアレイ
や論理ゲートを不要とした。

また、本発明の記号列照合装置は、文章の中からキー
ワードを検索するのに使用されるだけでなく、通信回線
における情報パケットの送信アドレスを本記号列照合装
置に格納させることで、情報パケットを目的とするター
ミナルに高速に振分ける通信回線制御装置を実現でき
る。さらに、通信回線やファイルアクセスにおける種々
の制御手続きを高速に解釈するプロトコル制御装置も本
記号列照合装置を利用することにより、容易にじ実現で
きる。

【図面の簡単な説明】

第１図は、本発明の記号列照合装置の一実施例の構成図
であり、第２図は、第１図に示した記号列照合装置に用いる連想
記憶装置の一実施例の構成図であり、第３図（ａ）は、第２図に示した連想記憶装置に用いる
連想記憶回路内の連想記憶セルの一例の回路図であり、第３図（ｂ）は、連想記憶回路の一例の回路図であり、第４図は、第２図に示した連想記憶装置に用いられるド
ントケア記憶セルの一例の回路図であり、第５図は、本発明の記号列照合装置に使用する連想記憶
装置の他の実施例の構成図であり、第６図は、本発明の記号列照合装置のシフトレジスタの
構成図である。〔主な参照番号〕 100……連想記憶装置、 110……シフトレジスタ、 120……エンコーダ、 130……デコーダ、 200……連想記憶回路、 210……ドントケア記憶セル、 220……トランジスタ、 230……読取り・書込み（R/W）アンプ、 310、320、410、420……インバータ、 330、340、360、370、380、430、440、450……MOSトラ
ンジスタ、 390……連想記憶セル、 620……第１シフトレジスタ、 630……記号レジスタ、 640……第２シフトレジスタ、 650……レジスタ

Claims

(57)【特許請求の範囲】

【請求項１】それぞれ行列状に配列された、記号コード
をアドレス入力として、照合記号を記憶し、記憶されて
いる照合記号と外部から入力された被照合記号とが一致
した場合に一致信号を出力する連想記憶回路と、それぞ
れ外部から入力される信号により開閉される開閉手段を
介して前記連想記憶回路の各列ごとに接続された前記各
連想記憶回路の一致信号が出力される一致信号線と、を
具備し、前記連想記憶回路の各列に照合記号列を記憶す
る連想記憶装置と、記号毎に直列に入力された記号列を前記連想記憶装置の
連想記憶回路の各列に並列に供給する前記行列の行と等
しい語長のシフトレジスタと、前記連想記憶装置の連想記憶回路の各列の一致信号を入
力とし、一致アドレスコードを発生するエンコーダと、前記連想記憶装置の外部から入力される入力アドレスで
指定された列の連想記憶回路を駆動するデコーダとを具備することを特徴とする記号列照合装置。
【請求項２】前記各連想記憶回路の一致信号線が、前記
開閉手段を介して、前記連想記憶回路の各列ごとに互い
に隣接する前記連想記憶回路の一致信号線に直列に接続
されていることを特徴とする請求項（１）に記載の記号
列照合装置。
【請求項３】前記各連想記憶回路の一致信号線が、前記
開閉手段を介して、前記連想記憶回路の各列ごとに設け
られた主一致信号線に並列に接続されていることを特徴
とする請求項（１）に記載の記号列照合装置。