JPH0262675A - 論理回路素子配置方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば、大規模集積回路チップや回路パッケ
ージの回路基板上に論理回路素子を配置する方法に係り
、特に、高速論理回路における論理回路素子の配置を行
う場合に好適な論理回路素子配置方法に関するものであ
る。

〔従来の技術〕

従来、大規模集積回路（ＬＳＩ）チップや回路パッケー
ジの回路基板上における論理回路素子配置方法に関する
技術として１例えば、特開昭５９−１５４０５５号公報
に記載された技術が知られている。この論理回路基板上
の素子配置方法においては１回路基板上に配置する論理
回路素子の信号線に重みを与え、全ての信号線について
、その長さと重みの積を求め、その積の総和が最小とな
るように回路基板上の素子の配置を決めるようにしてい
る。これによれば、信号線に付ける重みを信号伝播遅延
時間を考慮して設定することにより、高速論理回路のよ
うに信号伝播遅延時間の制約が厳しいものにも対応でき
るようにしている。

〔発明が解決しようとする課題〕

しかしながら、上述の論理回路基板上の素子配置方法は
、動作の同期をとるためのクロックツ（パスをフリップ
フロップに供給するためのクロック供給系回路のように
、クロックの時間偏差条件を満足すれば、結果的にどこ
に配置されてもかまわないようなものについても、配置
の良さを評価するための変数として扱っている。このた
め、クロック供給系回路内の素子の影響を受けて、一般
の論理回路の信号伝播遅延時間が相対的に長くなり、高
速論理回路の所定の性能を出すために、後になって人手
による論理回路素子の配置変更等が余儀なくされるとい
う問題があった。

本発明は、上記問題点を解決するためになされたもので
ある。

本発明の目的は、ＬＳＩチップや回路パッケージの回路
基板上に論理回路素子を配置する際に、論理回路素子間
の信号伝播遅延時間を最適化できる論理回路素子配置方
法を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面によって明らかになるであ
ろう。

〔１１題を解決するための手段〕 上記目的を達成するため、本発明においては。

論理回路素子の間の接続関係を規定し、大規模集積回路
チップまたは回路パッケージの回路基板の設計を行う設
計支援計算機システムにおいて、大規模集積回路チップ
または回路パッケージの回路基板上に配置する論理回路
素子を、クロック供給系回路の接続関係を除き、論理回
路素子の間の接続関係に従って、論理回路素子を回路基
板上に配置し、その後、クロック供給系回路の素子をク
ロックの時間偏差条件を満足する範囲内で追加配置する
ことを特徴とする。

また、大規模集積回路チップまたは回路パッケージの回
路基板上に配置する論理回路素子を、クロック供給系回
路の素子が存在しない論理回路についてはそのまま、ク
ロック供給系回路の素子が存在する論理回路については
クロック供給系回路の接続関係を除き、各論理回路素子
の間の接続関係に従って、論理回路素子を回路基板上に
配置し、次に、それぞれのクロック相のフリップフロッ
プについて、クロックを供給するクロック供給回路を生
成し、同一のクロックの相をもつブリップフロップ間の
クロックの時間偏差条件を満足する範囲内でクロック供
給系回路の素子を追加配置することを特徴とする。

〔作用〕

前記手段によれば、大規模集積回路チップまたは回路パ
ッケージの回路基板上の論理回路素子の配置を行う場合
に、クロック供給系回路の接続関係を除き、論理回路素
子の間の接続関係に従って、論理回路素子を回路基板上
に配置し、その後、クロック供給系回路の素子をクロッ
クの時間偏差条件を満足する範囲内で追加配置する。す
なわち、クロック供給系回路の素子の回路部を配置対象
から除外して、論理回路の素子を配置する。この配置結
果は、クロック供給系回路の素子の影響を受けないため
、配線長を低減でき、全体として信号パスのデイレイを
短縮することができる。次に、クロック供給系回路の素
子をクロックの時間偏差条件を満足する範囲内で追加配
置する。

また、クロック供給系回路の素子については。

論理回路の素子を配置した後、同一のクロック相をもつ
複数相の・ブリップフロップ群に分割し、各クロック相
について、既に素子配置した後のフリップフロップの配
置結果、および、クロック供給系回路で使用する素子の
許容負数等を考慮し、与えられたクロック供給系回路の
素子を追加配置することにより、信号伝播時間を最適化
した論理回路素子の配置を行う。

これにより、論理回路内の素子間の信号伝播遅延時間を
最適化した論理回路を設計することができ、高速論理回
路のように、信号伝播遅延時間の制約が厳しいものにも
対応できる。

〔実施例〕

以下、本発明の一実施例を図面を用いて具体的に説明す
る。

本発明の一実施例にかかる論理回路素子配置方法をＬＳ
Ｉにおける論理回路素子を配置する場合を例にして説明
する。

第１図は、論理回路におけるクロック供給系回路の配置
モデルの例を示す図である。第１図において、１１はク
ロック信号が供給される入力ビン。

１２は第１クロツクアンプ、１３は第２クロツクアンプ
、１４は第３クロツクアンプである。また、１５゜１６
ハフリツプフロツプ、１７．１８はフリップフロップ１
５．１６に供給されるべき、クロック位相名を示してい
る。この例の場合、フリップフロップ１５およびフリッ
プフロップ１６には、クロック位相名ＴＯという同一の
クロック相が供給されなければならないことを示してい
る。また、１２ａ　、　１３ａ　、　１４ａは、それぞ
れに第１クロックアンプ１２．第２クロックアンプ１３
．第３クロツクアンプ１４のそれぞれの許容負荷数（ド
ライブ可能な最大負荷数：ファンアウト数）を示してい
る。ここでの第１クロックアンプ１２．第２クロックア
ンプ１３．第３クロツクアンプ１４までの各クロックア
ンプは、同じ相のクロック相をもつフリップフロップ、
例えば。

ブリップフロップ１５およびフリップフロップ１６に対
するクロックの時間偏差条件を満足すれば、結果的にど
のように配置されてもかまわないものである。

第２図は、本発明にかかる論理回路素子配置方法の処理
の流れを示すフローチャートである。第２図を参照して
、論理回路素子配置を行う処理を説明する。

大規模集積回路チップまたは回路パッケージの回路基板
の設計を行う設計支援計算機システムは、論理回路素子
の間の接続関係を規定したデータから、第２図のフロー
チャートの処理の流れに従って、論理回路素子を配置す
る処理を行う。

ここでは、クロック供給系回路の素子の影響を受けない
ようにするため、まず、ステップ５１においては、クロ
ック供給系回路の素子が存在しない論理回路については
そのまま、クロック供給系回路の素子が存在する論理回
路についてはクロック供給系回路の接続関係を除き、各
論理回路素子の間の接続関係に従って、論理回路素子を
回路基板上に配置し、クロック供給系回路の存在しない
形態で、論理回路素子を配置する処理を行う、すなわち
、クロックアンプが存在しない論理回路素子について、
当該ＬＳＩが使用される外部環境を考慮して、予め人手
により又は自動的に配置した配置済の外部ビン（ＬＳＩ
の入力ビンあるいは出力ビン）と論理回路の間の接続関
係に従い、配置する処理を行う１例えば、クラスタ成長
法のアルゴリズムを使用した配置法により論理回路素子
をＬＳＩチップ上に配置する０次に、ステップ５２に進
み、クロック供給系回路を生成する。そして、次のステ
ップ５３において、全てのクロック相の供給系回路につ
いて配置が終了したが否かを判定し、配置が終了してい
なければ、ステップ５４において、当該クロック相のク
ロック供給系回路の素子を配置する処理を行い、再び、
ステップ５３に戻り、全てのクロック相の供給系回路に
ついて配置が終了したが否かを判定し、配置が終了して
いれば、処理を終了する。

次に１回路基板上での論理回路素子の配置が終了した後
の処理であるステップ５２〜５４で行う処理を具体的に
説明する。この処理は、フリップフロップの配置位置を
考慮して、クロック供給系回路を配置する処理である。

この処理における配！方法を、クロック供給系回路が予
じめマスタスライスの下地として形成されているモデル
を例にして説明する。

第３図は、論理回路におけるクロック供給系回路がマス
タスライスの下地として形成されているＬＳＩレイアウ
トのモデル例を示す図である。第３図において、２１は
クロック信号が供給される入力ビン、　２２．２３．２
４はＬＳＩチップ上にレイアウトされ位置決めされた領
域で、それぞれ第１クロツクアンプ、第２クロツクアン
プ、第３クロツクアンプを形成できる領域である。

クロック供給バス間の配線長偏差を小さくするため、予
めＬＳＩチップを分割し、接続すべきフリップフロップ
をある特定の範囲内に限定する。

例えば、第３図に示すように、ＬＳＩチップの全体を４
つの領域に分割し、その中央を第１クロツクアンプの形
成領域２２とし、第１クロツクアンプを形成しておく、
また、分割された各領域毎にそれぞれ第２クロツクアン
プの形成領域２３および第３クロツクアンプの形成領域
２４を予め形成しておく、この場合、第２クロツクアン
プおよび第３クロツクアンプの許容負荷数とその領域内
で配置できるフリップフロップの最大値を考慮して、配
置できる全てのフリップフロップにクロック信号を供給
できる駆動能力を備えるアンプ数の第２クロツクアンプ
および第３クロツクアンプをそれぞれの形成領域２３．
２４に形成しておく。

このような、下地モデルに関する情報、即ち各クロック
アンプについての配置可能位置（それぞれのアンプが形
成されている位りおよび許容負荷数、さらにクロック供
給パスモデル等のクロック情報を予めマスタスライスモ
デル単位にライブラリ化しておき、このライブラリの情
報を元にクロック供給系回路を生成し、クロック供給系
回路の素子を配置する。この場合の処理例を次に説明す
る。

第４図は、論理回路におけるクロック供給系回路を生成
し配置する処理例を説明する説明図である。第４図にお
いては１分割された１つの領域のみを要部として示して
いる。第４図において、３１〜３４は既に配置済のフリ
ップフロップを表わしており、　３５．３６はそれぞれ
当該領域内のフリップフロップにクロックを供給するた
めの第２クロツクアンプ、第３クロツクアンプが形成さ
れている領域を示している。また、３７はフリップフロ
ップをグループ化するための基準線を示している。ここ
で行うクロック供給系回路を生成し配置する処理は、次
の３段階の処理手順により行われる。すなわち、 ■第２クロックアンプおよび第３クロツクアンプの必要
個数の計算処理、 ■各フリップフロップのグループ化処理、■論理接続情
報の生成処理、 の各処理を行うことにより、あるクロック相に関するク
ロック供給系回路が生成され、素子を配置する処理が行
われることになる。このような処理をＬＳＩに供給すべ
き全クロックに適用することによって素子の配置処理が
完了する。

次に、これらの各処理について個別に説明する。

〔■第２クロックアンプおよび第３クロツクアンプの必
要個数の計算処理〕 はじめに、クロック位相名１７に示す位相をキーとして
当該領域中のフリップフロップの中で、同一位相のクロ
ック相が供給されなければならないフリップフロップを
カウントし、ライブラリ中の第２クロツクアンプおよび
第３クロツクアンプの許容負荷数より、必要なりロック
アンプの数を計算する１例えば、第４図の例では、第２
クロツクアンプが１個、第３クロツクアンプが２個必要
となると計算される場合の例を示している。

〔■各フリップフロップのグループ化処理３次に、同一
位相のクロック相が供給される７　１Ｊツブプロツプを
、例えば、既に配置済みの全てのフリップフロップの配
置位置について、各フリッププロップの基準線３７に対
する回転角θを求め。

回転角θが近いもの同志のフリップフロップをグルーピ
ングし、グルービングしたフリッププロップ数の最大値
が第３クロツクアンプの許容負荷数よりも低くなるよう
にグルービングする。第４図の例では、フリップフロッ
プ３１．３２．３３のグループとフリップフロップ３４
のグループとに２分割されてグルーピングされている場
合の例を示している。

〔■論理接続情報の生成処理〕

前の段階の〔■各フリップフロップのグループ化処理〕
で求めたすべてのグループについて、ライブラリに登録
されているクロック供給パスモデルに従って、それぞれ
のグループに属する全てのフリップフロップを同一ネッ
トとして論理接続情報を生成する。これと同時に、ライ
ブラリに登録されているクロックアンプの配置可能位置
に従ってクロックアンプを順次選択し、クロックスキュ
ーの条件を満たす範囲内で生成したクロック供給バス内
のクロックアンプの配置位置とする。このような処理の
結果、クロック供給系回路の素子の配置が完了する。

第５図は、分割した特定の領域について、クロック供給
系回路を生成した結果の例を示す図である。第５図にお
いて、４１はクロック信号の入力ピンを示し、４２．４
３．４４はそれぞれ第１クロツクアンプ、第２クロツク
アンプ、第３クロツクアンプを示す、また、４５〜４８
はフリップフロップを表わす。

このように、上述の■〜■の処理を分割したすべての領
域に対して行うことによって、各々のクロック位相に関
するクロック供給系回路を生成し配置できることになる
。このような回路素子の配置処理をＬＳＩに供給すべき
全クロックに適用することによってクロック供給系回路
の素子の配置が完了する。

以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。

〔発明の効果〕

以上、説明したように、本発明によれば、論理回路内の
素子間の信号伝播遅延時間を最適にして論理回路素子の
配置を行うことができ、高速論理回路のように、信号伝
播遅延時間の制約が厳しいものにも対応できる効果があ
る。

【図面の簡単な説明】

第１図は、論理回路におけるクロック供給系回路の配置
モデルの例を示す回路図、 第２図は１本発明にかかる論理回路素子配置方法の処理
の流れを示すブローチヤード、第３図は、論理回路にお
けるクロック供給系回路がマスタスライスの下地として
形成されているＬＳＩレイアウトのモデル例を示す図。 第４図は、論理回路におけるクロック供給系回路を生成
し配置する処理例を説明する説明図、第５図は、分割し
た特定の領域についてのクロック供給系回路を生成した
結果の例を示す図である。 図中、　１１．２１．４１・・・入力ピン、１２．４２
・・・第１クロツクアンプ、１３．４３・・・第２クロ
ツクアンプ、１４゜４４・・・第３クロツクアンプ、　
１５．１６．３１〜３４．４５〜４８・・・フリップフ
ロップ、１７．１８・・・クロック位相名。 ２２・・・第１クロツクアンプの形成領域、２３．３５
・・・第２クロツクアンプの形成領域、２４．３６・・
・第３クロツクアンプの形成領域、１２ａ　、　１３ａ
　、　１４ａ・・・許容負荷数。 ｖｊ１凹 矯２ｍ

Claims (1)

1. 【特許請求の範囲】 １、論理回路素子の間の接続関係を規定し、大規模集積
   回路チップまたは回路パッケージの回路基板の設計を行
   う設計支援計算機システムにおいて、大規模集積回路チ
   ップまたは回路パッケージの回路基板上に配置する論理
   回路素子を、クロック供給系回路の接続関係を除き、論
   理回路素子の間の接続関係に従って、各論理回路素子を
   回路基板上に配置し、その後、クロック供給系回路の素
   子をクロックの時間偏差条件を満足する範囲内で追加配
   置することを特徴とする論理回路素子配置方法。 ２、論理回路素子の間の接続関係を規定し、大規模集積
   回路チップまたは回路パッケージの回路基板の設計を行
   う設計支援計算機システムにおいて、大規模集積回路チ
   ップまたは回路パッケージの回路基板上に配置する論理
   回路素子を、クロック供給系回路の素子が存在しない論
   理回路についてはそのまま、クロック供給系回路の素子
   が存在する論理回路についてはクロック供給系回路の接
   続関係を除き、各論理回路素子の間の接続関係に従って
   、論理回路素子を回路基板上に配置し、次に、それぞれ
   のクロック相のフリップフロップについて、クロックを
   供給するクロック供給回路を生成し、同一のクロック相
   をもつフリップフロップ間のクロックの時間偏差条件を
   満足する範囲内でクロック供給系回路の素子を追加配置
   することを特徴とする論理回路素子配置方法。