JPH0260321A

JPH0260321A - 電流切換型論理回路

Info

Publication number: JPH0260321A
Application number: JP21168788A
Authority: JP
Inventors: Shigero Hayashi; 茂郎林
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 1988-08-26
Filing date: 1988-08-26
Publication date: 1990-02-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、ＥＣＬ回路、ラインレシーバ、コンパレータ
など使用できる電流切換型論理回路に関するものである
。

従来の技術差動増幅器の１つとしてエミッタ結合型差動増幅器など
の電流切換型論理回路（ｃｕｒｒｅｎｔ　ｍｏｄｅｌｏ
ｇｉｃ　−ＣＭＬ）が知られている。なお、本明細書に
おいて、「電流切換型論理回路」は、エミッタ結合型差
動増幅器などのバイポーラトランジスタで構成される回
路と、ソース結合型差動増幅器などの、ユニポーラトラ
ンジスタで構成されて等価な機能を有する回路とを含む
ものとして使用する。

以下、添付図面を参照して、電流切換型論理回路の１例
を、簡単のためにバイポーラトランジスタの場合につい
て説明する。

第４図は、最も基本的なエミッタ結合型差動回路の回路
を示すものである。一対のＮＰＮ）ランジスタＱ１及び
Ｑ２を具備しており、それらのコレクタは、ぞれぞれ負
荷抵抗Ｒ１及びＲ２を介して第１の電源端子（正電位側
）に接続されている。

そして、エミッタが共通接続されて、抵抗Ｒ３を介して
第２の電源端子（負電位側）に接続されている。この抵
抗Ｒ３が電流源として機能する。トランジスタＱ１及び
Ｑ２のベースがぞれぞれ、互いに反転した信号を受ける
入力ＩＮ及び■に接続しており、また、トランジスタＱ
１及びＱ２のコレクタがそれぞれ、互いに反転した信号
を出力する出力ＯＵＴ及びＯＵＴに接続されている。

第４図の回路は、電流源が受動素子で構成されているの
で、電流源を流れる電流ＩＯを電流源自体が制御するこ
とができない。そのため、入力ＩＮ及びＩＮを介してト
ランジスタのベースに印加される入力電圧によって、ト
ランジスタのコレクターエミッタ間の導通抵抗が変化す
るので、電流ＩＯが変化する。その結果、・トランジスタのｆＴ　　（コレクタ電流依存性が一ある）がかわり、ＡＣ特性がかわる・出力電圧が変化するという問題がある。

そこで、第５図に示すように、電流源として、トランジ
スタＱ３のような能動電流源を使用することが提案され
実施されている。トランジスタＱ３のコレクタは、トラ
ンジスタＱ１及びＱ２の共通接続されたエミッタに接続
され、トランジスタＱ３のエミッタは、抵抗Ｒ３に接続
され、トランジスタＱ３のベースには、定電圧発生回路
１０から一定の電圧が印加される。このような能動電流
源を使用すれば、トランジスタＱ３のベース電位を一定
に維持することにより、トランジスタＱ３を流れる電流
ＩＯを一定に維持することができる。

発明が解決しようとする課題しかしながら、上記した電流切換型論理回路と、定電圧
発生回路とが位置的に離れていると、ゆらぎなどによっ
てＩＯが少し増大すると、トランジスタＱ３のベース温
度が上昇し、そのベース・工ミッタ間電圧ＶＩＥが下が
り、ＩＯがより増大するという、いわゆる熱暴走を引き
起こすおそれがあった。

これはディスクリート回路だけでなく、サイズの小さな
モノリシックＩＣでもしばしば起こる。

その理由は、定電圧発生回路は回路規模が大きく、ＭＩ
Ｃ上の一ケ所にまとめて作られる。そのためＥＣＬゲー
トアレイのようなＭＩＣでは同じチップ上でも定電圧発
生回路と、電流切換型論理回路群との間に距離が生じ温
度差が発生するからである。

そこで、本発明は、上記した問題を解決した電流切換型
論理回路を提供せんとするものである。

課題を解決するた？ｂの手段本発明によるならば、一方の電流端子がそれぞれ負荷を
介して第１の電源端子に接続され且つ他方の電流端子が
共通接続された第１及び第２のトランジスタと、該第１
及び第２のトランジスタの前記共通接続された電流端子
と第２の電源端子との間に接続された第３のトランジス
タからなる能動電流源とを具備し、前記第１及び第２の
トランジスタの制御端子に、互いに反転した信号が入力
され、互いに反転した関係の出力信号を出力する一対の
出力を有している電流切換型論理回路において１．前記
一対の出力にそれぞれ入力が接続され、前記第３のトラ
ンジスタの制御電極に出力が接続されたアナログＯＲ回
路が具備される。

作用上記した構成の電流切換型論理回路において、前記第３
のトランジスタの制御電極に、電流切換型論理回路の一
対の出力のアナログＯＲに対応する電位が正相帰還され
る。その結果、例えばゆらぎによって、能動電流源を構
成する第３のトランジスタの電流（例えば、第３のトラ
ンジスタがバイポーラトランジスタの場合には、コレク
タ電流）が増大すると、電流切換型論理回路の一対の出
力の内の低電位側の出力レベルが下がる。それにより、
アナログＯＲ回路の出力電圧すなわち第３のトランジス
タの制御電極の電位も下がる。したがって、能動電流源
を構成する第３のトランジスタの電流が下がる。かくし
て、熱暴走を抑えることができる。

実施例第１図は、本発明による電流切換型論理回路の１実施例
を示す回路図である。なお、第４図及び第５図に示す従
来の電流切換型論理回路の各素子と対応する素子には同
一の参照番号を付して、説明を省略する。

第４図及び第５図に示す従来の電流切換型論理回路との
比較から明らかなように、第１図に示す本発明による電
流切換型論理回路は、一対の出力ＯＵＴ及びＯＵＴにそ
れぞれ入力が接続されたアナログＯＲ回路１２を具備し
ており、そのアナログＯＲ回路１２の出力は、能動電流
源を構成するトランジスタＱ３のベースに接続されてい
る。

例えばゆらぎによって、能動電流源を構成するトランジ
スタＱ３のコレクタ電流が増大すると、電流切換型論理
回路の一対の出力ＯＵＴ及びＯＵＴの内の低電位側の出
力レベルが下がる。それにより、アナログＯＲ回路１２
の出力電圧すなわちトランジスタＱ３のベースの電位も
下がる。すなわち、電流切換型論理回路の一対の出力の
内の低電位側の電位が、アナログＯＲ回路１２を介して
トランジスタＱ３のベースに正相帰還される。その結果
、能動電流源を構成するトランジスタＱ３のコレクタ電
流が下がる。かくして、熱暴走を抑えることができる。

第２図は、アナログＯＲ回路１２の具体的構成例を示す
回路図である。

電流切換型論理回路の一対の出力ＯＵＴおよび万万了は
、差動増幅器を構成するトランジスタＱ１及びＱ２のコ
レクタに直接接続されている。そして、アナログＯＲ回
路１２は、出力ＯＵＴとノードＡとの間に接続された抵
抗Ｒ５と、出力万■了とノードＡとの間に接続された抵
抗Ｒ４と、ノードＡと第２の電源端子（低電位側）との
間に接続された抵抗Ｒ６とを具備している。抵抗Ｒ４と
抵抗Ｒ５とは、同一の抵抗値を有している。かくして、
抵抗Ｒ４及び抵抗Ｒ６と、抗Ｒ５及び抵抗Ｒ６とが、同
一分圧比の分圧回路をそれぞれ構成し、一対の出力ＯＵ
Ｔ及びＯＵＴの内の低い電位の方に接続された分圧回路
に規制される電位が、ノードＡに現れる。そのノードＡ
がアナログＯＲ回路１２の出力であり、トランジスタＱ
３のベースに接続されている。

第２図に示す電流切換型論理回路において、例えばゆら
ぎによって、能動電流源を構成するトランジスタＱ３の
コレクタ電流が増大すると、一対の出力ＯＵＴ及び万■
了の内の低電位側の出力レベルが下がる。その電位は、
抵抗Ｒ４と抵抗Ｒ６との分圧回路または抵抗Ｒ５と抵抗
Ｒ６との分圧回路により分圧されて、ノードＡに現れる
。すなわち、ノードＡの電位が降下する。その結果、能
動電流源を構成するトランジスタＱ３のコレクタ電流が
下がり、熱暴走を抑えることができる。

第３図は、各出力にエミッタフォロワを有する電流切換
型論理回路に対して本発明を適用した例を示す回路図で
ある。

トランジスタＱ２のコレクタにベースが接続されたトラ
ンジスタＱ４は、そのコレクタが第１の電源端子（高電
位側）に接続され、エミッタは、出力ＯＵＴに接続され
ている。また、トランジスタＱ１のコレクタにベースが
接続されたトランジスタＱ５は、そのコレクタが第１の
電源端子（高電位側）に接続され、エミッタは、出力下
■了に接続されている。更に、ノードΔは、ダイオード
Ｄを介して抵抗Ｒ６に接続されている。

かくして、出力用のエミッタホロワのトランジスタＱ４
及びＱ５のエミッタは、抵抗Ｒ４、Ｒ５、Ｒ６を介して
、プルダウンされているノードＡに接続されている。ま
た、ダイオードＤは、トランジスタＱ３のＶｌｌｌのキ
ャンセル用である。従って、第２図に示す実施例のよう
に、省略することもできる。

従って、例えばゆらぎによって、トランジスタＱ３のコ
レクタ電流が増大すると、出力レベルＯＵＴ　−ＯＵＴ
が下がり、それによってノードＡの電位も下がる。その
ノードＡはトランジスタＱ３のベースに接続されている
ので、トランジスタＱ３のベース電位が下がり、トラン
ジスタＱ１のコレクタ電流が低下する。

上記した本発明による電流切換型論理回路は、全てバイ
ポーラトランジスタで構成されているが、電界効果トラ
ンジスタのようなユニポーラトランジスタを使用しても
同様に構成できる。

発明の詳細な説明したように、本発明による電流切換型論理回路は
、従来回路と同じように信号の直流成分が伝達可能な差
動回路であると共に、回路規模が従来とかわらないため
に、例えば第５図の回路をセルとして一ケ所に作り込め
るので、温度差が生じにくく、コレクタ電流が一定で熱
暴走しにくい。また、定電圧回路が不要である。加えて
、コレクタ電流一定のため同相信号除去比（Ｃｏｍｍｏ
ｎ　ＭｏｄｅＲｅｊｅｃｔｉｏｎ　Ｒａｔｉｏ）が高い
。

【図面の簡単な説明】

第１図は、本発明による電流切換型論理回路の基本構成
を示す回路図、第２図は、本発明による電流切換型論理回路の具体的な
回路構成を示す回路図、第３図は、本発明による電流切換型論理回路の具体的な
しかし別な回路構成を示す回路図、第４図及び第５図は
、従来の電流切換型論理回路の例を示す回路図である。〔主な参照番号〕１０・・定電圧発生回路１２・・アナログＯＲ回路Ｑ１〜Ｑ５・・トランジスタＲ１−Ｒ６・・抵抗Ｄ・・ダイオード特許出顆人　　住友電気工業株式会社

Claims

【特許請求の範囲】

（１）一方の電流端子がそれぞれ負荷を介して第１の電
源端子に接続され且つ他方の電流端子が共通接続された
第１及び第２のトランジスタと、該第１及び第２のトラ
ンジスタの前記共通接続された電流端子と第２の電源端
子との間に接続された第３のトランジスタからなる能動
電流源とを具備し、前記第１及び第２のトランジスタの
制御端子に、互いに反転した信号が入力され、互いに反
転した関係の出力信号を出力する一対の出力を有してい
る電流切換型論理回路において、前記一対の出力にそれ
ぞれ入力が接続され、前記第３のトランジスタの制御電
極に出力が接続されたアナログＯＲ回路を具備し、前記
第３のトランジスタの制御電極に、前記一対の出力のア
ナログＯＲに対応する電位が正相帰還されることを特徴
とする電流切換型論理回路。
（２）前記第１、第２及び第３のトランジスタは、バイ
ポーラトランジスタであり、前記第１、第２及び第３の
トランジスタの制御電極は、バイポーラトランジスタの
ベースであることを特徴とする請求項（１）記載の電流
切換型論理回路。
（３）前記第１、第２及び第３のトランジスタは、ユニ
ポーラトランジスタであり、前記第１、第２及び第３の
トランジスタの制御電極は、ユニポーラトランジスタの
ゲート電極であることを特徴とする請求項（１）記載の
電流切換型論理回路。
（４）前記アナログＯＲ回路は、前記一対の出力のそれ
ぞれと前記第３のトランジスタの制御電極との間に接続
された第１及び第２の抵抗と、前記第３のトランジスタ
の制御電極と前記第２の電源端子との間に接続された第
３の抵抗とを具備することを特徴とする請求項（１）か
ら請求項（３）までのいずれか１項に記載の電流切換型
論理回路。
（５）前記第３のトランジスタの制御電極と前記第２の
電源端子との間において、前記第３の抵抗と直列に接続
されたダイオードを具備することを特徴とする請求項（
４）に記載の電流切換型論理回路。
（６）前記一対の出力が前記第１及び第２のトランジス
タの前記一方の電流端子に直接接続されていることを特
徴とする請求項（１）から請求項（５）までのいずれか
１項に記載の電流切換型論理回路。
（７）前記第１及び第２のトランジスタの前記一方の電
流端子はそれぞれエミッタフォロワを介して前記一対の
出力に接続されていることを特徴とする請求項（１）か
ら請求項（５）までのいずれか１項に記載の電流切換型
論理回路。