JPH0260321A - 電流切換型論理回路 - Google Patents
電流切換型論理回路Info
- Publication number
- JPH0260321A JPH0260321A JP21168788A JP21168788A JPH0260321A JP H0260321 A JPH0260321 A JP H0260321A JP 21168788 A JP21168788 A JP 21168788A JP 21168788 A JP21168788 A JP 21168788A JP H0260321 A JPH0260321 A JP H0260321A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- switching type
- current
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007423 decrease Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 230000001276 controlling effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ECL回路、ラインレシーバ、コンパレータ
など使用できる電流切換型論理回路に関するものである
。
など使用できる電流切換型論理回路に関するものである
。
従来の技術
差動増幅器の1つとしてエミッタ結合型差動増幅器など
の電流切換型論理回路(current modelo
gic −CML)が知られている。なお、本明細書に
おいて、「電流切換型論理回路」は、エミッタ結合型差
動増幅器などのバイポーラトランジスタで構成される回
路と、ソース結合型差動増幅器などの、ユニポーラトラ
ンジスタで構成されて等価な機能を有する回路とを含む
ものとして使用する。
の電流切換型論理回路(current modelo
gic −CML)が知られている。なお、本明細書に
おいて、「電流切換型論理回路」は、エミッタ結合型差
動増幅器などのバイポーラトランジスタで構成される回
路と、ソース結合型差動増幅器などの、ユニポーラトラ
ンジスタで構成されて等価な機能を有する回路とを含む
ものとして使用する。
以下、添付図面を参照して、電流切換型論理回路の1例
を、簡単のためにバイポーラトランジスタの場合につい
て説明する。
を、簡単のためにバイポーラトランジスタの場合につい
て説明する。
第4図は、最も基本的なエミッタ結合型差動回路の回路
を示すものである。一対のNPN)ランジスタQ1及び
Q2を具備しており、それらのコレクタは、ぞれぞれ負
荷抵抗R1及びR2を介して第1の電源端子(正電位側
)に接続されている。
を示すものである。一対のNPN)ランジスタQ1及び
Q2を具備しており、それらのコレクタは、ぞれぞれ負
荷抵抗R1及びR2を介して第1の電源端子(正電位側
)に接続されている。
そして、エミッタが共通接続されて、抵抗R3を介して
第2の電源端子(負電位側)に接続されている。この抵
抗R3が電流源として機能する。トランジスタQ1及び
Q2のベースがぞれぞれ、互いに反転した信号を受ける
入力IN及び■に接続しており、また、トランジスタQ
1及びQ2のコレクタがそれぞれ、互いに反転した信号
を出力する出力OUT及びOUTに接続されている。
第2の電源端子(負電位側)に接続されている。この抵
抗R3が電流源として機能する。トランジスタQ1及び
Q2のベースがぞれぞれ、互いに反転した信号を受ける
入力IN及び■に接続しており、また、トランジスタQ
1及びQ2のコレクタがそれぞれ、互いに反転した信号
を出力する出力OUT及びOUTに接続されている。
第4図の回路は、電流源が受動素子で構成されているの
で、電流源を流れる電流IOを電流源自体が制御するこ
とができない。そのため、入力IN及びINを介してト
ランジスタのベースに印加される入力電圧によって、ト
ランジスタのコレクターエミッタ間の導通抵抗が変化す
るので、電流IOが変化する。その結果、 ・トランジスタのfT (コレクタ電流依存性が一 ある)がかわり、AC特性がかわる ・出力電圧が変化する という問題がある。
で、電流源を流れる電流IOを電流源自体が制御するこ
とができない。そのため、入力IN及びINを介してト
ランジスタのベースに印加される入力電圧によって、ト
ランジスタのコレクターエミッタ間の導通抵抗が変化す
るので、電流IOが変化する。その結果、 ・トランジスタのfT (コレクタ電流依存性が一 ある)がかわり、AC特性がかわる ・出力電圧が変化する という問題がある。
そこで、第5図に示すように、電流源として、トランジ
スタQ3のような能動電流源を使用することが提案され
実施されている。トランジスタQ3のコレクタは、トラ
ンジスタQ1及びQ2の共通接続されたエミッタに接続
され、トランジスタQ3のエミッタは、抵抗R3に接続
され、トランジスタQ3のベースには、定電圧発生回路
10から一定の電圧が印加される。このような能動電流
源を使用すれば、トランジスタQ3のベース電位を一定
に維持することにより、トランジスタQ3を流れる電流
IOを一定に維持することができる。
スタQ3のような能動電流源を使用することが提案され
実施されている。トランジスタQ3のコレクタは、トラ
ンジスタQ1及びQ2の共通接続されたエミッタに接続
され、トランジスタQ3のエミッタは、抵抗R3に接続
され、トランジスタQ3のベースには、定電圧発生回路
10から一定の電圧が印加される。このような能動電流
源を使用すれば、トランジスタQ3のベース電位を一定
に維持することにより、トランジスタQ3を流れる電流
IOを一定に維持することができる。
発明が解決しようとする課題
しかしながら、上記した電流切換型論理回路と、定電圧
発生回路とが位置的に離れていると、ゆらぎなどによっ
てIOが少し増大すると、トランジスタQ3のベース温
度が上昇し、そのベース・工ミッタ間電圧VIEが下が
り、IOがより増大するという、いわゆる熱暴走を引き
起こすおそれがあった。
発生回路とが位置的に離れていると、ゆらぎなどによっ
てIOが少し増大すると、トランジスタQ3のベース温
度が上昇し、そのベース・工ミッタ間電圧VIEが下が
り、IOがより増大するという、いわゆる熱暴走を引き
起こすおそれがあった。
これはディスクリート回路だけでなく、サイズの小さな
モノリシックICでもしばしば起こる。
モノリシックICでもしばしば起こる。
その理由は、定電圧発生回路は回路規模が大きく、MI
C上の一ケ所にまとめて作られる。そのためECLゲー
トアレイのようなMICでは同じチップ上でも定電圧発
生回路と、電流切換型論理回路群との間に距離が生じ温
度差が発生するからである。
C上の一ケ所にまとめて作られる。そのためECLゲー
トアレイのようなMICでは同じチップ上でも定電圧発
生回路と、電流切換型論理回路群との間に距離が生じ温
度差が発生するからである。
そこで、本発明は、上記した問題を解決した電流切換型
論理回路を提供せんとするものである。
論理回路を提供せんとするものである。
課題を解決するた?bの手段
本発明によるならば、一方の電流端子がそれぞれ負荷を
介して第1の電源端子に接続され且つ他方の電流端子が
共通接続された第1及び第2のトランジスタと、該第1
及び第2のトランジスタの前記共通接続された電流端子
と第2の電源端子との間に接続された第3のトランジス
タからなる能動電流源とを具備し、前記第1及び第2の
トランジスタの制御端子に、互いに反転した信号が入力
され、互いに反転した関係の出力信号を出力する一対の
出力を有している電流切換型論理回路において1.前記
一対の出力にそれぞれ入力が接続され、前記第3のトラ
ンジスタの制御電極に出力が接続されたアナログOR回
路が具備される。
介して第1の電源端子に接続され且つ他方の電流端子が
共通接続された第1及び第2のトランジスタと、該第1
及び第2のトランジスタの前記共通接続された電流端子
と第2の電源端子との間に接続された第3のトランジス
タからなる能動電流源とを具備し、前記第1及び第2の
トランジスタの制御端子に、互いに反転した信号が入力
され、互いに反転した関係の出力信号を出力する一対の
出力を有している電流切換型論理回路において1.前記
一対の出力にそれぞれ入力が接続され、前記第3のトラ
ンジスタの制御電極に出力が接続されたアナログOR回
路が具備される。
作用
上記した構成の電流切換型論理回路において、前記第3
のトランジスタの制御電極に、電流切換型論理回路の一
対の出力のアナログORに対応する電位が正相帰還され
る。その結果、例えばゆらぎによって、能動電流源を構
成する第3のトランジスタの電流(例えば、第3のトラ
ンジスタがバイポーラトランジスタの場合には、コレク
タ電流)が増大すると、電流切換型論理回路の一対の出
力の内の低電位側の出力レベルが下がる。それにより、
アナログOR回路の出力電圧すなわち第3のトランジス
タの制御電極の電位も下がる。したがって、能動電流源
を構成する第3のトランジスタの電流が下がる。かくし
て、熱暴走を抑えることができる。
のトランジスタの制御電極に、電流切換型論理回路の一
対の出力のアナログORに対応する電位が正相帰還され
る。その結果、例えばゆらぎによって、能動電流源を構
成する第3のトランジスタの電流(例えば、第3のトラ
ンジスタがバイポーラトランジスタの場合には、コレク
タ電流)が増大すると、電流切換型論理回路の一対の出
力の内の低電位側の出力レベルが下がる。それにより、
アナログOR回路の出力電圧すなわち第3のトランジス
タの制御電極の電位も下がる。したがって、能動電流源
を構成する第3のトランジスタの電流が下がる。かくし
て、熱暴走を抑えることができる。
実施例
第1図は、本発明による電流切換型論理回路の1実施例
を示す回路図である。なお、第4図及び第5図に示す従
来の電流切換型論理回路の各素子と対応する素子には同
一の参照番号を付して、説明を省略する。
を示す回路図である。なお、第4図及び第5図に示す従
来の電流切換型論理回路の各素子と対応する素子には同
一の参照番号を付して、説明を省略する。
第4図及び第5図に示す従来の電流切換型論理回路との
比較から明らかなように、第1図に示す本発明による電
流切換型論理回路は、一対の出力OUT及びOUTにそ
れぞれ入力が接続されたアナログOR回路12を具備し
ており、そのアナログOR回路12の出力は、能動電流
源を構成するトランジスタQ3のベースに接続されてい
る。
比較から明らかなように、第1図に示す本発明による電
流切換型論理回路は、一対の出力OUT及びOUTにそ
れぞれ入力が接続されたアナログOR回路12を具備し
ており、そのアナログOR回路12の出力は、能動電流
源を構成するトランジスタQ3のベースに接続されてい
る。
例えばゆらぎによって、能動電流源を構成するトランジ
スタQ3のコレクタ電流が増大すると、電流切換型論理
回路の一対の出力OUT及びOUTの内の低電位側の出
力レベルが下がる。それにより、アナログOR回路12
の出力電圧すなわちトランジスタQ3のベースの電位も
下がる。すなわち、電流切換型論理回路の一対の出力の
内の低電位側の電位が、アナログOR回路12を介して
トランジスタQ3のベースに正相帰還される。その結果
、能動電流源を構成するトランジスタQ3のコレクタ電
流が下がる。かくして、熱暴走を抑えることができる。
スタQ3のコレクタ電流が増大すると、電流切換型論理
回路の一対の出力OUT及びOUTの内の低電位側の出
力レベルが下がる。それにより、アナログOR回路12
の出力電圧すなわちトランジスタQ3のベースの電位も
下がる。すなわち、電流切換型論理回路の一対の出力の
内の低電位側の電位が、アナログOR回路12を介して
トランジスタQ3のベースに正相帰還される。その結果
、能動電流源を構成するトランジスタQ3のコレクタ電
流が下がる。かくして、熱暴走を抑えることができる。
第2図は、アナログOR回路12の具体的構成例を示す
回路図である。
回路図である。
電流切換型論理回路の一対の出力OUTおよび万万了は
、差動増幅器を構成するトランジスタQ1及びQ2のコ
レクタに直接接続されている。そして、アナログOR回
路12は、出力OUTとノードAとの間に接続された抵
抗R5と、出力万■了とノードAとの間に接続された抵
抗R4と、ノードAと第2の電源端子(低電位側)との
間に接続された抵抗R6とを具備している。抵抗R4と
抵抗R5とは、同一の抵抗値を有している。かくして、
抵抗R4及び抵抗R6と、抗R5及び抵抗R6とが、同
一分圧比の分圧回路をそれぞれ構成し、一対の出力OU
T及びOUTの内の低い電位の方に接続された分圧回路
に規制される電位が、ノードAに現れる。そのノードA
がアナログOR回路12の出力であり、トランジスタQ
3のベースに接続されている。
、差動増幅器を構成するトランジスタQ1及びQ2のコ
レクタに直接接続されている。そして、アナログOR回
路12は、出力OUTとノードAとの間に接続された抵
抗R5と、出力万■了とノードAとの間に接続された抵
抗R4と、ノードAと第2の電源端子(低電位側)との
間に接続された抵抗R6とを具備している。抵抗R4と
抵抗R5とは、同一の抵抗値を有している。かくして、
抵抗R4及び抵抗R6と、抗R5及び抵抗R6とが、同
一分圧比の分圧回路をそれぞれ構成し、一対の出力OU
T及びOUTの内の低い電位の方に接続された分圧回路
に規制される電位が、ノードAに現れる。そのノードA
がアナログOR回路12の出力であり、トランジスタQ
3のベースに接続されている。
第2図に示す電流切換型論理回路において、例えばゆら
ぎによって、能動電流源を構成するトランジスタQ3の
コレクタ電流が増大すると、一対の出力OUT及び万■
了の内の低電位側の出力レベルが下がる。その電位は、
抵抗R4と抵抗R6との分圧回路または抵抗R5と抵抗
R6との分圧回路により分圧されて、ノードAに現れる
。すなわち、ノードAの電位が降下する。その結果、能
動電流源を構成するトランジスタQ3のコレクタ電流が
下がり、熱暴走を抑えることができる。
ぎによって、能動電流源を構成するトランジスタQ3の
コレクタ電流が増大すると、一対の出力OUT及び万■
了の内の低電位側の出力レベルが下がる。その電位は、
抵抗R4と抵抗R6との分圧回路または抵抗R5と抵抗
R6との分圧回路により分圧されて、ノードAに現れる
。すなわち、ノードAの電位が降下する。その結果、能
動電流源を構成するトランジスタQ3のコレクタ電流が
下がり、熱暴走を抑えることができる。
第3図は、各出力にエミッタフォロワを有する電流切換
型論理回路に対して本発明を適用した例を示す回路図で
ある。
型論理回路に対して本発明を適用した例を示す回路図で
ある。
トランジスタQ2のコレクタにベースが接続されたトラ
ンジスタQ4は、そのコレクタが第1の電源端子(高電
位側)に接続され、エミッタは、出力OUTに接続され
ている。また、トランジスタQ1のコレクタにベースが
接続されたトランジスタQ5は、そのコレクタが第1の
電源端子(高電位側)に接続され、エミッタは、出力下
■了に接続されている。更に、ノードΔは、ダイオード
Dを介して抵抗R6に接続されている。
ンジスタQ4は、そのコレクタが第1の電源端子(高電
位側)に接続され、エミッタは、出力OUTに接続され
ている。また、トランジスタQ1のコレクタにベースが
接続されたトランジスタQ5は、そのコレクタが第1の
電源端子(高電位側)に接続され、エミッタは、出力下
■了に接続されている。更に、ノードΔは、ダイオード
Dを介して抵抗R6に接続されている。
かくして、出力用のエミッタホロワのトランジスタQ4
及びQ5のエミッタは、抵抗R4、R5、R6を介して
、プルダウンされているノードAに接続されている。ま
た、ダイオードDは、トランジスタQ3のVlllのキ
ャンセル用である。従って、第2図に示す実施例のよう
に、省略することもできる。
及びQ5のエミッタは、抵抗R4、R5、R6を介して
、プルダウンされているノードAに接続されている。ま
た、ダイオードDは、トランジスタQ3のVlllのキ
ャンセル用である。従って、第2図に示す実施例のよう
に、省略することもできる。
従って、例えばゆらぎによって、トランジスタQ3のコ
レクタ電流が増大すると、出力レベルOUT −OUT
が下がり、それによってノードAの電位も下がる。その
ノードAはトランジスタQ3のベースに接続されている
ので、トランジスタQ3のベース電位が下がり、トラン
ジスタQ1のコレクタ電流が低下する。
レクタ電流が増大すると、出力レベルOUT −OUT
が下がり、それによってノードAの電位も下がる。その
ノードAはトランジスタQ3のベースに接続されている
ので、トランジスタQ3のベース電位が下がり、トラン
ジスタQ1のコレクタ電流が低下する。
上記した本発明による電流切換型論理回路は、全てバイ
ポーラトランジスタで構成されているが、電界効果トラ
ンジスタのようなユニポーラトランジスタを使用しても
同様に構成できる。
ポーラトランジスタで構成されているが、電界効果トラ
ンジスタのようなユニポーラトランジスタを使用しても
同様に構成できる。
発明の詳細
な説明したように、本発明による電流切換型論理回路は
、従来回路と同じように信号の直流成分が伝達可能な差
動回路であると共に、回路規模が従来とかわらないため
に、例えば第5図の回路をセルとして一ケ所に作り込め
るので、温度差が生じにくく、コレクタ電流が一定で熱
暴走しにくい。また、定電圧回路が不要である。加えて
、コレクタ電流一定のため同相信号除去比(Commo
n ModeRejection Ratio)が高い
。
、従来回路と同じように信号の直流成分が伝達可能な差
動回路であると共に、回路規模が従来とかわらないため
に、例えば第5図の回路をセルとして一ケ所に作り込め
るので、温度差が生じにくく、コレクタ電流が一定で熱
暴走しにくい。また、定電圧回路が不要である。加えて
、コレクタ電流一定のため同相信号除去比(Commo
n ModeRejection Ratio)が高い
。
第1図は、本発明による電流切換型論理回路の基本構成
を示す回路図、 第2図は、本発明による電流切換型論理回路の具体的な
回路構成を示す回路図、 第3図は、本発明による電流切換型論理回路の具体的な
しかし別な回路構成を示す回路図、第4図及び第5図は
、従来の電流切換型論理回路の例を示す回路図である。 〔主な参照番号〕 10・・定電圧発生回路 12・・アナログOR回路 Q1〜Q5・・トランジスタ R1−R6・・抵抗 D・・ダイオード 特許出顆人 住友電気工業株式会社
を示す回路図、 第2図は、本発明による電流切換型論理回路の具体的な
回路構成を示す回路図、 第3図は、本発明による電流切換型論理回路の具体的な
しかし別な回路構成を示す回路図、第4図及び第5図は
、従来の電流切換型論理回路の例を示す回路図である。 〔主な参照番号〕 10・・定電圧発生回路 12・・アナログOR回路 Q1〜Q5・・トランジスタ R1−R6・・抵抗 D・・ダイオード 特許出顆人 住友電気工業株式会社
Claims (7)
- (1)一方の電流端子がそれぞれ負荷を介して第1の電
源端子に接続され且つ他方の電流端子が共通接続された
第1及び第2のトランジスタと、該第1及び第2のトラ
ンジスタの前記共通接続された電流端子と第2の電源端
子との間に接続された第3のトランジスタからなる能動
電流源とを具備し、前記第1及び第2のトランジスタの
制御端子に、互いに反転した信号が入力され、互いに反
転した関係の出力信号を出力する一対の出力を有してい
る電流切換型論理回路において、前記一対の出力にそれ
ぞれ入力が接続され、前記第3のトランジスタの制御電
極に出力が接続されたアナログOR回路を具備し、前記
第3のトランジスタの制御電極に、前記一対の出力のア
ナログORに対応する電位が正相帰還されることを特徴
とする電流切換型論理回路。 - (2)前記第1、第2及び第3のトランジスタは、バイ
ポーラトランジスタであり、前記第1、第2及び第3の
トランジスタの制御電極は、バイポーラトランジスタの
ベースであることを特徴とする請求項(1)記載の電流
切換型論理回路。 - (3)前記第1、第2及び第3のトランジスタは、ユニ
ポーラトランジスタであり、前記第1、第2及び第3の
トランジスタの制御電極は、ユニポーラトランジスタの
ゲート電極であることを特徴とする請求項(1)記載の
電流切換型論理回路。 - (4)前記アナログOR回路は、前記一対の出力のそれ
ぞれと前記第3のトランジスタの制御電極との間に接続
された第1及び第2の抵抗と、前記第3のトランジスタ
の制御電極と前記第2の電源端子との間に接続された第
3の抵抗とを具備することを特徴とする請求項(1)か
ら請求項(3)までのいずれか1項に記載の電流切換型
論理回路。 - (5)前記第3のトランジスタの制御電極と前記第2の
電源端子との間において、前記第3の抵抗と直列に接続
されたダイオードを具備することを特徴とする請求項(
4)に記載の電流切換型論理回路。 - (6)前記一対の出力が前記第1及び第2のトランジス
タの前記一方の電流端子に直接接続されていることを特
徴とする請求項(1)から請求項(5)までのいずれか
1項に記載の電流切換型論理回路。 - (7)前記第1及び第2のトランジスタの前記一方の電
流端子はそれぞれエミッタフォロワを介して前記一対の
出力に接続されていることを特徴とする請求項(1)か
ら請求項(5)までのいずれか1項に記載の電流切換型
論理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21168788A JPH0260321A (ja) | 1988-08-26 | 1988-08-26 | 電流切換型論理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21168788A JPH0260321A (ja) | 1988-08-26 | 1988-08-26 | 電流切換型論理回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0260321A true JPH0260321A (ja) | 1990-02-28 |
Family
ID=16609923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21168788A Pending JPH0260321A (ja) | 1988-08-26 | 1988-08-26 | 電流切換型論理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0260321A (ja) |
-
1988
- 1988-08-26 JP JP21168788A patent/JPH0260321A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3914683A (en) | Current stabilizing arrangement with resistive-type current amplifier and a differential amplifier | |
JPS61230411A (ja) | 電気回路 | |
US4053796A (en) | Rectifying circuit | |
JPH0544845B2 (ja) | ||
JPH0695610B2 (ja) | バイアス電圧発生回路及びその方法 | |
US3867685A (en) | Fractional current supply | |
JPH0260321A (ja) | 電流切換型論理回路 | |
JPH0247883B2 (ja) | ||
JP2647725B2 (ja) | 電圧比較器 | |
US4284945A (en) | Current dividers using emitter-coupled transistor pairs | |
JPH0328581Y2 (ja) | ||
US4260955A (en) | Current amplifier with regenerative latch switch | |
JP2789746B2 (ja) | 3値論理回路 | |
JPH0642252Y2 (ja) | 定電圧回路 | |
JPS601921A (ja) | アナログ・スイツチ回路 | |
JPS593606Y2 (ja) | 相補差動増幅回路 | |
JPS6041884B2 (ja) | 差動増幅回路 | |
JPH11136105A (ja) | 電圧比較回路 | |
JPH0420209B2 (ja) | ||
JPH02112007A (ja) | 基準電圧発生回路 | |
JPS61205017A (ja) | シユミツトトリガ回路 | |
JPH0815259B2 (ja) | 3値論理回路 | |
JPH0630424B2 (ja) | 利得可変型増幅回路 | |
JPS63240117A (ja) | 半導体集積回路装置 | |
JPH01236804A (ja) | 増幅器 |