JPH0259670B2 - - Google Patents
Info
- Publication number
- JPH0259670B2 JPH0259670B2 JP57034236A JP3423682A JPH0259670B2 JP H0259670 B2 JPH0259670 B2 JP H0259670B2 JP 57034236 A JP57034236 A JP 57034236A JP 3423682 A JP3423682 A JP 3423682A JP H0259670 B2 JPH0259670 B2 JP H0259670B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- memory
- changeover switch
- input
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 23
- 238000003745 diagnosis Methods 0.000 claims description 17
- 238000012360 testing method Methods 0.000 claims description 15
- 238000012546 transfer Methods 0.000 claims description 4
- 230000006386 memory function Effects 0.000 claims description 3
- 230000002159 abnormal effect Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 claims description 2
- 230000015654 memory Effects 0.000 description 35
- 238000010586 diagram Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/38—Transmitter circuitry for the transmission of television signals according to analogue transmission standards
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】
本発明は、夫々同一の画像情報を記憶する２つ
のメモリー装置を備える画像記憶送出装置に関す
る。
のメモリー装置を備える画像記憶送出装置に関す
る。
従来のこの種の画像記憶送出装置は、磁気デイ
スク等の記憶媒体を備える１つのメモリー装置を
使用し、フロツピーデイスク等のビデオフアイル
またはオーデイオフアイルと組合せて画像の送出
を行つている。
スク等の記憶媒体を備える１つのメモリー装置を
使用し、フロツピーデイスク等のビデオフアイル
またはオーデイオフアイルと組合せて画像の送出
を行つている。
また送出事故が発生したときの補償のために、
現用磁気デイスクの外に予備（バツクアツプ）の
磁気デイスクを備え、夫々には同一のデータが記
憶される。送出事故が発生したときには、予備の
磁気デイスクに手動で切換えて送出を続行する。
しかし事故発生を検知した後に切換えるので短時
間であるが送出事故となることは防ぎ得ない。
現用磁気デイスクの外に予備（バツクアツプ）の
磁気デイスクを備え、夫々には同一のデータが記
憶される。送出事故が発生したときには、予備の
磁気デイスクに手動で切換えて送出を続行する。
しかし事故発生を検知した後に切換えるので短時
間であるが送出事故となることは防ぎ得ない。
またこの種の画像記憶送出装置では、オン・エ
アのための画像送出系統の他に、編集用、モニタ
ー用等の複数の入力及び出力系統を備えている。
通常はオン・エア送出が第１優先であつて、オ
ン・エア送出中には、磁気デイスクメモリー装置
へのデータ入力、編集のための出力等の作業を行
うことができず、待ち時間が生ずる。
アのための画像送出系統の他に、編集用、モニタ
ー用等の複数の入力及び出力系統を備えている。
通常はオン・エア送出が第１優先であつて、オ
ン・エア送出中には、磁気デイスクメモリー装置
へのデータ入力、編集のための出力等の作業を行
うことができず、待ち時間が生ずる。
本発明は上述の問題にかんがみ、送出事故を未
然に防止し、また同時に２系統の出力または同時
に１系統の出力と１系統の入力（記憶）又は出力
とを処理することができる画像記憶送出装置を提
供するものである。
然に防止し、また同時に２系統の出力または同時
に１系統の出力と１系統の入力（記憶）又は出力
とを処理することができる画像記憶送出装置を提
供するものである。
以下本発明の実施例を図面を参照して説明す
る。
る。
図面は本発明を適用した画像記憶送出システム
の全体のブロツク図である。この画像システムは
２チヤンネルの磁気デイスクメモリー１Ａ，１Ｂ
を備え、これらには同一の画像情報及び音声情報
が記憶され、常に平行運転される。各メモリー１
Ａ，１Ｂは、夫々複数個、例えば２個の磁気デイ
スクA1，A2及びB1，B2を備えている。映像また
は音声情報の記憶は、入力コントローラC1を通
じて行われる。また情報の読出しは複数の出力系
統に対して行われ、例えば、出力コントローラ
C2〜C4を通じて読出される。
の全体のブロツク図である。この画像システムは
２チヤンネルの磁気デイスクメモリー１Ａ，１Ｂ
を備え、これらには同一の画像情報及び音声情報
が記憶され、常に平行運転される。各メモリー１
Ａ，１Ｂは、夫々複数個、例えば２個の磁気デイ
スクA1，A2及びB1，B2を備えている。映像また
は音声情報の記憶は、入力コントローラC1を通
じて行われる。また情報の読出しは複数の出力系
統に対して行われ、例えば、出力コントローラ
C2〜C4を通じて読出される。
出力コントローラC2は編集用出力のために設
けられ、出力コントローラC3はオン・エア送出
のために設けられ、また出力コントローラC4は
例えばVTR、フロツピーデイスク等への転送出
力のために設けられている。各コントローラC1
〜C4は、局内の各部に端末として分岐されてい
る。
けられ、出力コントローラC3はオン・エア送出
のために設けられ、また出力コントローラC4は
例えばVTR、フロツピーデイスク等への転送出
力のために設けられている。各コントローラC1
〜C4は、局内の各部に端末として分岐されてい
る。
各コントローラC1〜C4は、２チヤンネルの切
換スイツチSW1〜SW4を備えるチヤンネルマルチ
プレクサ２を介して各メモリー１Ａ，１Ｂと結合
される。入力コントローラC1は、入力ビデオ信
号S1をＡ／Ｄ変換する変換器及び変換された信号
を一時的に記憶する固体メモリー（バツフアーメ
モリー）を備えている。またコントローラC2〜
C4は同様な固体バツフアーメモリー及びＤ／Ａ
変換器を備え、アナログまたはデイジタルのビデ
オ出力S2〜S4を導出する。
換スイツチSW1〜SW4を備えるチヤンネルマルチ
プレクサ２を介して各メモリー１Ａ，１Ｂと結合
される。入力コントローラC1は、入力ビデオ信
号S1をＡ／Ｄ変換する変換器及び変換された信号
を一時的に記憶する固体メモリー（バツフアーメ
モリー）を備えている。またコントローラC2〜
C4は同様な固体バツフアーメモリー及びＤ／Ａ
変換器を備え、アナログまたはデイジタルのビデ
オ出力S2〜S4を導出する。
システム全体はシステムコントローラ３によつ
て制御される。例えば入力端末または出力端末に
おけるコントローラC1〜C4から発生される入力
（書込）指令信号ｐ若しくは出力（読出）要求信
号r2〜r4に応答して、チヤンネルマルチプレクサ
２に切換制御信号ｑを送り、またメモリー１Ａ，
１Ｂに動作指令信号uA，uBを与える。
て制御される。例えば入力端末または出力端末に
おけるコントローラC1〜C4から発生される入力
（書込）指令信号ｐ若しくは出力（読出）要求信
号r2〜r4に応答して、チヤンネルマルチプレクサ
２に切換制御信号ｑを送り、またメモリー１Ａ，
１Ｂに動作指令信号uA，uBを与える。
メモリー１Ａ，１Ｂからの読出しには、オン・
エア送出のための出力コントローラC3からの出
力要求信号r3が最優先となつている。従来の装置
では、オン・エア送出のための出力系統が動作中
である場合、他の出力系統もしくは入力系統の出
力要求または入力命令は受け入れられず、オン・
エアのための出力系統のデータ送出処理が終了し
てから、別の出力系統または入力系統の動作が開
始される。従つて待ち時間が生ずることがある。
エア送出のための出力コントローラC3からの出
力要求信号r3が最優先となつている。従来の装置
では、オン・エア送出のための出力系統が動作中
である場合、他の出力系統もしくは入力系統の出
力要求または入力命令は受け入れられず、オン・
エアのための出力系統のデータ送出処理が終了し
てから、別の出力系統または入力系統の動作が開
始される。従つて待ち時間が生ずることがある。
本実施例のシステムでは、例えばチヤンネルマ
ルチプレクサ２の切換スイツチSW3がＡチヤンネ
ル側ａに接続されて、Ａチヤンネルのメモリー１
ＡからスイツチSW3を介して出力コントローラ
C3に画像情報を送り出しているときに、編集用
出力コントローラC2から出力要求信号r2が発生さ
れると、システムコントローラ３がこれを受け入
れて、マルチプレクサ２の切換スイツチSW2に対
してＢチヤンネル側ｂへの切換制御信号ｑを送
る。この結果、Ｂチヤンネルメモリー１Ｂの読出
し出力がスイツチSW2を介して出力コントローラ
C2に送り出される。すなわち、待ち時間無しに
同時に２系統の出力要求を満足させることができ
る。
ルチプレクサ２の切換スイツチSW3がＡチヤンネ
ル側ａに接続されて、Ａチヤンネルのメモリー１
ＡからスイツチSW3を介して出力コントローラ
C3に画像情報を送り出しているときに、編集用
出力コントローラC2から出力要求信号r2が発生さ
れると、システムコントローラ３がこれを受け入
れて、マルチプレクサ２の切換スイツチSW2に対
してＢチヤンネル側ｂへの切換制御信号ｑを送
る。この結果、Ｂチヤンネルメモリー１Ｂの読出
し出力がスイツチSW2を介して出力コントローラ
C2に送り出される。すなわち、待ち時間無しに
同時に２系統の出力要求を満足させることができ
る。
なおＢチヤンネルメモリー１Ｂからオン・エア
送出を行つているときには、別の出力系統にはＡ
チヤンネルメモリー１Ａから読出される。また出
力コントローラC2またはC4（編集または転送等）
に対して読出し送出が行われている場合でも、こ
の送出を中断することなく、出力コントローラー
C2に対するオン・エア送出を優先して割込ませ
ることができる。
送出を行つているときには、別の出力系統にはＡ
チヤンネルメモリー１Ａから読出される。また出
力コントローラC2またはC4（編集または転送等）
に対して読出し送出が行われている場合でも、こ
の送出を中断することなく、出力コントローラー
C2に対するオン・エア送出を優先して割込ませ
ることができる。
更に出力コントローラC2〜C4の何れか１つに
読出し送出を行つているときに、入力コントロー
ラC1から入力指令信号ｐが発生された場合も、
システムコントローラ３がこれを受け入れて、読
出し中でないチヤンネルのメモリーに対して入力
信号S1の書込みが行われるようにチヤンネルマル
チプレクサ２が制御される。
読出し送出を行つているときに、入力コントロー
ラC1から入力指令信号ｐが発生された場合も、
システムコントローラ３がこれを受け入れて、読
出し中でないチヤンネルのメモリーに対して入力
信号S1の書込みが行われるようにチヤンネルマル
チプレクサ２が制御される。
例えば、Ａチヤンネルメモリー１Ａからオン・
エア用出力コントローラC3に読出し送出が行わ
れているときに、記憶指令が生じると、チヤンネ
ルマルチプレクサ２の切換スイツチSW1がＢチヤ
ンネル側ｂに接続され、入力信号S1のデイジタル
変換データが、入力コントローラC1からスイツ
チSW1を通つてＢチヤンネルメモリー１Ｂに送ら
れる。Ａチヤンネルメモリー１Ａにも同じデータ
を記憶する必要があるので、Ａチヤンネルメモリ
ー１Ａから出力コントローラC3への読出し送出
が終了した時点で、切換スイツチSW3がＢチヤン
ネル側ｂに切換えられて、Ｂチヤンネルメモリー
１Ｂからオン・エアのための画像送出ができる状
態にされる。この状態でマルチプレクサ２の切換
スイツチSW1がＡチヤンネル側ａに切換えられ、
Ｂチヤンネルメモリー１Ｂに記憶したものと同じ
データがＡチヤンネルメモリー１Ａにも記憶され
る。つまり読出中であつても待ち時間無しに新た
な情報の書込みができる。
エア用出力コントローラC3に読出し送出が行わ
れているときに、記憶指令が生じると、チヤンネ
ルマルチプレクサ２の切換スイツチSW1がＢチヤ
ンネル側ｂに接続され、入力信号S1のデイジタル
変換データが、入力コントローラC1からスイツ
チSW1を通つてＢチヤンネルメモリー１Ｂに送ら
れる。Ａチヤンネルメモリー１Ａにも同じデータ
を記憶する必要があるので、Ａチヤンネルメモリ
ー１Ａから出力コントローラC3への読出し送出
が終了した時点で、切換スイツチSW3がＢチヤン
ネル側ｂに切換えられて、Ｂチヤンネルメモリー
１Ｂからオン・エアのための画像送出ができる状
態にされる。この状態でマルチプレクサ２の切換
スイツチSW1がＡチヤンネル側ａに切換えられ、
Ｂチヤンネルメモリー１Ｂに記憶したものと同じ
データがＡチヤンネルメモリー１Ａにも記憶され
る。つまり読出中であつても待ち時間無しに新た
な情報の書込みができる。
マルチプレクサ２の切換スイツチSW1〜SW4の
切換制御信号ｑは、システムコントローラ３で作
られるメモリー１Ａ，１Ｂの動作指令信号uA，uB
を参照して形成される。例えば、メモリー１Ａを
使用していて、メモリー１Ｂを使用していない場
合、信号B（uBの反転）を参照して、もし出力コ
ントローラC2から出力要求信号r2が発生される
と、スイツチSW2をＢチヤンネル側に接続する切
換制御信号ｑが形成される。
切換制御信号ｑは、システムコントローラ３で作
られるメモリー１Ａ，１Ｂの動作指令信号uA，uB
を参照して形成される。例えば、メモリー１Ａを
使用していて、メモリー１Ｂを使用していない場
合、信号B（uBの反転）を参照して、もし出力コ
ントローラC2から出力要求信号r2が発生される
と、スイツチSW2をＢチヤンネル側に接続する切
換制御信号ｑが形成される。
メモリー１Ａ，１Ｂの何れも使用されていない
場合、故障診断制御信号ｔ（＝A・B）がシステ
ムコントローラ３からテストデータ発生・チエツ
ク回路６に送られる。これに応答してテストデー
タ発生及びチエツク回路６ではテストデータが形
成され、これが入力コントローラC1、切換スイ
ツチSW1を通じてメモリー１Ａ，１Ｂに順次書込
まれる。次に書込まれたデータの読出しが行わ
れ、読出されたテストデータは、切換スイツチ
SW1、入力コントローラC1を通つてテストデー
タ発生・チエツク回路６に戻される。
場合、故障診断制御信号ｔ（＝A・B）がシステ
ムコントローラ３からテストデータ発生・チエツ
ク回路６に送られる。これに応答してテストデー
タ発生及びチエツク回路６ではテストデータが形
成され、これが入力コントローラC1、切換スイ
ツチSW1を通じてメモリー１Ａ，１Ｂに順次書込
まれる。次に書込まれたデータの読出しが行わ
れ、読出されたテストデータは、切換スイツチ
SW1、入力コントローラC1を通つてテストデー
タ発生・チエツク回路６に戻される。
テストデータ発生・チエツク回路６では、書込
んだテストデータと読出したテストデータとの一
致、不一致を弁別し、これによつてメモリー１
Ａ，１Ｂが正常に動作するか否かを診断する。故
障が発見されたならば、表示部７Ａ，７Ｂで、磁
気デイスクA1，A2，B1，B2のうちのどれが故障
したかが表示される。これと共に故障デイスクを
示すデータがシステムコントローラ３に送られ、
正常な磁気デイスクから情報が読出されるように
マルチプレクサ２の切換スイツチSW1〜SW4の切
換制御信号が形成される。すなわち、オン・エア
中に故障を発見する前に故障を感知して、送出事
故が発生しないようにメモリーを切換えることが
できる。
んだテストデータと読出したテストデータとの一
致、不一致を弁別し、これによつてメモリー１
Ａ，１Ｂが正常に動作するか否かを診断する。故
障が発見されたならば、表示部７Ａ，７Ｂで、磁
気デイスクA1，A2，B1，B2のうちのどれが故障
したかが表示される。これと共に故障デイスクを
示すデータがシステムコントローラ３に送られ、
正常な磁気デイスクから情報が読出されるように
マルチプレクサ２の切換スイツチSW1〜SW4の切
換制御信号が形成される。すなわち、オン・エア
中に故障を発見する前に故障を感知して、送出事
故が発生しないようにメモリーを切換えることが
できる。
例えば、Ａチヤンネルメモリー１Ａの磁気デイ
スクA1が故障し、Ｂチヤンネルメモリー１Ｂの
磁気デイスクB2が故障した場合、正常なデイス
クB1及びA2が読出し用いられるように、システ
ムコントローラ３によつてメモリー運転の組合せ
及びスイツチSW3の切換え制御が行われる。
スクA1が故障し、Ｂチヤンネルメモリー１Ｂの
磁気デイスクB2が故障した場合、正常なデイス
クB1及びA2が読出し用いられるように、システ
ムコントローラ３によつてメモリー運転の組合せ
及びスイツチSW3の切換え制御が行われる。
テストデータ発生・チエツク回路６による故障
診断は、上述のようにメモリー１Ａ，１Ｂの双方
が使用中でないときに行われる。これは故障診断
中にメモリー１Ａ，１Ｂの何れか一方を不使用状
態（待機状態）にして置き、出力コントローラ
C3からのオン・エアのための出力要求信号r3に何
時でも即座に応答できるようにするためである。
従つて故障診断中に入力指令信号ｐまたは出力要
求信号r2〜r4の何れか１つが発生されたならば、
診断は中断され、メモリー１Ａ，１Ｂの双方が空
いている時間に再び診断が行われる。
診断は、上述のようにメモリー１Ａ，１Ｂの双方
が使用中でないときに行われる。これは故障診断
中にメモリー１Ａ，１Ｂの何れか一方を不使用状
態（待機状態）にして置き、出力コントローラ
C3からのオン・エアのための出力要求信号r3に何
時でも即座に応答できるようにするためである。
従つて故障診断中に入力指令信号ｐまたは出力要
求信号r2〜r4の何れか１つが発生されたならば、
診断は中断され、メモリー１Ａ，１Ｂの双方が空
いている時間に再び診断が行われる。
本発明の画像記憶送出装置は、夫々同一の画像
情報を記憶する第１、第２のメモリー装置１Ａ，
１Ｂと、書込入力情報を上記各メモリー装置に与
える少なくとも１系統の入力制御部C1と、上記
各メモリー装置の読出出力を導出するための複数
系統の出力制御部C2〜C4と、上記入力制御部及
び出力制御部の夫々に上記第１のメモリー装置１
Ａと第２のメモリー装置１Ｂとを選択的に接続す
る切換スイツチ回路２と、上記第１及び第２のメ
モリー装置にテストデータを書込み、これを読出
してメモリー機能の正常、異常を検出する故障診
断回路（テストデータ発生・チエツク回路６）
と、上記入力制御部及び出力制御部からの書込指
令信号、読出要求信号及び上記故障診断回路の出
力信号を受けて上記切換スイツチ回路を切換制御
する制御回路（システムコントローラ３）とを
夫々具備する。
情報を記憶する第１、第２のメモリー装置１Ａ，
１Ｂと、書込入力情報を上記各メモリー装置に与
える少なくとも１系統の入力制御部C1と、上記
各メモリー装置の読出出力を導出するための複数
系統の出力制御部C2〜C4と、上記入力制御部及
び出力制御部の夫々に上記第１のメモリー装置１
Ａと第２のメモリー装置１Ｂとを選択的に接続す
る切換スイツチ回路２と、上記第１及び第２のメ
モリー装置にテストデータを書込み、これを読出
してメモリー機能の正常、異常を検出する故障診
断回路（テストデータ発生・チエツク回路６）
と、上記入力制御部及び出力制御部からの書込指
令信号、読出要求信号及び上記故障診断回路の出
力信号を受けて上記切換スイツチ回路を切換制御
する制御回路（システムコントローラ３）とを
夫々具備する。
上記制御回路は、上記故障診断回路６の出力を
受けて、上記第１、第２のメモリー装置１Ａ，１
Ｂの正常な方の読出出力を導出させるよう上記切
換スイツチの接続を選択し、上記第１、第２のメ
モリー装置の一方の読出出力を上記出力制御部の
１つに導出させながら、他方のメモリー装置に上
記入力制御部又は他の出力制御部を接続して書込
み又は読出しを並行して行うよう上記切換スイツ
チの接続を設定すると共に、上記書込みの終了後
には上記第１、第２のメモリー装置の内容を同一
とするための転送処理を行うよう上記切換スイツ
チの接続を設定する。
受けて、上記第１、第２のメモリー装置１Ａ，１
Ｂの正常な方の読出出力を導出させるよう上記切
換スイツチの接続を選択し、上記第１、第２のメ
モリー装置の一方の読出出力を上記出力制御部の
１つに導出させながら、他方のメモリー装置に上
記入力制御部又は他の出力制御部を接続して書込
み又は読出しを並行して行うよう上記切換スイツ
チの接続を設定すると共に、上記書込みの終了後
には上記第１、第２のメモリー装置の内容を同一
とするための転送処理を行うよう上記切換スイツ
チの接続を設定する。
上記故障診断回路は、上記第１及び第２のメモ
リー装置の双方が読出し又は書込み状態でない時
に、上記制御回路の制御により作動される。
リー装置の双方が読出し又は書込み状態でない時
に、上記制御回路の制御により作動される。
従つて本発明によれば、故障診断によりメモリ
ー機能の異常を事前に探知することができ、２系
統のメモリー装置の正常な方を送出に使用するこ
とにより、オン・エア中の画像送出事故の確率が
極めて低いシステムを構成することができる。
ー機能の異常を事前に探知することができ、２系
統のメモリー装置の正常な方を送出に使用するこ
とにより、オン・エア中の画像送出事故の確率が
極めて低いシステムを構成することができる。
更に、メモリー装置が２系統あることを有効に
利用して、一方のメモリー装置が出力中に他方の
メモリー装置に対し書込み又は読出しを行う並行
動作を可能としたので、メモリー装置の規模を大
きくすることなく、メモリーアクセスの待ち時間
の無い効率的で使い勝手の良いシステムを構成す
ることが可能となる。
利用して、一方のメモリー装置が出力中に他方の
メモリー装置に対し書込み又は読出しを行う並行
動作を可能としたので、メモリー装置の規模を大
きくすることなく、メモリーアクセスの待ち時間
の無い効率的で使い勝手の良いシステムを構成す
ることが可能となる。
またこのような並行アクセス可能なシステムに
故障診断機能を付加したときに、２系統のメモリ
ー装置の双方が使用されていないときに、テスト
データの書込み、読出しを行う故障診断動作を行
うようにしたから、故障診断中でも、常に一方の
メモリー装置を画像送出のための待機状態にして
置き、出力制御部からの出力要求に対して何時で
も即座に応答して画像送出を行うことが可能であ
る。
故障診断機能を付加したときに、２系統のメモリ
ー装置の双方が使用されていないときに、テスト
データの書込み、読出しを行う故障診断動作を行
うようにしたから、故障診断中でも、常に一方の
メモリー装置を画像送出のための待機状態にして
置き、出力制御部からの出力要求に対して何時で
も即座に応答して画像送出を行うことが可能であ
る。
このように本発明の画像記憶送出装置によれ
ば、１系統使用中に他の系統を使用できる２系統
並行動作が可能であり、しかもフオールトレトラ
ントシステムでありながら、常に最低限１系統は
画像送出用に確保されて送出のためのアクセスが
即座にできると言う極めて高度な性能を、２系統
のメモリー装置を効率よく使用して実現すること
ができる。
ば、１系統使用中に他の系統を使用できる２系統
並行動作が可能であり、しかもフオールトレトラ
ントシステムでありながら、常に最低限１系統は
画像送出用に確保されて送出のためのアクセスが
即座にできると言う極めて高度な性能を、２系統
のメモリー装置を効率よく使用して実現すること
ができる。
図面は本発明の実施例を示す画像記憶送出装置
のブロツク回路図である。 なお図面に用いられた符号において、１Ａ，１
Ｂ……磁気デイスクメモリー、２……チヤンネル
マルチプレクサ、３……システムコントローラ、
６……テストデータ発生・チエツク回路、SW1〜
SW4……切換スイツチ、C1……入力コントロー
ラ、C2〜C4……出力コントローラ、ｐ……入力
（書込）指令信号、r2〜r4……出力（読出）要求
信号 である。
のブロツク回路図である。 なお図面に用いられた符号において、１Ａ，１
Ｂ……磁気デイスクメモリー、２……チヤンネル
マルチプレクサ、３……システムコントローラ、
６……テストデータ発生・チエツク回路、SW1〜
SW4……切換スイツチ、C1……入力コントロー
ラ、C2〜C4……出力コントローラ、ｐ……入力
（書込）指令信号、r2〜r4……出力（読出）要求
信号 である。
Claims (1)
- 【特許請求の範囲】 １ 夫々同一の画像情報を記憶する第１、第２の
メモリー装置と、 書込入力情報を上記各メモリー装置に与える少
なくとも１系統の入力制御部と、 上記各メモリー装置の読出出力を導出するため
の複数系統の出力制御部と、 上記入力制御部及び出力制御部の夫々に上記第
１のメモリー装置と第２のメモリー装置とを選択
的に接続する切換スイツチと、 上記第１及び第２のメモリー装置にテストデー
タを書込み、これを読出してメモリー機能の正
常、異常を検出する故障診断回路と、 上記入力制御部及び出力制御部からの書込指令
信号、読出要求信号及び上記故障診断回路の出力
信号を受けて上記切換スイツチ回路を切換制御す
る制御回路とを夫々具備し、上記制御回路は、 上記故障診断回路の出力を受けて、上記第１、
第２のメモリー装置の正常な方の読出出力を導出
させるよう上記切換スイツチの接続を選択し、 上記第１、第２のメモリー装置の一方の読出出
力を上記出力制御部の１つに導出させながら、他
方のメモリー装置に上記入力制御部又は他の出力
制御部を接続して書込み又は読出しを並行して行
うよう上記切換スイツチの接続を設定すると共
に、 上記書込みの終了後には上記第１、第２のメモ
リー装置の内容を同一とするための転送処理を行
うよう上記切換スイツチの接続を設定し、 上記故障診断回路は、上記第１及び第２のメモ
リー装置の双方が読出し又は書込み状態でない時
に、上記制御回路の制御により作動されるように
したことを特徴とする画像記憶送出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57034236A JPS58151182A (ja) | 1982-03-04 | 1982-03-04 | 画像記憶送出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57034236A JPS58151182A (ja) | 1982-03-04 | 1982-03-04 | 画像記憶送出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58151182A JPS58151182A (ja) | 1983-09-08 |
| JPH0259670B2 true JPH0259670B2 (ja) | 1990-12-13 |
Family
ID=12408515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57034236A Granted JPS58151182A (ja) | 1982-03-04 | 1982-03-04 | 画像記憶送出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58151182A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0459769U (ja) * | 1990-09-28 | 1992-05-22 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2442549B1 (en) | 2010-10-14 | 2015-10-14 | Sony Corporation | Image capturing device, system and method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50128517A (ja) * | 1974-03-28 | 1975-10-09 | ||
| JPS5485005A (en) * | 1977-12-20 | 1979-07-06 | Hitachi Maxell | Video tape characteristic detector |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51141506U (ja) * | 1975-05-08 | 1976-11-15 | ||
| JPS57189001U (ja) * | 1981-05-22 | 1982-11-30 |
-
1982
- 1982-03-04 JP JP57034236A patent/JPS58151182A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50128517A (ja) * | 1974-03-28 | 1975-10-09 | ||
| JPS5485005A (en) * | 1977-12-20 | 1979-07-06 | Hitachi Maxell | Video tape characteristic detector |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0459769U (ja) * | 1990-09-28 | 1992-05-22 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58151182A (ja) | 1983-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0333593B1 (en) | A data processing system capable of fault diagnosis | |
| JPH0259670B2 (ja) | ||
| JPH09162782A (ja) | ユニット切替装置 | |
| JPH0259671B2 (ja) | ||
| JPS6133295B2 (ja) | ||
| JPS5949619B2 (ja) | ２重化中央処理システムにおける障害診断方式 | |
| JPS61144947A (ja) | 通信制御装置 | |
| JP2778343B2 (ja) | 監視制御装置 | |
| JPH0231914B2 (ja) | ||
| JPS61134857A (ja) | 多重化記憶装置 | |
| JP2001308938A (ja) | データメモリ回路 | |
| JPH0251950A (ja) | 電子交換機二重化方式 | |
| JPH07271626A (ja) | ディジタル制御システム | |
| JPH06133008A (ja) | 二重化装置における障害収集方式 | |
| JPS5918741B2 (ja) | 自動診断方式 | |
| JPH05136767A (ja) | 冗長化制御装置 | |
| JPS60136838A (ja) | 情報記録装置 | |
| JPH02146640A (ja) | システム構成監視方式 | |
| JPS58102396A (ja) | メモリ診断方式 | |
| JPS6326751A (ja) | 入出力制御装置 | |
| JPH0115088B2 (ja) | ||
| JPH0239663A (ja) | 制御情報記憶方式 | |
| JPH0250501B2 (ja) | ||
| JPH0260098B2 (ja) | ||
| JPS5816800B2 (ja) | 時分割交換機のチャネルシフトスイッチ冗長構成方式 |