JPH0258112A - 電子機器におけるイニシァライズ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ＲＯＭ、ＲＡＭ、ＣＰＵなどを内蔵した電子
機器のイニシャライズ方式に関するものである。

〔発明の概要１ 本発明は、従来からのイニシャライズ入力手段に加えて
イニシャライズコントロール入力手段及びイニシャライ
ズ実行判別手段を付加し、イニシャライズコントロール
手段により何回目のイニシャライズ入力信号によりシス
テムイニシャライズを実行するかが設定され、その回数
分の入力信号がなければシステムイニシャライズを行な
われないようにしたものである。

［従来の技術］ 従来、静電気のごとき外乱ノイズや衝撃等によって発生
する圧電素子の逆起電圧などにより、電源電圧上に生じ
るノイズによりシステムが初期化してしまうという誤動
作を防ぐため、１回のイニシャライズ信号では初期化せ
ず、複数回のイニシャライズ信号入力で初めて初期化す
るという（以下ダブルイニシャライズ方式と称す）内容
の特許が先願されている。（特願昭６１−２８２２８９
号公報、名称；電子時計における初期値設定） ［発明が解決しようとする課題） 製品を作り込む場合、実際にメカ部分やケースなどにＩ
Ｃを組み込んでみないとノイズの発生具合などがわから
ないのが現実であり、ノイズ耐性が高いと予想してプロ
グラム作成の段階でダブルイニシャライズを採用しなか
ったものが製品にして組み立ててみるとノイズによる誤
動作が頻繁に起ったり、逆にプログラム作成の段階でダ
ブルイニシャライズを採用したのにほとんどノイズによ
る誤動作が発生しなかったりする場合がある。当然のこ
とながらノイズに弱い製品に対してのみグプルイニシャ
ライズを採用したいのであり、ノイズに強い製品にはわ
ざわざめんどうな操作となるダブルイニシャライズは採
用する必要はない、しかしながら上記のようにノイズに
対する製品の強弱はプログラムをフィックスした後にわ
かることであり、現状ではノイズが発生しにくいのにダ
ブルイニシャライズが採用されていたり、また逆の場合
も起っている。

［発明の目的１ 本発明はＩＣを実装後も、スイッチなどの切かえにより
、何回目のイニシャライズ信号によってシステムイニシ
ャライズを行なうようにするかを決められるようにした
ものである。

［課題を解決するための手段〕 前記問題点を解決するためにイニシャライズコントロー
ル入力手段とイニシャライズ実行判別手段を設けた。

〔作用］ 上記のような手段を付加することにより、ＩＣ実装後も
何回目のイニシャライズ信号によってシステムイニシャ
ライズを行なうかを設定できるようになった。

［実施例］ 以下に本発明の実施例を図面に基づいて説明する。まず
、動作の概要を説明する。第１図に本発明の機能ブロッ
ク図を示す。ＩＣ実装後、その製品のノイズに対する強
弱に対応してイニシャライズコントロール入力手段（２
）に何回目のイニシャライズ信号によってシステムイニ
シャライズを行なうようにするかといったイニシャライ
ズコントロールデータを設定する。そしてリセットスイ
ッチ等の操作によりシステムイニシャライズ入力手段（
１）よりシステムイニシャライズ信号（ａ）が入力され
ると、イニシャライズ実行判別手段（３）が前記イニシ
ャライズコントロールデータ（ｂ）とシステムイニシャ
ライズ信号（ａ）の入力された回数とを比較して、シス
テムイニシャライズを実行すべきかどうかを判断する。

前記イニシャライズコントロールデーク（ｂ）で設定さ
れる回数以上のシステムイニシャライズ信号が入力され
ると、システムイニシャライズ開始信号（Ｃ）を出力し
、システムイニシャライズ手段（４）を動作させること
になる。第２図に本実施例での概略構成図を示す、デー
タの演算、比較などを行うＣＰＵ５．プログラムを記憶
するＲＯＭ６と演算結果などを記憶するＲＡＭ、７はＰ
ＣＵ５に接続され、システムクロックの源振となる発振
回路８は、前記発振回路の出力を分周する分周回路９に
基準信号を出力するシステムイニシャライズ信号（°ａ
）を出力するイニシャライズスイッチ１０は前記ＣＰＵ
５と分周回路９に接続され何回目のシステムイニシャラ
イズ信号（ａ）の入力でＣＰＵ５のシステムイニシャラ
イズを行うかを決めるイニシアアルコントロールデータ
（ｂ）を入力するためのイニシャライズコントロール入
力手段２より構成される。第３図に本発明をソフトプロ
グラムにより実施した場合のフローチャート例を示す。

前記イニシャライズスイッチ１０よリシステムイニシャ
ライズ信号（ａ）を入力するとイニシャライズルーチン
１２が走り始め、前記ＲＡＭ　（７）内に設けられイニ
シャライズコントロールデータを一時格納しておく、く
りかえしレジスタ内の値を判別する（１３）。前回のシ
ステムイエシアライズ後、一番最初のシステムイニシャ
ライズ信号が入力された時（つかえしレジスタは必ずＯ
となっており、この場合前記イニシャライズコントロー
ル入力手段（２）より入力されたイニシャライズコント
ロールデータ（ｂ）が読み込まれ、前記くりかえしレジ
スタ内に設定される（１４）。そしてくりかえしレジス
タ内の値が１であるかどうかが判別される（１５）。

ここでこの値が１ならば、システムイニシャライズを実
行するイニシャライズ処理ルーチン（１６）が走りＣＰ
Ｕ　（５）、ＲＡＭ　（７）などシステムが初期化され
る（１６）。

もし、くりかλしレジスタの値が１以外であるならば、
（つかえしレジスタの値を−１して（１７）イニシャラ
イズ処理を行なわず、ＨＡＬＴへぬける（１８）。

次に所定時間以内にひき続き前記イニシャライズスイッ
チ（１０）よりシステムイニシャライズ信号（ａ）が入
力された時、前記くりかえしレジスタの値は１か２以上
となっており、■の場合にシステムイニシャライズ信号
ａが入力するとシステムイニシャライズを実行するイニ
シャライズ処理ルーチン（１６）が走り、システムが初
期化される。又２以上の場合では更にくりかえしレジス
タの値が−１されシステムイニシャライズを実行せずに
ＨＡＬＴ　（１８）へぬける６つまり、イニシャライズ
コントロール入力手段（２）により設定されるくりかえ
しレジスタの値の数だけ、システムイニシャライズ信号
（ａ）が人力されなければ、システムイニシャライズが
実行されないことになる。又、このくりかえしレジスタ
の値はシステムイニシャライズ信号（ａ）の人力後、あ
る−定の時間（例λば２〜３分間）内に再入力がなかっ
た場合は、強制的にＲＥＳＥＴされ、次に入るシステム
イニシャライズ信号（ａ）が再び第１回目のシステムイ
ニシャライズ信号（ａ）として受けつけられる。

イニシャライズコントロール入力手ＩＩＱ（１１）につ
いては、どんな入力部材でもよく、トグルスイッチやブ
ツシュ型スイッチ、あるいは実装基板のパターンを切断
するかしないかなどによっても実現できる。

［発明の効果］ 以上説明したごとく、イニシャライズコントロール入力
手段、イニシャライズ実行判別手段を設はシステムイニ
シャライズ実行処理までのシステムイニシャライズ信号
の入力回数をコントロールすることにより、ダブルイニ
シャライズの必要もないのに行っていたり、逆に、ダブ
ルイニシャライズが必要なのに行っていたりというちぐ
はぐなことを行なわずにすみ、ひいては操作性向上、誤
動作の防止など製品全体の品質向上を実現できる。

・システムイニシャライズ手段 ・・ＣＰＵ ＯＭ ＡＭ 発振回路 分周回路 イニシャライズＳＷ ４　・ ６　・　・ ７　・ ８　・　・ １０　・　・ 以　　上

【図面の簡単な説明】

第１図は、本発明の機能ブロック図、 第２図は、本発明に用いる概略構成図、第３図は、本発
明のソフトプログラム例のフローチャート図である。 出願人　セイコー電子工業株式会社 代理人　弁理士　　林　　　敬　之　助１・・・システ
ムイニシャライズ手段 ２・・・イニシャライズコントロール入力手段 ３・・　イニシャライズ実行判別手段

Claims (1)

1. 【特許請求の範囲】 少なくとも発振回路と、前記発振回路の出力信号を分周
   する分周回路と、前記分周回路の複数個の出力信号によ
   りタイミングクロックを発生する手段とＣＰＵとプログ
   ラムを記憶するＲＯＭと演算結果などを記憶するＲＡＭ
   とシステムを初期化するためのイニシャライズ手段を有
   する電子機器において、 ａ）イニシャライズコントロール入力手段と、 ｂ）イニシャライズ実行判別手段 とを設けたことを特徴とする電子機器におけるイニシャ
   ライズ方式