JPH0256617B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、正・負両極性の基準電圧を発生する
基準電圧器を設け、正・負両極性の入力に対して
動作可能なＡ／Ｄ変換器を使用した重量測定装置
におけるＡ／Ｄ変換器制御方法に関するものであ
る。

従来、この種の重量測定装置として本発明者等
により第１図に示す回路構成によるものが提案さ
れている。以下、この回路について説明すると、
まず、１は基準電圧用電源、２はロードセル、３
は直流増幅器であり、これらはケース内に互いに
接近させて一体化されつつ組込まれ、常に同一の
温度条件となるようにされている。ここで、前記
基準電圧用電源１は直流電源４および演算増幅器
５，６からなり、直流電源４の正極端子が演算増
幅器５の非反転入力端子（＋）に接続され、かつ
直流電源４の負極端子が演算増幅器６の非反転入
力端子（＋）に接続されている。そして、前記演
算増幅器５の反転入力端子（−）とその出力端子
との間には抵抗７が接続され、かつ前記演算増幅
器６の反転入力端子（−）と接地との間には抵抗
８が接続されている。また、前記演算増幅器５の
出力端子と前記演算増幅器６の反転入力端子
（−）との間には抵抗９が接続され、かつこの演
算増幅器６の反転入力端子（−）とその出力端子
との間には抵抗１０が接続されている。さらに、
前記基準電圧用電源１の直流電源４は接地されて
いないが、前記演算増幅器５，６の回路により基
準電圧を得ているものである。

そして、前記演算増幅器６の出力端子と接地と
の間には感度調整回路１１を形成する抵抗１２、
ポテンシヨメータ１３および抵抗１４の直列回路
が接続されている。また、このポテンシヨメータ
１３の可動端子には演算増幅器１５からなる高イ
ンピーダンス回路１６が接続されている。さら
に、この高インピーダンス回路１６の出力端子と
接地との間にはバイアス回路１７を形成する抵抗
１８、ポテンシヨメータ１９および抵抗２０によ
る直列回路が接続されている。すなわち、前記高
インピーダンス回路１６はその演算増幅器１４の
非反転入力端子（＋）がポテンシヨメータ１３の
可動端子に接続されているとともにその反転入力
端子（−）が演算増幅器１５の出力端子に接続さ
れ、かつ演算増幅器１５の出力端子がバイアス回
路１７の一端に接続されているものである。

また、前記ロードセル２は荷重受部に貼られた
抵抗体２１，２２，２３，２４を４辺とするブリ
ツジ回路からなり、抵抗体２１，２３および抵抗
体２２，２４はそれぞれ対辺に設けられている。
ここで、これらの各抵抗体２１，２２，２３，２
４はそれぞれ荷重受部の歪みによりその抵抗値が
変化するものであり、抵抗体２１，２３は減少方
向に変化し、抵抗体２２，２４は増加方向に変化
するようにされている。さらに、このロードセル
２は抵抗体２１の介在する辺にロードセル２が無
負荷のときにその出力電圧Eiがある規定値となる
ように調整するための抵抗２５がこの抵抗体２１
に直列に介在され、かつ抵抗体２４の介在する辺
については歪抵抗体の温度係数を零にするための
抵抗２６がこの抵抗体２４に直列に介在されてい
る。そして、抵抗体２１の介在する辺と抵抗体２
４の介在する辺との接続点が感度温度係数調整用
の抵抗２７を介し前記直流電源４の正極端子に接
続され、かつ抵抗体２２の介在する辺と抵抗体２
４の介在する辺との接続点が前記直流電源４の負
極端子に接続されている。ここで、前記抵抗２７
は荷重受部材のヤング率の温度係数を補正するた
めのものである。そして、抵抗体２４の介在する
辺と抵抗体２３の介在する辺との接続点ａと、抵
抗体２１の介在する辺と抵抗体２２の介在する辺
との接続点ｂとの間にロードセル出力Eiを出力す
るようにされている。なお、前記接続点ｂは接地
されている。

さらに、前記接続点ａ，ｂ間には抵抗２８を介
して前記直流増幅器３が接続され、かつロードセ
ル２とこの直流増幅器３との間には低域フイルタ
２９が並列に接続されている。この低域フイルタ
２９はロードセル出力に重畳されている交流成分
をカツトさせるためのものである。そして、直流
増幅器３は演算増幅器３０と第１〜第４のアナロ
グスイツチ３１，３２，３３，３４とからなり、
前記ロードセル２の接続点ａが抵抗２８および第
１のアナログスイツチ３１を直列に介して演算増
幅器３０の非反転入力端子（＋）に接続されてい
る。また、演算増幅器３０の非反転入力端子
（＋）と接地との間には第２のアナログスイツチ
３２と抵抗３５との直列回路が接続されている。
さらに、演算増幅器３０の出力端子と接地との間
には抵抗３６，３７の直列回路が接続され、同時
にコンデンサ３８および抵抗３９を介して第３の
アナログスイツチ３３が接続されている。そし
て、抵抗３６，３７の接続点が演算増幅器３０の
反転入力端子（−）に接続されている。前記直流
増幅器３はその演算増幅器３０の出力がコンデン
サ３８、抵抗３９および第４のアナログスイツチ
３４を直列に介して出力するようにされている。
そして、前記バイアス回路１７のポテンシヨメー
タ１９の可動端子が第２のアナログスイツチ３２
と抵抗３５との接続点に接続されている。

ついで、この直流増幅器３の出力はＡ／Ｄ変換
器４０に入力されるもので、このＡ／Ｄ変換器４
０は第５〜第８の４個のアナログスイツチ４１，
４２，４３，４４とコンデンサ４５とによる基準
電圧発生器４６、演算増幅器４７からなる積分器
４９、バツフアアンプ４９、コンパレータ５０、
第９のアナログスイツチ５１、クロツクパルスカ
ウンタ５２および制御回路５３によつて形成され
ている。ここで、基準電圧発生器６は４個のアナ
ログスイツチ４１，４２，４３，４４でブリツジ
回路を形成し、アナログスイツチ４１，４３間の
接続点とアナログスイツチ４２，４４間の接続点
との間にコンデンサ４５を接続し、直流増幅器３
からの出力をこのコンデンサ４５を介してバツフ
アアンプ４９の非反転入力端子（＋）に供給する
ようにしているものである。また、アナログスイ
ツチ４１，４２間の接続点は前記感度調整回路１
１のポテンシヨメータ１３の可動端子に接続さ
れ、かつアナログスイツチ４３，４４間の接続点
は接地されている。そして、バツフアアンプ４９
の出力端子と反転入力端子（−）との間は短絡さ
れ、この出力端子は他方で抵抗５４を介して演算
増幅器４７の反転入力端子（−）に接続されてい
る。この演算増幅器４７の非反転入力端子（＋）
と接地との間にはコンデンサ５５が接続され、か
つ、その反転入力端子（−）と出力端子との間に
はコンデンサ５６が接続されている。ついで、演
算増幅器４７の出力端子がコンパレータ５０の非
反転入力端子（−）に接続されている。このコン
パレータ５０の非反転入力端子（＋）と接地との
間には接地側を正極にしてなる直流電源５７が接
続されている。そして、コンパレータ５０の出力
端子と演算増幅器４７の非反転入力端子（＋）と
の間には第９のアナログスイツチ５１が接続され
ている。このコンパレータ５０の出力に応じて制
御回路５７が動作するようにされている。

また、５８はスイツチコントローラであり、制
御回路５３によつて駆動されて第１〜第９のそれ
ぞれのアナログスイツチ３１，３２，３３，３
４，４１，４２，４３，４４，５１を開閉制御す
るものである。具体的には、時刻t₁において制御
回路５３はスイツチコントローラ５８に第２、第
４、第６、第７、第９のアナログスイツチ３２，
３４，４２，４３，５１のみを閉成するよう指令
する。そして、制御回路５３はその状態を自己の
クロツクパルスカウンタ５２が所定数のクロツク
パルスをカウントする期間T₁続けられるように
制御する。この期間T₁が終了する時刻t₂において
制御回路５３は今度はスイツチコントローラ５８
に第１、第３のアナログスイツチ３１，３３のみ
を閉成するよう指令する。そして、制御回路５３
はその状態を自己のクロツクパルスカウンタ５２
が所定数のクロツクパルスをカウントする期間
T₂続けられるよう制御する。ついで、この制御
回路５３は期間T₂が終了する直前にコンパレー
タ５０の出力によつてバツフアアンプ４９への入
力電圧の極性が正であるか負であるかを判別し、
その結果をスイツチコントローラ５８に伝達す
る。スイツチコントローラ５８は期間T₂が終了
するタイミングで入力電圧の極性が正であるとき
には第５のアナログスイツチ４１を閉成させ、逆
に負であるときには第８のアナログスイツチ４４
を閉成させる。もちろん、このとき他のアナログ
スイツチは全て開放されている。この期間T₂の
終了する時刻t₃において制御回路５３は自己のク
ロツクパルスカウンタ５２に再度のクロツクパル
スをカウントさせる。今度は、このカウント動作
はコンパレータ５０の出力が零になることにより
停止される。この停止時刻をt₄とし、その期間T₃
においてクロツクパルスカウンタ５２によりカウ
ントされたカウント数はデイジタルな重量測定情
報を与えるようになつている。

つづいて、このような回路構成をもつ装置の動
作を説明する。まず、直流電源４の電圧をE₁、
抵抗体２１，２２，２３，２４の抵抗値をそれぞ
れR₁，R₂，R₃，R₄、抵抗２５，２６，２７の抵
抗値をそれぞれR_Z，R_ZT，R_Sとすをと、ロードセ
ル２の出力Eiは第２図の関係から Ei＝₁・（R₃／2R_S＋R_ZT＋R₃＋R₄− R₂／2R_S＋R_Z＋R₁＋R₂） …(1) となる。そこで、たとえばR₁＝R₂＝R₃＝R₄＝Ｒ
であり、ロードセル２に荷重がかかつたときの抵
抗変化分をδとすると上記(1)式は Ei＝E₁・｛Ｒ（１−δ）／2R_S＋R_ZT＋Ｒ（１−δ）＋
Ｒ（１−δ）−Ｒ（１−δ）／2R_S＋R_Z＋Ｒ（１−δ）
＋Ｒ（１−δ）｝…(2) となる。今、R_Z≒R_ZTとすると上記(2)式は Ei＝E₁・−2R・δ／2R_S＋R_ZT＋2R …(3) となる。ここで、δは荷重に比例した出力である
から、ロードセル２の定格荷重をFn、負荷荷重
をＦ、ロードセル２の感度をＫとすると、δ＝
Ｆ／Fn・Ｋとなるので上記(3)式は Ei＝−2R／2R_S＋R_ZT＋2R・Ｆ／Fn・Ｋ・E₁ …(4) となり、2R／2R_S＋R_ZT＋2R＝Ｐとおくと、さらに Ei＝−Ｐ・Ｆ／Fn・Ｋ・E₁ …(5) となる。このロードセル２の出力Eiは低域フイル
タ２９により重畳されている交流成分がカツトさ
れて直流増幅器３に入力される。

今、時刻t₁においてスイツチコントローラ５８
によりアナログスイツチ３２，３４，４２，４
３，５１が閉成されると直流増幅器３では演算増
幅器３０が自己のオフセツト電圧V₃₀とバイアス
回路１７で設定される電圧V₁₇との差電圧を抵抗
３６，３７で決定される利得A₁＝（１−R₃₆／R₃₇）に 従つて増幅し、電圧A₁（V₃₀−V₁₇）を出力する。
この電圧A₁（V₃₀−V₁₇）はコンデンサ３８、抵抗
３９、第４のアナログスイツチ３４の回路によつ
てコンデンサ３８に充電される。

一方、基準電圧用電源１の演算増幅器６の出力
はA₂＝R₁₀／R₉＝R₃／R₇のとき−（１−A₂）（E₁＋V₆− V₅）となる。したがつて、基準電圧用電源１か
らＡ／Ｄ変換器４０の基準電圧発生器４６に供給
される基準電圧−Vrは −Vr＝（１＋A₂）（E₁＋V₆−V₅）・Rr₂／Rr₁＋Rr₂ …(6) となる。したがつて、時刻t₁においてアナログス
イツチ４２，４３が閉成するとアナログスイツチ
４２、コンデンサ４５、アナログスイツチ４３の
経路によつてコンデンサ４５は図示極性に−Vr
が充電される。さらに、時刻t₁においてはアナロ
グスイツチ５１が閉成されているので、コンパレ
ータ５０の出力端子から積分器４８の演算増幅器
４７の非反転入力端子（＋）への負帰環ループが
形成されて演算増幅器４７への差動入力電圧を常
に零にするよう作用し積分器４８は積分動作を停
止している。そして、この状態は時刻t₁〜t₂まで
の期間T₁にわたつて行なわれる。

時刻t₂になると、アナログスイツチ３２，３
４，４２，４３，５１が開放し、代わつて第１、
第３のアナログスイツチ３１，３３が閉成され
る。すると、今度はロードセル２の出力Eiが直流
増幅器３で増幅されるようになり、演算増幅器３
０の出力はA₁・（Ei＋V₃₀）となる。ところで、
期間T₁においてコンデンサ３８には電圧A₁・V₃₀
が充電され、それがアナログスイツチ３４の開放
により保持されているので、直流増幅器３の出
力、すなわち第３のアナログスイツチ３３の出力
はA₁・（−Ei＋V₃₀）−A₁（V₃₀−V₁₇）＝−Ａ（Ei−
V₁₇）となる。これは、演算増幅器３０のオフセ
ツト電圧V₃₀が除去されたことを示している。ま
た、第３のアナログスイツチ３３の出力はバイア
ス回路１７の設定により、正・負両極性に任意に
設定できることを示している。このアナログスイ
ツチ３３の出力はＡ／Ｄ変換器４０の入力とな
り、この値はロードセル２にかかる荷重により
正・負に変化する。そして、この信号電圧−A₁
（Ei−V₁₇）はＡ／Ｄ変換器４０に入力される。
今、基準電圧発生器４６のコンデンサ４５には−
Vrの電圧が保持されているので−Ar×（Ei−
V₁₇）をまとめて−Ei₀として考えれば、バツフア
アンプ４９の非反転入力端子（＋）には（−Vr）
＋（−Ei₀）なる電圧が入力されている。そして、
この電圧はバツフアアンプ４９を介して積分器４
８で積分される。

ところで、Ａ／Ｄ変換器４０のコンデンサ５５
には期間T₁において負帰環ループが形成された
ことにより（−Vr＋V₄₇）の電圧がすでに充電さ
れている。一方、期間T₂においては積分器４８
の演算増幅器４７の反転入力端子（−）には（−
Vr）＋（Ei₀）＋V₄₇の電圧が入力されている。した
がつて、演算増幅器４７の出力V₀は V₀＝〔｛（−Ei₀）＋（−Vr）＋V₄₇｝ −｛（−Vr）＋V₄₇｝〕×A₀＝−Ei₀・A₀ …(7) となる。ただし、A₀は演算増幅器４７の閉ルー
プ利得である。したがつて、ロードセル２の出力
に対応した電圧が出力されることとなる。

この積分器４８による積分は時刻t₂〜t₃までの
T₂期間にわたつて行なわれる。そして、時刻t₃に
なる直前においてコンパレータ５０の出力によつ
てバツフアアンプ４９への入力電圧の極性が正に
なつているか、負になつているか制御回路５３に
よつて検知される。すなわち、積分器４８によつ
て積分されているレベルの極性が正になつている
か負になつているかが検知されることになる。た
とえば、制御回路５３がコンパレータ５０の出力
により積分器４８の出力が負になつていることを
検知すると、時刻t₃になるタイミングにおいてス
イツチコントローラ５８に第１、第２のアナログ
スイツチ３１，３３を開放して第８のアナログス
イツチ４４を閉成することを指令する。これは、
第３図に等価回路を示すようにバツフアアンプ４
９への入力電圧が０ボルトになることを示す。一
方、制御回路５３はクロツクパルスカウンタ５２
によつて時刻t₃になるとともにクロツクパルスの
カウントを開始させる。バツフアアンプ４９への
入力電圧が０ボルトになると積分器４８に積分さ
れている電圧が徐々に放電され、やがて時刻t₄に
おいて電圧レベルが零となり、コンパレータ５０
の出力レベルが零となる。このようにして、コン
パレータ５０の出力レベルが零となると、制御回
路５３は自己のクロツクパルスカウンタ５２によ
るクロツクパルスのカウント動作を停止させる。
したがつて、クロツクパルスカウンタ５２は時刻
t₃〜t₄までの期間T₃におけるクロツクパルスをカ
ウントすることになる。この場合、期間T₃は積
分器４８により積分されている電圧レベルに比例
しており、この積分器４８に積分されている電圧
はロードセル２の出力に比例しているので、結局
クロツクパルスカウンタ５２によつてT₃期間に
おいてカウントされたクロツクパルスのカウント
数はロードセル２によつて測定された荷重量をデ
イジタル的に表わすことになる。

また、たとえば制御回路５３がコンパレータ５
０の出力により積分器４８の出力が正になつてい
ることを検知すると、時刻t₃となるタイミングに
おいてスイツチコントローラ５８に第１、第３の
アナログスイツチ３１，３３を開放して第５のア
ナログスイツチ４１を閉成することを指令する。
これは第４図に等価回路を示すようにバツフアア
ンプ４９への入力電圧が（−Vr）＋（−Vr）ボル
トになることを示す。この場合も、前述した負に
おける場合と同様に、制御回路５３は時刻t₃にお
いてクロツクパルスのカウントを開始する。バツ
フアアンプ４９への入力電圧−2Vrと積分器４８
の積分出力との極性が逆になつているので、入力
電圧−2Vrにより積分器４８に積分されている電
圧が徐々に放電され、やがて時刻t₄において電圧
レベルが零となり、コンパレータ５０の出力レベ
ルが零となる。この場合も、クロツクパルスカウ
ンタ５２が時刻t₃〜t₄までの期間T₃におけるクロ
ツクパルスをカウントしてロードセル２によつて
測定された荷重量をデイジタル的に表わすことに
なる。以上、ロードセル２からのＡ／Ｄ変換器４
０に対する入力電圧が負のときと正のときとを時
間−積分器出力の関係で示せば第５図ａ，ｂに示
すようになる。

期間T₂における積分器４８の出力V₀₁は時刻t₂
におけるコンデンサ５６の充電電圧が零であれば V₀₁＝−１／C₅₆∫^t3 _t2−Ei₀／R₅₄dt＝Ei₀／C₅₆・R₅₄・T
₂…(8) となる。また、期間T₃における積分器４８の出
力V₀₂は V₀₂＝−１／C₅₆∫^t4 _t3Vr／R₅₄dt＝Vr／C₅₆・R₅₄・T₃…(
9) となる。そして、V₀₁＝V₀₂であるので Ei₀／C₅₆・R₅₄・T₂＝−Vr／C₅₆・R₅₄・T₃ T₃＝−Ei₀／Vr・T₂ …(10) となる。ここで、Ei₀＝A₁・Ei、Ei＝−Ｐ・
Ｆ／Fn・Ｋ・E₁、Vr＝（１＋A₂）（E₁＋V₆−V₅）・ Rr₂／Rr₁＋Rr₂であるから T₃＝−A₁・Ｆ／Fn・Ｋ・E₁・Ｐ／−（
１＋A₂）（E₁＋V₆−V₅）・Rr₂／Rr₁＋Rr₂・T₂…(11) そして、V₆−V₅がカウンタ５２の１カウント
当たりの電圧に対して無視できるときは T₃≒A₁／１＋A₂・Ｐ・Ｆ／Fn・Ｋ・E₁・（１＋Rr₁／Rr₂
） …(12) となる。

ところで、上述したようにこの装置に使用され
るＡ／Ｄ変換器４０は、正・負の両入力電圧に対
して動作するのであるから、たとえばロードセル
２に最大荷重Wnのちようど1/2の荷重、すなわ
ちWn／２がかかつたときＡ／Ｄ変換器４０への
入力電圧レベルがちようど零になるように、バイ
アス回路１７のポテンシヨメータ１９を調整す
る。これをグラフで示せば第６図に示すようにな
る。すなわち、ロードセル２に対する荷重が零の
ときＡ／Ｄ変換器４０への入力がP₂となり、ロ
ードセル２に対する荷重Wn／２のときＡ／Ｄ変
換器４０への入力が零で、かつロードセル２に対
する荷重が最大のWnのときＡ／Ｄ変換器４０へ
の入力がP₃となるようにバイアス回路１７を調
整する。なお、ロードセル２に対する受け皿等の
初荷重の補正範囲がＡ／Ｄ変換器４０への入力レ
ベルで示すとP₁〜P₂に設定されている。こうす
ることにより、Ａ／Ｄ変換器４０としてはP₁〜
P₃の範囲、つまり正〜負の両極性範囲の入力に
対して動作させることができる。たとえば、Ａ／
Ｄ変換器４０を単極性で動作させた場合にはWn
の荷重に対してＡ／Ｄ変換器４０への入力電圧が
０〜P₂、０〜P₃の範囲に限定されてしまうから、
ロードセル２として荷重に対して出力の大きい高
感度のものが使用できない問題がある。この点、
この装置によればＡ／Ｄ変換器４０として正極〜
負極までの範囲、つまりP₁〜P₃の範囲で動作で
きるものを使用し、そのＡ／Ｄ変換器４０をバイ
アス回路１７を使用することによつてロードセル
２に対して有効に作用させるようにしているの
で、ロードセル２として高感度のものが使用でき
精度の高い重量測定を行なうことができるという
効果を奏するものである。

同時に、この装置によればＡ／Ｄ変換器４０の
感度調整をそのＡ／Ｄ変換器４０の動作点におけ
るカウント数を略一定に保持した状態で行なうこ
とができる。すなわち、バイアス回路１７に供給
される電圧はＡ／Ｄ変換器４０に対する感度調整
回路１１から演算増幅器１５を介して与えられる
ので、感度調整回路１１でＡ／Ｄ変換器４０の感
度（第６図で示すグラフの傾き）を調整しても
Ａ／Ｄ変換器４０のＱ点におけるカウント数
Nr_(Q)はそれ程変化せず略一定に保持されること
となる。つまり、初荷重によるロードセル出力を
E_L(Z)、ゼロバランスによるロードセル出力を
E_L(B)、Ａ／Ｄ変換器４０の信号積分期間T₃にお
けるカウンタ５２のカウント数をNs、
Rw₁／Rw₁＋Rw₂をRwRr₂／Rr₁＋Rr₂をRr、Ａ／Ｄ変換器 ４０のＱ点を設定するために与える電圧をA₂・
E₁・Rwとすると、Ａ／Ｄ変換器４０の動作点で
あるＱ点におけるカウント数Nr_Qは A₁｛E_L(Z)±E_L(B)−（A₂・E₁・Rr）（A₃・Rw）｝／A₂・
E₁・Rr×Ns＝｛A₁（E_L(Z)±E_L(B)／A₂・E₁・Rr×Ns｝−
｛A₁・A₃・Rw・Ns｝ …（13） となる。ただし、A₃は演算増幅器１５の利得で
ある。この（13）式において第１項、すなわち
A₁（E_L(Z)±E_L(B)）／A₂・E₁・Rr×Nsはロードセル２の
出力に関 係する部分、第２項のA₁・A₃・Rw・NsはＱ点
に設定するために与えられている電圧に関係する
部分であり、（第１項）≪（第２項）となつてい
る。そして、第２項にはRrが含まれていない。
したがつて、感度調整回路１１のポテンシヨメー
タ１３を操作してRrを可変しても第２項は変化
することなく一定である。一方、第１項に着目す
ると、ゼロバランスによるロードセル２の出力で
あるE_L(B)はロードセル２の抵抗２５によつて調整
することができる。したがつて、抵抗２５を適当
に調整すればE_L(Z)±E_L(B)≒０とすることができ
る。このようにE_L(B)が設定されると、（13）式に
おける第１項の分子が略ゼロとなり、Rrを可変
してもそれによつて第１項が変化することはほと
んどなくなる。なお、E_L(Z)±E_L(B)≒０とすること
は受け皿等の初荷重がロードセル２にかかつてい
る状態でロードセル出力を零に調整することであ
る。

このように、この装置によれば種々の利点を有
するものであるが、この装置を使用しつつＡ／Ｄ
変換器４０の動作が動作状態から停止状態へ、あ
るいはその逆へ制御を外部信号により行なう必要
がある場合にはその動作上、つぎのような欠点を
有するものである。すなわち、第１図に示す回路
において、停止状態にあつてはアナログ電圧記憶
用のコンデンサ３８，４５，５５の電荷が放電す
るため、使用再開時における時間T₁が各コンデ
ンサ３８，４５，５５を充電するに十分でない場
合があること、特に、Ａ／Ｄ変換器を一度動作さ
せないとそのＡ／Ｄ変換器自体の動作が安定しな
いこと等の理由により所望する精度にてＡ／Ｄ変
換を行うことができないという問題がある。

本発明は、このような点に鑑みてなされたもの
で、前述した如き装置を使用しつつ外部信号によ
りＡ／Ｄ変換器の動作・停止を制御するようにし
たものにおいて、停止状態から動作状態とする場
合に回路内部を１回リフレツシユさせてからＡ／
Ｄ変換を行なわせることにより、所望の精度で
Ａ／Ｄ変換を行なうことのできる重量測定装置に
おけるＡ／Ｄ変換器制御方法を提供することを目
的とするものである。

本発明の一実施例を第８図および第９図により
説明する。第１図ないし第７図で示した部分と同
一部分は同一符号を用い説明も省略する。まず、
第８図に示すようにＡ／Ｄ変換器４０中の制御回
路５３に対しスタート信号が入力され、このスタ
ート信号によりＡ／Ｄ変換器４０が２回Ａ／Ｄ変
換を行なつたことを示すための２ビツトのカウン
タ５９がコンパレータ５０の出力側に接続され、
このカウンタ５９の２ビツト目からは変換終了信
号が出力されるような構成とされている。

そこで、まずスタート信号をＬレベルとすると
制御回路５３はＡ／Ｄ変換の１サイクルの動作が
完了した時点で次のＡ／Ｄ変換動作をしないで停
止する。他方、スタート信号をＨレベルとすると
制御回路５３が動作を開始してＡ／Ｄ変換動作を
行ない、Ｈレベルである期間中は順次次のサイク
ルのＡ／Ｄ変換動作を実行する。そこで、スター
ト信号をＬレベルからＨレベルに変化させると、
Ａ／Ｄ変換動作が開始するがこの１回目のＡ／Ｄ
変換によりＡ／Ｄ変換器４０がリフレツシユされ
ることとなる。そして、このＡ／Ｄ変換の１回目
の１サイクルが終了するとコンパレータ５０が動
作する。この出力がカウンタ５９に入力されてコ
ンパレータ５０の動作した回数がカウントされ、
そのカウント数が２回となるとカウンタ５９から
変換終了信号が出力される。したがつて、この変
換終了信号が出力されることにより、２回目に行
なわれたＡ／Ｄ変換によるデータが正確なデータ
であることが報知される。そして、このカウンタ
５９はスタート信号がＬレベルになつたときにリ
セツトされる。また、Ａ／Ｄ変換器４０を制御す
る側では、スタート信号をＨレベルにしてから変
換終了信号を受取つた後にスタート信号をＬレベ
ルにしてＡ／Ｄ変換器４０を停止状態にしておく
ことができる。これらのタイミングチヤートを示
せば第９図のようになる。

このように、スタート信号によりＡ／Ｄ変換器
４０にて２回のＡ／Ｄ変換を行なわせ、その１回
目のＡ／Ｄ変換ではＡ／Ｄ変換器をリフレツシユ
させ、２回目に行なわれたＡ／Ｄ変換によるデー
タを有効とさせることにより、停止状態から動作
状態にする場合に所望する精度にてＡ／Ｄ変換を
行なわせることができるものである。

なお、この実施例ではカウンタ５９を設けて変
換終了信号を出力させているが、必ずしもカウン
タ５９等は設ける必要がなく、２回目のＡ／Ｄ変
換データを有効とさせる手段であればよい。

本発明は、上述したようにスタート信号により
Ａ／Ｄ変換器にて２回のＡ／Ｄ変換を行なわせ、
その１回目のＡ／Ｄ変換によりこのＡ／Ｄ変換器
をリフレツシユさせつつ２回目のＡ／Ｄ変換によ
り変換データを有効とさせたので、停止状態から
動作状態とする場合に所望の精度にてＡ／Ｄ変換
を行なわせることができる等の効果を有するもの
である。

【図面の簡単な説明】

第１図ないし第７図は従来例を示すもので、第
１図は回路構成図、第２図はロードセルの等価回
路図、第３図は入力電圧が負のときの積分器入力
部の等価回路図、第４図は入力電圧が正のときの
積分器入力部の等価回路図、第５図は積分器の動
作特性を示すグラフでａは入力電圧が負のときの
グラフ、ｂは入力電圧が正のときのグラフ、第６
図はＡ／Ｄ変換器の動作特性を示すグラフ、第７
図は部分回路構成図、第８図は本発明の一実施例
を示す回路構成図、第９図はそのタイミングチヤ
ートである。 １……基準電圧用電源、２……ロードセル、３
……直流増幅器、１１……感度調整回路、１６…
…高インピーダンス回路、１７……バイアス回
路、４０……Ａ／Ｄ変換器、４６……基準電圧発
生器。

Claims (1)

【特許請求の範囲】
1. １ 荷重に応じて電圧信号を出力するロードセル
   と、基準電圧用電源と、この基準電圧用電源に接
   続された基準電圧発生器と、この基準電圧発生器
   と前記基準電圧用電源との間に介挿された感度調
   整回路と、前記基準電圧発生器を入力部に含みつ
   つ正・負両極性の入力に対して動作可能な二重積
   分形のＡ／Ｄ変換器と、高インピーダンス回路
   と、前記基準電圧用電源に対し前記感度調整回路
   およびこの高インピーダンス回路を介して接続さ
   れたバイアス回路と、このバイアス回路並びに前
   記ロードセルに入力部を接続しつつ前記Ａ／Ｄ変
   換器に出力部を接続しその入力部には演算増幅器
   を設け出力部にはコンデンサを設けるとともに
   入・出力部に入・出力制御用の複数のスイツチ素
   子を設けてなる直流増幅器とを具備してなり、外
   部からの制御信号により前記Ａ／Ｄ変換器を動
   作・停止させるようにした重量測定装置におい
   て、スタート信号により前記Ａ／Ｄ変換器にて２
   回のＡ／Ｄ変換を行なわせ、その１回目のＡ／Ｄ
   変換によりこのＡ／Ｄ変換器をリフレツシユさせ
   つつ２回目のＡ／Ｄ変換による変換データを有効
   とさせたことを特徴とする重量測定装置における
   Ａ／Ｄ変換器制御方法。