JPS5836535B2 - Ａ−ｄ ヘンカンキ - Google Patents

Description

【発明の詳細な説明】 この発明はデュアル・スローフ（Ｄｕａ ｌ Ｓ ｌｏ
ｐｅ）型Ａ−Ｄ変換器に関する。

デュアル・スロープ形Ａ−Ｄ変換器は、被測定入力信号
を一定時間だけ積分器を用いて積分した後、該入力信号
と逆極性の基準電圧に切り換え該積分器の出力電圧かも
との基準レベルになるまでの時間を計測することによっ
てアナログ・デイジタル変換値を得ている。

しかしながら上記変換動作が終了してから次の変換の開
始までの期間、積分器の入力オフセット電圧を積分して
誤差を生じる。

この誤差を除くために、変換開始直前に積分器を構成す
る積分コンデンサを短絡する方法、または基準レベルを
検出する高感度の比較器の出力によって積分器に帰還を
かけて積分器出力が常に基準レベルの近くに保つ方法が
知られている。

積分器の積分コンデンサを短絡する方法では、このため
のアナログ・スイッチが必要である。

アナログ・スイッチにはオフセット電圧があり、また湛
度変化によるオフセット電圧の変動もあるため、精度よ
く測定するためには更にこれらの影響を除かなければな
らないという欠点があった。

これに対し比較器の出力を帰還する方法では、上記欠点
を除くことができるが、極めて高感度の比較器を必要と
する。

すなわち積分器の出力が基準レベルに対して正負倒れで
あるかを検出する比較器の出力信号に応じて積分器の出
力が基準レベルに近附くような極性の入力を該積分器に
供給することを変換動作の開始まで繰り返す必要があり
比較器の感度が低い場合には積分器の出力が基準レベル
から大きく隔たってしまうので比較器の感度がアナログ
・デイジタル変換の精度に大きく影響するという欠点が
あった。

この発明は上記の欠点を除き比較器の感度に影響されず
充分精度の高いアナログ・デイジタル変換を行うことの
できるＡ−Ｄ変換器を提供することを目的とする。

上記の目的を達成するため、この発明は比較器の出力か
らの帰還のコントロール信号として該比較器の出力の立
上り（または立下り）のみを利用することが特徴である
。

すなわち一般に比較器は第１図に示すようなヒステリシ
ス特性を示すので、比較器の入力電圧に対する出力電圧
波形は第２図に示すようになる。

同図から明らかなように入力電圧がヒステリシス電圧Ｖ
ＨＨとＶＨＬとの間にある場合の比較器の出力は“１″
、“０″の両値を取り得る。

これはアナログ・デイジタル変換の精度に大きく影響す
る。

そこでこの発明の実施例においては比較器の入力電圧が
ＶＨＨを切るときの比較器の出力電圧の立上り（又は立
下り）のみを用いてアナログ・デイジタル変換を行うよ
うに構成？れている。

以下図面を参照してこの発明の実施例を詳細に説明する
。

第３図はこの発明の一実施例のＡ−Ｄ変換器のブロック
構成図である。

直流増幅器１、この反転入力端子に接続された抵抗Ｒ及
び直流増幅器１の反転入力端子と出力端子との間に接続
されたコンデンサＣとは積分回路をなしている。

直流増幅器１は十分大きな利得を有し、その非反転入力
端子は零点調整が達成される適当な電圧の値が供給され
る。

また抵抗Ｒには、被測定入力電圧■ｓがスイッチＳＷ２
を介して供給され、更に２つの基準電圧■Ｒ，一■Ｒが
それぞれスイッチＳＷ，，ＳＷ３を介して供給される。

これらのスイッチＳＷ１，ＳＷ２，ＳＷ３を含むスイッ
チ切換回路５は後述の制御回路３により選択的に動作す
る。

直流増幅器１の出力電圧Ｖｏは比較器２の非反転入力端
子に供給される。

この実施例では比較器２の反転入力端子が接地されてい
るので、比較器２の出力は入力電圧■ｏが正のとき“１
″、負のとき“Ｏ”となるべきであるが、前述のように
ヒステリシス特性を有する。

制御回路３はカウンタ１０を備えパルス発生器４の発出
するクロツク・パルスを計数するほか、スイッチ切換回
路５の制御を行なう。

次にこのＡ−Ｄ変換器の動作を説明する。

入力電圧Ｖｓのアナログ・デイジタル変換（以下測定と
呼ぶ）を行なわないときには、基準電圧■，■Ｒを交互
に直流増幅器１に供給する。

時刻ｔ。で、まずスイッチＳＷ１をオンして電圧■Ｒを
供給すると、第５図に示すように直流増幅器１の出力電
圧Ｖｏは傾斜キｊ・で下降する。

一定時間経過後ＲＣ 時（１＝１１）でスイッチＳＷ１をオフし、スイッチＳ
ＷＩオンして電圧−■Ｒを供給すると、■ｏは傾斜五［
で上昇する。

■ｏが上昇していきｖｏが比較器２のヒステリシス電圧
ＶＨＨになると比較器２の出力は゛１”となる（１＝１
２）この立上りを検出し、スイッチＳＷ１を再びオンし
、スイッチＳＷ３をオフにする。

立上りの検出は通常のエッジ検出器によって行なうこと
ができる。

以下同様にこの操作を繰り返すことにより、直流増幅器
１の出力電圧■ｏはほぼ一定のレベルに保つことができ
る。

前記一定時間は、カウンター０が一定カウント数になる
までクロツクパルスを計数することによって達成される
が、電圧■Ｒを供給することによって電圧ｖｏが比較器
２のヒステリシス電圧ＶＨＬよりも少し低い値まで下降
するようにすることが望ましい。

これは■Ｒを供給したときのＶｏの傾斜及びヒステリシ
ス電圧ＶＨＨ ＶＨＬをフ 考慮して定めることができる。

次に測定動作を説明する。

ＶｏがＶＨＨに等しくなったとき（第５図、１＝１５）
、スイッチＳＷ２をオンすることにより被測定アナログ
入力電圧■ｓを積分回路に供給する。

同時にあらかじめクリアされていたカウンター０はカウ
ントアップを開始する。

あらかじめ定められたカウント値Ｎだけカウントしたと
き、（ｔ二ｔｏ）、スイッチＳＷ２をオフしスイッチＳ
Ｗ３をオンして電圧−ｖＲを供給する。

同時にカウンター０をクリアして再びカウントアップを
開始する。

その後直流増幅器１の出力電圧Ｖｏが比較器２のヒステ
リシスＶＨＨに等しくなったときに比較器２の出力が立
上がる（１＝１７）のでこの立上りを検出してカウンタ
ー０のカウントアップ動作を停止させ、またスイッチＳ
Ｗ３をオフする。

このときカウンター０内の値は入力電圧Ｖｓのアナログ
・デイジタル変換値となっている。

第４図にはこのような動作をコントロールする制御回路
３の具体的構成が示されている。

同図において制御回路３は７個のフリツプ・フロツプＦ
／ＦＯ，Ｆ／Ｆｌ ，・・・・・・，Ｆ／Ｆ６、エッジ
検出器１１、アンドゲート１２〜１８、否定回路１９、
及びオアゲート２０とから構成されている。

カウンター０はパルス発生器４の発生したクロツクパル
スを計数し、カウント値が一定値Ｍ又はＮになったとき
それぞれに対応する端子Ｍ，Ｎからの出力が“１”にな
る。

またＣｌｅａｒ端子に“１”を入力すればカウント値は
クリアされ、Ｌｏ ａｄ端子に“１”を入力することに
より予め定められた値をロードすることができる。

エッジ検出器１１は比較器２の立上り（又は立下り）の
みを検出し、定幅のパルスを出力することができる。

まず、電源打入と同時にイニシャル・クリアパルスをカ
ウンタ１０の端子Ｃｌｅａｒ ，フリツプ・フロツプＦ
／Ｆ２のセット端子Ｓ１及びフリツプ・フロツプＦ／Ｆ
Ｏ，Ｆ／Ｆｌ，Ｆ／Ｆ３，Ｆ／Ｆ４，Ｆ／Ｆ５のリセッ
ト端子Ｒに供給する。

Ｆ／Ｆ２へのセット入力によりその出力端子Ｑの出力は
“１″となりスイッチＳＷ１をオン（閉じる）する。

これにより積分回路は電圧■Ｒの積分を開始し、直流増
幅器１の出力電圧ｖｏは下降する。

一方カウンタ１０はカウントアップを開始し、カウント
値がＭになったときに端子Ｍの出力が“１”になる。

このとき比較器２の出力が“１”、すなわちｖｏが比較
器２のヒステリシス電圧ＶＨＬ以上であれば、リセット
されているＦ／Ｆ１の出力Ｑ、カウンタ１０の端子Ｍの
出力、及び比較器２の出力を入力とするアンドゲ゛一ト
１６が開かれ、カウンタ１０はクリアされる。

カウンタ１０は再びカウントアップを開始し、カウント
値がＭになると端子Ｍに“１”を出力する。

この動作はカウンタ１０がＭカウントしたときに比較器
２の出力が“０”′になるまで繰り返えされる。

さてカウンタ１０がＭカウントしたとき比較器２の出力
が“Ｏ”′になると（これは■ｏがＶＨＬより低くなっ
たことを意味する）、リセットされているＦ／Ｆ１の出
力Ｑ、カウンタ１０の端子Ｍの出力、及び比較器２の出
力を否定回路１９を介して入力されるアンドゲート１３
が開かれＦ／Ｆ ３をセットするとともにＦ／Ｆ２をリ
セットする。

これによってスイッチＳＷ３がオンし、スイッチＳＷ１
はオフする。

したがって積分回路は電圧■Ｒを積分し、直流増幅器１
の出力電圧■ｏは上昇する。

直流増幅器１の出力電圧■ｏが上昇していき、１＝１ｏ
でＶＨＨに等しくすると比較器２は゛０”から′゛１”
に立上がる。

エッジ検出器１１はこの立上りによってパルスを発生さ
せカウンタ１０をクリアさせるとともにＦ／Ｆ３をリセ
ットする。

さらに同時にＦ／Ｆｌの端子Ｑの出力とエッジ検出器１
１の出力パルスを入力とするアンドゲ゛一ト１２が開か
れＦ／Ｆ２がセットされる。

これによってスイッチＳＷ３はオフし、スイッチＳＷ，
がオンするめで今度は電圧■Ｒが積分される。

その後１＝１１でカウンタ１０がＭカウントになるとす
べてに述べたようにアンドゲート１３が開かれＦ／Ｆ３
をセットし、Ｆ／Ｆ２をリセットするのでスイッチＳＷ
３がオンし、スイッチＳＷ１がオフする。

積分回路が電圧−ＶＢ，を積分し、ｔ−ｔ２でＶｏがＶ
ＨＨに等しくなると再び前述の動作を行なう。

このようにして直流増幅器１の出力電圧■ｏはほぼ一定
のレベルに保たれる。

次に被測定入力電圧Ｖｓの測定を指定するコンバート・
コマンドがＦ／ＦＯのセツ１・端子Ｓに供給された場合
の動作を説明する。

第４図に示すようにコンバート・コマンドが時刻ｔ３で
供給されるとＦ／ＦＯがセットし、Ｆ／ＦＯの端子Ｑの
出力は゛１″になる。

第４図から明らかなようにこのときＦ／Ｆ３はリセット
されているが、時刻ｔ４になるとＦ／Ｆ３がセットされ
る。

したがって時刻ｔ４においてＦ／Ｆ３とＦ／ＦＯの出力
を入力とするアンドゲート１８が開かれＦ／Ｆ１をセッ
トするとともにＦ／ＦＯをリセットする。

時刻ｔ５で比較器２の出力が立上がるとエッジ検出器１
１はパルスを発生する。

このパルスにまりカウンタ１０がクリアされ、またＦ／
Ｆ１の端子Ｑの出力とこのパルスを入力とするアンドゲ
゛ー１１５が開かれＦ／Ｆ５がセットされる。

このときアンドゲート１２が開かれず、Ｆ／Ｆ２がセッ
トされないことに注意がはらわれるべきである。

Ｆ／Ｆ５のセットにより入力電圧ｖｓが積分され直流増
幅器１の出力電圧■ｏが下降しはしめる。

その後１＝１６でカウンタ１０のカウントアップにより
カウント値が予じめ定められた値Ｎになると端子Ｎの出
力が“１”になる。

これによりＦ／Ｆｌの出力Ｑと端子Ｎの出力とを入力と
するアンドゲート１４が開かれ、Ｆ／Ｆ４をセットし、
Ｆ／Ｆ５をリセットするとともにカウンタ１０に予じめ
定められた補正値をロードする。

これによってスイッチＳＷ２がオフし、スイッチＳＷ３
がオンするので積分回路は−ｖＲの積分を開始する。

一方カウンタ１０は補正値Ａからカウントアップを開始
する。

ｖｏが上昇して時刻ｔ７でＶＨＨに等しくなると再び比
較器２の出力が立上がる。

この時刻でのカウンク１０の値が求めるアナログーデイ
ジタル変換値となっている。

時刻ｔ７ではカウンタ１０がクリアされ、Ｆ／Ｆ４がリ
セットされる。

さらにＦ／Ｆ４の出力Ｑとエッジ検出器１１のパルスを
入力とするアンドゲート１７が開かれＦ／ＦＯ，Ｆ／Ｆ
１をリセットするので前述の動作を再開する。

この実施例では時刻ｔ６においてカウンタ１０に補正値
ｌをロードしたが、原理的にはカウンタ１０をクリアす
ることでよい。

しかしながら、比較器２は入力電圧ｖｓを積分器でＮカ
ウントの期間だけ積分したときの入力電圧■ｏがヒステ
リシス電圧ｖＨＬ以下では応答しない。

そこで直流増幅器１の非反転入力端子にバイアス電圧を
印加しておきＶＳ＝０のときに比較器２が応答するよう
にした。

したがってこのバイアス電圧分だけあらかじめ補正して
おいてカウントアップする必要がある。

すなわちこのように構成することによって微少入力電圧
の測定も可能である。

上記のようにこの発明は積分回路の出力の上り傾斜が常
に同じ勾配であることに着目し、この上り傾斜のみ比較
の出力をアナログ・ディジタル変換器のコントロール信
号とすることにより、比較器のヒステリシス電圧の大き
さに無関係とすることができた。

したがって比較器の精度が測定（ＡＤ変換）の精度に影
響を与えることがないので極めて高精度な測定をするこ
とができる。

なお基準電圧■Ｒとしては基準電圧一■Ｒの逆極性であ
れば正確に大きさが等しいものである必要はない。

第６図はこの発明の他の実施例を示す図である。

この実施例は基準電圧として被測定入力電圧Ｖｓと同極
性の電圧ｖＲと接地電圧Ｏを用いるものである。

すなわち切換スイッチ６１内に５個のスイッチＳＷ１〜
ＳＷ５を設け、そのうちスイッチＳＷ１及びＳＷ４には
基準電圧■Ｒが、またスイッチＳＷ３及びＳＷ５には接
地電圧が供給されるようになっており、そして入力電圧
ｖｓはスイッチＳＷ２に供給されるようになっている。

更にスイッチＳＷ１，ＳＷ２，ＳＷ３とＳＷ４，ＳＷ，
はそれぞれ２つの抵抗Ｒｌ Ｉ Ｒｌに接続される。

またこの実施例では、直流増幅器１の非反転入力端子及
び比較器２の反転入力端子には基準電圧■Ｒを２つの抵
抗Ｒ２，Ｒ２によって分圧して得られる電圧が印加され
る。

スイッチＳＷ１〜ＳＷ，は制御回路６２によって開閉さ
れる。

この制御回路６２は第４図に示した実施例と同様に、エ
ッジ検出器１１を用いて比較器２の立上り（又は立下り
）で制御される。

この実施例における直流増幅器１の出力電圧■ｏは第７
図に示すような波形となる。

すなわち測定動作時以外ではまず一定期間だけスイッチ
ＳＷ１及びＳＷ４をオンし２つの抵抗Ｒ１，Ｒ１にそれ
ぞれ基準電圧■Ｒを供給する。

一定期間経過後スイッチＳＷ１及びＳＷ４をオフしかつ
スイッチＳｗ３及びＳＷ５をオンして２つの抵抗Ｒｌ
？ Ｒｌにそれぞれ接地電圧を供給する。

これによって直流増幅器１の出力電圧ｖｏは上昇し、■
ｏが比較器２のヒステリシス電圧ＶＨＨに達したときス
イッチＳＷ３及びＳＷ５をオフしかつ再びスイッチＳＷ
１及びＳＷ４をオンする。

この動作は測定コマンドが供給されるまで繰り返される
。

測定コマンドが供給されると測定動作に入る。

ｖｏがヒステリシス電圧ＶＨＨに達した時点でスイッチ
ＳＷ２及びＳＷ４をオンし一定期間２つの抵抗Ｒ１，
Ｒ，にそれぞれ入力電圧ｖｓ、基準電圧ｖＲを供給する
。

一定期間経過後、スイッチＳＷ２及びＳＷ４をオフしか
つスイッチＳＷ３及びＳＷ５をオンして２つの抵抗Ｒ１
， Ｒ１に共に接地電圧を供給する。

これによってｖｏは上昇を開始する。

この時点からｖｏがヒステリシス電圧ＶＨＨに達するま
での期間クロックパルスをカウンタ１０によって計数す
る。

■ｏがＶＨＨ達した時点でのカウンタ１０の内容は入力
電圧ＶｓのＡ−Ｄ変換値を示している。

このような構成をとることにより基準電圧として第４図
に示したものとは異なり入力測定電圧ｖｓと同極性の基
準電圧を用いることができるため回路構成が容易となる
。

また、コンバート・コマンドが供給されない場合でも積
分回路には電圧ｖＲ及びーｖＲとが交互に供給されるの
で、積分回路の出力電圧は常に比較器の比較レベルの近
傍にある。

したがって、コンバート・コマンドが到来してから測定
開始までの時間を短縮させることができる。

以上詳細に説明したようにこの発明によれば比較器とし
て高精度のものを必要としないため回路構或が簡単とな
りＩＣ化が容易であるとともに高精度なＡ−Ｄ変換値を
得ることができる。

【図面の簡単な説明】

第１図は比較器のヒステリシス特性を示す図、第２図は
比較器の入力電圧と出力電圧の波形を示す図、第３図は
この発明のＡ−Ｄ変換器の一実施例のブロック構戒図、
第４図はこの発明の一実施例の具体的構成を示す図、第
５図は第４図に示すＡ−Ｄ変換器の波形図、第６図はこ
の発明のＡＤ変換器の他の実施例のブロック構成図、第
７図は第６図に示すＡ−Ｄ変換器における直流増幅器の
出力電圧の波形図である。 １・・・・・・直流増幅器、２・・・・・・比較器、３
，６２・・・・・・制御回路、４・・・・・・パルス発
生器、１０・・・・・・カウンタ、１１・・・・・・エ
ッジ検出器、Ｒｌ ＞ Ｒｌ・・・・・・積分用抵抗器
、Ｃ・・・・・・積分用コンデンサ。

Claims (1)

【特許請求の範囲】
1. １ コンバート・コマンドの到来により被測定信号を一
   定時間積分した後基準信号を積分する積分回路と、この
   積分回路の出力信号が基準レベルに達したときに出力信
   号を発生する比較器とを有するＡ−Ｄ変換器において、
   前記コンバート・コマンドが到来するまでの間前記積分
   回路に互いに逆極性の基準信号を交互に印加する手段を
   備え、前記コンバート・コマンドが到来するまでの間前
   記積分回路の出力信号をほぼ前記基準レベルに保持する
   ことを特徴とするＡ−Ｄ変換器。