JPH0255000B2 - - Google Patents

Info

Publication number
JPH0255000B2
JPH0255000B2 JP26064184A JP26064184A JPH0255000B2 JP H0255000 B2 JPH0255000 B2 JP H0255000B2 JP 26064184 A JP26064184 A JP 26064184A JP 26064184 A JP26064184 A JP 26064184A JP H0255000 B2 JPH0255000 B2 JP H0255000B2
Authority
JP
Japan
Prior art keywords
call processing
cpr
expansion
processor
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP26064184A
Other languages
English (en)
Other versions
JPS61139183A (ja
Inventor
Yoshitaka Akiba
Kunyuki Kishimoto
Hideo Nakayama
Shuji Saito
Michitaka Noda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP26064184A priority Critical patent/JPS61139183A/ja
Publication of JPS61139183A publication Critical patent/JPS61139183A/ja
Publication of JPH0255000B2 publication Critical patent/JPH0255000B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/42Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M3/00Automatic or semi-automatic exchanges
    • H04M3/22Arrangements for supervision, monitoring or testing
    • H04M3/24Arrangements for supervision, monitoring or testing with provision for checking the normal operation
    • H04M3/241Arrangements for supervision, monitoring or testing with provision for checking the normal operation for stored program controlled exchanges

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Exchange Systems With Centralized Control (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマルチ制御型交換システム、たとえば
マルチプロセツサ交換システムに関し、特に該シ
ステムにおける制御部、たとえばプロセツサ等を
増設する場合の増設方法に関する。
マルチではなく単一のプロセツサ交換システム
では、制御装置類は概ね局建設時に設置済みであ
ることが多く、このような単一プロセツサ交換シ
ステムにおける増設といえば、普通は大量の端末
を追加することを意味していた。しかし、大量と
はいつても、局建設時の設備規模を遥かに上まわ
るという程のものではない。
このような背景のもとで、設備規模の飛躍的な
拡大が図れる交換システムの必要性が生じ、マル
チプロセツサ交換システムの出現を見るに至つ
た。マルチプロセツサ交換システムは、ネツトワ
ークの新設に対しプロセツサの増設をもつて容易
に対処できるものであり、効率的な増設手法が必
要となる。
〔従来の技術〕
第9図はマルチ制御型交換システムの一般的な
構成例を示す全体図である。なお、マルチ制御型
交換システムの代表として、以下マルチプロセツ
サ交換システムを例にとつて述べる。マルチプロ
セツサ交換システム10は、通常1台の主制御
部、すなわち主プロセツサ(MPR:Main
Processor)11と、複数(j台)の呼処理制御
部、すなわち呼処理プロセツサ(CPR:Call
Processor)12−1〜12−jとを中核として
なり、主プロセツサ(MPR)11は、チヤンネ
ル結合アダプタ(CCA)15−1,16−1〜
チヤネル結合アダプタ(CCA)15−j,16
−jならびに1/Oバス17を介して、それぞれ
呼処理プロセツサ(CPR1)12−1〜(CPRj
12−jを管理制御し、各呼処理プロセツサはそ
れぞれ対応する通話路、すなわち分割された複数
のネツトワーク(NW1〜NWj)13−1〜13
−jを制御する。なお、各ネツトワーク(NW1
〜NWj)13−1〜13−jは、たとえば時分
割スイツチからなり、多数の加入者端末(図示せ
ず)に接続する。これら時分割スイツチのネツト
ワーク(NW1〜NWj)13−1〜13−jは、
たとえば空間分割スイツチよりなるネツトワーク
(NW)間結合装置14と協働し、対応する加入
者端末同士の交換接続を行う。本図中の1/Oバ
ス17には、さらに磁気テープ(MT)装置1
8、外部コンソール19等が接続する。コンソー
ル19は、たとえばビデオデイスプレイユニツト
VDUおよびキーボードKBからなる。
このようなマルチプロセツサ交換システム10
において、接続される加入者端末が増加したとす
ると、さらにネツトワーク(NWk)13−kの
新設が必要となる。この場合、マルチプロセツサ
交換システムであるから、単に、ネツトワーク
NWk)13−kに接続する呼処理プロセツサ
(CPPk)12−kを増設し、チヤネル結合アダプ
タ15−k,16−kを付加して主プロセツサ
(MPR)11に結合すれば、ハードウエア上の増
設は容易に完了する。第9図における一点鎖線の
ブロツクがその増設に係るハードウエア部分を示
す。
ハードウエア上の増設が完了したのちに増設中
の呼処理プロセツサ(CPRk)12−kに対し所
定の増設用テストを実行し、正常に動作すること
が確認されたとき初めて、該増設系(12−k,
13−k,15−k,16−k)は交換システム
10内に組み込まれ、通常の交換処理に加わるこ
とになる。
〔発明が解決しようとする問題点〕
呼処理プロセツサの増設に不可欠な上記所定の
増設用テストを実行するに当り、従来はオフライ
ンでこれを行うことが当然のこととされていた。
つまり、第9図の一点鎖線のブロツクで囲まれた
増設系を、主プロセツサ(MPR)11ならびに
他の呼処理プロセツサ(CPR1〜CPRj)12−1
〜12−j等の既設系とは完全に切り離して所定
の増設用テストを実行していた。これは、オンラ
イン(全ての系を結合した状態)で当該テストを
実行したとすると、上記の既設系(現用系)に悪
影響を及ぼし、最悪は交換システム全体が断とな
るという事態が発生することを恐れたからに他な
らない。しかし、オフラインで増設系のテストを
実行すると次の2つの問題点が伴う。第1の問題
点は、増設系単独でテストするに必要な増設用テ
ストモニタプログラムおよび増設用テスト実行プ
ログラムを用意し、これらのプログラムを増設テ
スト用I/O機器を用いて呼処理プロセツサ
(CPRk)にロードした上で、該テストを実行する
ことから、特別のI/O機器を増設時のテストだ
けのために準備しなければならないことである。
第2の問題点は、増設される呼処理プロセツサ
(CPRk)と既設系プロセツサとの間のインタフエ
ース(第9図の例ではチヤネル結合アダプタ)に
ついては、オフラインであるから、必然的にテス
トできないことである。このためオフラインでは
正常であつても、オンラインに切替えたとき異常
となることがあり、この結果、直ちに交換システ
ム異常処理(障害処理等)が実行されてしまい、
運用中の既設系が通常の交換処理を維持できなく
なるということがありうる。
〔問題点を解決するための手段〕 本発明は上記問題点を解決することのできる増
設方法を提案することを目的とするものであり、
各々が自内に中央制御装置および記憶装置を有し
てなり各々に対応して設けられたネツトワークを
制御する複数の呼処理制御部(呼処理プロセツ
サ)と、中央制御装置および記憶装置を有してな
り、前記複数の呼処理プロセツサを管理制御する
主制御部(主プロセツサ)とを備え、前記ネツト
ワークの新設に伴い、対応する前記呼処理プロセ
ツサを、該主プロセツサに対して増設可能なマル
チ制御型(マルチプロセツサ)交換システムにお
いて、各前記呼処理プロセツサの前記記憶装置内
に、増設途中にあることを表示する増設中モード
フラグを書込むメモリエリアを設け、前記主プロ
セツサの前記記憶装置内に、各前記呼処理プロセ
ツサ対応で、各該呼処理プロセツサが増設途中で
あるか既設であるかを表示する増設フラグを書込
むメモリエリアを設け、該増設中モードフラグお
よび該増設フラグの書込みは、外部コンソールか
らのコマンドに基づき前記主プロセツサが行い、
ここに各前記呼処理プロセツサ内の基本制御プロ
グラム(OS:Operating System)が、自内の前
記増設中モードフラグを参照して自呼処理プロセ
ツサが増設中であるか否かを認識しうるように
し、前記主プロセツサ内の基本制御プログラム
が、前記増設フラグを参照して増設中の該呼処理
プロセツサを認識しうるようにし、上記の認識の
もとに、増設中の前記呼処理プロセツサは自内の
処理を特定の機能に限定し、前記主プロセツサは
該増設中の呼処理プロセツサに対する処理を特定
の機能に限定することによつて、該増設中の呼処
理プロセツサの立上げならびに増設用テストを、
既設の前記呼処理プロセツサによる通常の交換処
理と競合を生じさせることなくオンラインで実行
し、前記の増設を行うようにしたものである。
〔作用〕
増設中の呼処理プロセツサの立上げならびに増
設用テストを、主プロセツサの管理の下にオンラ
インで行うようにすると共に既設の呼処理プロセ
ツサによる通常の交換処理が、該主プロセツサに
よる増設中の呼処理プロセツサに対する制御と競
合することなく進行できるようにするものであ
る。
〔実施例〕 以下、1台の主プロセツサと複数の呼処理プロ
セツサを有し、各呼処理プロセツサは各々主記憶
装置上に構成されるプログラムとデータのコピー
を各呼処理プロセツサ対応に設けられた外部記憶
装置(フアイルメモリ)内に持ち各呼処理プロセ
ツサは各々独立にまたは同期して各々のプログラ
ムを自プロセツサの主記憶装置に、自プロセツサ
の外部記憶装置(フアイルメモリ)より読み出し
て立上げることが可能な様に構成されたシステム
を例にとつて実施例を述べる。なお、前記外部記
憶装置(フアイルメモリ)が主プロセツサに統合
配置される構成であつても、あるいは各記憶装置
内の情報が、プロセツサ内の特定の回路(フリツ
プフロツプやレジスタ)によつて保持される構成
としても、本発明の適用は可能であり本発明の目
的に何ら影響はない。また、プロセツサ間通信は
チヤネル結合アダプタ(CCA)を使用する構成
としたが、他の方法例えばループバスなどを使用
したとしても本発明の本質に影響なく適用可能で
ある。
第1A図は本発明の増設方法を実施するのに適
した主プロセツサおよびその周辺の構成を示す図
であり、又、第1B図は本発明の増設方法を実施
するのに適した呼処理プロセツサおよびその周辺
の構成を示す図である。なお、全図を通じて同一
の構成要素には同一の参照番号又は記号を付して
示す。第1A図において、主プロセツサ(MPR)
11は、記憶装置を備える。これは少なくとも主
記憶装置(MM:Main Memory)21とフアイ
ルメモリ(FM:File Memory)22を含んでな
る。通常、主記憶装置(MM)21内にはタスク
実行時間表のメモリエリア33、プログラムおよ
びデータのメモリエリア34等を有する。又、フ
アイルメモリ(FM)22内には、これらのコピ
ーを保有するメモリエリア33′,34′等を有す
る。24は主プロセツサ11全体を制御する中央
制御装置、いわゆるCPUであり、チヤネル装置
23を介してMPRのI/Oバス17に接続する。
第1B図は第9図に示した呼処理プロセツサ1
2−1〜12−kの1つを代表して示すものであ
り、相互に同一の構成である。呼処理プロセツサ
(CPR)12は、記憶装置を備える。これは少な
くとも主記憶装置(MM)41とフアイルメモリ
(FM)42を含んでなる。通常、主記憶装置
(MM)41内にはタスク実行時間表のメモリエ
リア53、プログラムおよびデータのメモリエリ
ア54等を有する。又、フアイルメモリ(FM)
42内には、これらのコピーを保有するメモリエ
リア53′,54′等を有する。44は呼処理プロ
セツサ12全体を制御する中央制御装置、いわゆ
るCPUであり、チヤネル装置43を介してCPR
のI/Oバス45に接続する。第1A図および第
1B図において、本発明に基づき新設されたの
は、第1A図における呼処理プロセツサ(CPR)
実装表のメモリエリア31,31′および増設フ
ラグのメモリエリア32,32′であり、第1B
図における呼処理プロセツサ(CPR)実装表の
メモリエリア51,51′および増設中モードフ
ラグのメモリエリア52,52′である。このう
ち、メモリエリア32,32′,52,52′が増
設時には不可欠である。
第2図は各種メモリエリアにおける論理1,0
の意味を説明するための図であり、CPR実装表
(31,31′,51,51′)には、CPR番号対応で、論
理1又は0が書込まれる。論理1は、“実装”す
なわち既設系の運用中にあるCPR12を示し、
論理0は“末実装”を表わす。仮にマルチプロセ
ツサ交換システムが8台までCPRを収容できる
ものとし、今、3台までが運用中であれば、同表
は(00000111)となる。増設中モードフラグ
(52,52′)は各CPR12毎に設けられるものであ
り、運用中にあるCPRの同フラグの論理はオー
ル0、増設中にあるCPR(第9図のCPRk)の同
フラグの論理はオール1である。増設フラグ
(32,32′)はMPR11内に設けられ、CPR番号
対応で論理1又は0が書込まれる。今CPRkのみ
が増設中であるからk番目のビツトのみが論理1
で他は全て0となる。タスク実行時間表(33,
33′,53,53′)には、時間とタスク種別(No.)と
が対をなして書込まれ、論理1のものについては
実行、論理0のものについては非実行である。
次に本発明に基づく増設手順について説明す
る。第3A図および第3B図は本発明に基づく増
設手順を説明するためのフローチヤートである。
今、増設される呼処理プロセツサCPRkとこれに
付帯する回路(NWk,CCA15−k,16−k)
とを含む増設系が単に物理的に交換システム内に
組み込まれた状態にあるものとする。そこでま
ず、ステツプaにおいて、外部コンソール19の
キーボードKBよりコマンドを入力し、磁気テー
プ(MT)18に予め記録された増設呼処理プロ
セツサCPRkに関する、CPRk用のMPRデータを
MPR11内のMM21に転送する。このMPRデ
ータは、CPRk対応のチヤネル結合アダプタCCA
15−kおよび16−kに対する制御データであ
る。このステツプaにおいて、MPR11内の中
央制御装置24は、増設CPRがあることを知る。
ステツプbにおいて、MPR11内の中央制御
装置24は、当該チヤネル結合アダプタCCA1
6−k(ならびに15−k)もMPRのI/Oバス
17に接続できるように、チヤネル装置23に指
示する。さらに、キーボードKBから再びコマン
ドを入力し、CPRk用CCA(16−k,15−k)の
診断を実行すべきことをMPR11に指示する。
かくしてステツプbでは、増設系CCAの診断が
行われる。
ステツプcでは、その診断結果をコンソール1
9のビデオデイスプレイユニツトVDUに表示し、
診断による異常の有無を確認する。異常があれ
ば、ステツプdに移り、当該異常の解析を行い且
つ修復を行う(リトライ)。もし異常がなければ、
又はその修復が完了すればステツプeに移る。
ステツプeでは、スタート(START)イクス
テンシヨン(EXTENSION)コマンド(STA−
EXT)をコンソール19のキーボードKBより入
力する。これにより増設CPRk12−k内の主記
憶装置41にブートストラツプ
(BOOTSTRAP)プログラムおよびデータをロ
ードする。これは、いわゆるIPL(Initial
Program Load)を、MPRからのリモート操作
で実行することにより行う。なお、当該プログラ
ムのコピーはMPR11内のフアイルメモリ
(FM)22にも、CPRk内のフアイルメモリ
(FM)42にも保有される。
ステツプf(第3B図)において、増設プロセ
ツサCPRkの立上げが完了したか否か確認し、立
上げがなされていなければステツプgでリトライ
する。立上げが完了したところでステツプhに移
る。
ステツプhにおいて、増設プロセツサCPRk
対し診断コマンドを投入して診断を行う。これは
MPRからのリモート操作により、当該診断プロ
グラムをCPRk内で起動して行う。
ステツプiにおいて、CPRkの異常の有無を確
認し、異常があればステツプjにてリトライす
る。異常がなければ、又は異常原因が修復により
除去されれば、ステツプkに移る。
ステツプkでは、上記ステツプiを経てCPRk
が正常であることが確認されたので、MPRは
CPRk専用のデータを磁気テープ(MT)18よ
り読出し、CPRk内のフアイルメモリ(FM)4
2にセツトする。さらに、MPRは、CPRk内の増
設中モードフラグ(52,52′)をオン(オール1)
にすると共に、CPRk内のみならず既設系のCPR
12−1〜12−j内のCPR実装表(51,51′)
に対し、CPRkの存在を認識させるフラグを立て
る。
ステツプlにおいて、クリア(CLEAR)イク
ステンシヨン(EXTENSION)コマンド(CLE
−EXT)をキーボードKBより入力し、増設モー
ド(ステツプe参照)を解除すると共に、増設プ
ロセツサに再起動(リスタート)をかける。この
後の段階では、他の既設系、すなわち運用中の
CPRは、増設中のCPRkが運用状態に入つたこと
を認識し、通常の呼処理をCPRkとの間でも行う。
なお、ステツプeおよびlにおけるSTA−EXT
およびCLE−EXTコマンドプログラムについて
は後に詳述する。
第4A図および第4B図は第3A図および第3
B図のフローチヤートに基づく動作を実際に即し
て図解的に表わしたシーケンス図である。第4A
および4B図において、中央の縦の系列はMPR
内における事象を示し、右側の縦の系列は増設プ
ロセツサCPRk内における事象を示し、左側の縦
の系列はコンソール19および磁気テープ
(MT)18に関する事象を示す。又、図中の点
線は制御の流れを示し、実線はデータの流れを示
す。
第5A図および第5B図はスタートイステンシ
ヨン(STA−EXT)コマンドプログラムによる
動作を示すフローチヤートである。ステツプaに
おいて、パラメータチエツクを行う。パラメータ
チエツクとは、STA−EXTコマンドプログラム
を実行すると、他の既運用中のCPR(CPR1
CPRj)と競合しこれらに悪影響を及ぼすような
パラメータを事前に排除し、特定の機能に限定す
ることを意味する。
ステツプbにおいて、増設プログラムCPRk
対しブーストラツププログラムをIPLにより転送
する。これより後は、MPRとCPRk間のデータの
交換は該ブーストラツププログラムの指示に基づ
きなされる。
ステツプcにおいて、MPRの管理下にある基
本制御プログラム(OS)とCPR用アプリケーシ
ヨンプログラムを増設プロセツサCPRkに転送す
る。これらのプログラムをMPRよりCPRkのフア
イルメモリ42に対してコピーしてやることによ
り、CPRkは自ら動作可能となる。
ステツプd(第5B図)において、磁気テープ
(MT)18より、増設プロセツサCPRkに専用の
制御データを読み込み、さらにこれをCPRk内の
フアイルメモリ42に転送する。CPRk専用の制
御データとは、たとえば当該ネツトワーク
(NWk)13−kに何台の加入者端末を接続して
いるか、等のデータである。
ステツプeにおいて、増設中プロセツサCPRk
内の増設中モードフラグ52,52′をオン、す
なわちオール1にする。ここで初めて、増設プロ
セツサCPRk内の基本制御プログラム(OS)は、
自プロセツサCPRkが増設中であることを認識し
うるようになる。
ステツプfにおいて、MPRの増設フラグ32,
32′におけるCPRkのビツト位置に論理1のフラ
グを立てる。これにより、MPRのOSも呼処理プ
ロセツサCPRkが増設中であることを認識しうる
ようになる。
ステツプgにおいて、増設プロセツサCPRk
立上げが完了し(第3A図のステツプe参照)、
異常がなければCPRkは増設中モードでリスター
トする。このリスタートによりCPRkのOSが動き
出す。なお、OSは各呼処理プロセツサ(CPR1
CPRk)に備えられており、主プロセツサ
(MPR)にも備えられているが、これらOS同士
が通信を行うことにより、マルチプロセツサ交換
システム全体としては1つのOSを構築する。
CPRk内でOSが動き出しても、増設中モードフラ
グがオンであるから、タスク実行時間表53,5
3′を用いて実行する周期的な呼処理はまだ開始
せず単純なコマンドを受けて実行する程度の状態
にある。そこで第3B図のステツプhにおける診
断コマンドを受け付け、これを実行する。この診
断コマンドの下で、CPRkの内部診断をしたり、
当該ネツトワーク(NWk)13−kに対して診
断をしたりして、その診断結果はビデオデイスプ
レイユニツトVDUに表示される(第4B図の上
部シーケンス参照)。
第6図はクリアイクステンシヨン(CLE−
EXT)コマンドプログラムによる動作を示すフ
ローチヤートであり、第3B図のステツプl又は
第4B図に下部シーケンスにおいて実行されるプ
ログラムである。まずステツプaにおいて、パラ
メータチエツクを行う。パラメータチエツクの意
味は第5A図のステツプaで説明したのと同様で
あり、CLE−EXTコマンドプログラムを実行す
ると他のCPRと競合しこれらに悪影響を及ぼす
ようなパラメータを除き、特定の機能に限定する
ためのチエツクである。
ステツプbにおいて、増設プロセツサCPRk
の増設中モードフラグ52,52′をクリア、す
なわちオール0に書き替える。既にCPRkでは独
自のOSの下に動作しているので、既述したブー
ストラツププログラムは不要となり消去されてい
る。したがつて、OSの管理の下でCLE−EXTコ
マンドプログラムに従い、該増設中モードフラグ
をクリアする。
ステツプcでは、MPR内の増設フラグ32,
32′において、増設プロセツサCPRkに対応する
ビツト位置に立つているフラグ(論理1)をクリ
ア、すなわち論理0にする。ここにCPRkの増設
中モードは解除となる。しかし、この情態ではま
だ通常の交換処理はできない。なぜならば、先に
増設モードで立ち上げたときリスタートプログラ
ムがフアイルメモリ(FM)内のプログラムを主
記憶装置(MM)に読み上げた後、主記憶装置
(MM)上のOSの一部(たとえばタスク実行時間
表)を書換えているからである。
ステツプdにおいて、増設プロセツサCPRk
初期設定し、リスタートさせれば、通常の交換処
理を開始する。なぜならCPRk内のOSは、増設中
モードフラグがオール0になつていることを認識
したからである。又、MPR内のOSも、増設フラ
グがオフになつているのを認識して、CPRkを運
用中の呼処理プロセツサとして交換システム内に
組み入れる。
上述の増設方法を単純に要約すると第7図およ
び第8図に示す如くなる。第7図は主プロセツサ
における基本動作を示すフローチヤート、第8図
は呼処理プロセツサにおける基本動作を示すフロ
ーチヤートである。主プロセツサ(MPR)にお
けるイベント処理プログラムとしては、まずステ
ツプaにおいて対象となる呼処理プロセツサ
(CPR)は増設モードか否かを、増設フラグ3
2,32′を参照して調べる。対象となるCPRが
前述のCPRkであれば、第kビツト目の増設フラ
グはオンであり、増設モード下にある。この場
合、ステツプbに処理が移り、対象CPRkからの
イベントに対し増設モードとして処理する。既述
のように増設モードでの処理は、他の既設運用中
のCPRと競合しこれらに悪影響を及ぼすような
機能を除外した特定の機能(たとえば前述の
CPRkに対する診断コマンド等)に限定される。
一方、悪影響を及ぼすような機能としては、たと
えば既設運用中のCPR(CPR1〜CPRjのいずれか)
から発生した呼を、増設プロセツサCPRkにつな
ぐような処理を意味する。この場合、当該呼は増
設プロセツサ内において適当な処理を受けること
ができず、不完了呼となる。
上記ステツプaで増設モードでないと認定され
ればステツプcに移り、一般処理に入る。一般処
理とはたとえば、発呼に対し話中表示を立てた
り、あるいは課金処理をしたりすること等、諸々
の交換に必要な処理を意味する。
第8図のフローチヤートにおいて、まずステツ
プaで、呼処理プロセツサCPRは自内の増設中
モードフラグ52,52′を見て0か(=0)、否
か(≠0)を調べる。該フラグが0でないときは
ステツプbに移り、増設モードで処理を行う。該
フラグが0のときは、ステツプcに移り、一般処
理を行う。
〔発明の効果〕
以上説明したように本発明によれば、増設テス
ト用I/O機器を準備することなく既設のI/O
機器がそのまま流用できると共に、オンライン状
態でテストを実行するからテスト漏れはありえ
ず、したがつて増設CPRを通常の運用状態に移
行したときに交換システムに悪影響を及ぼすとい
う可能性が全くない等の利点がもたらされる。
【図面の簡単な説明】
第1A図は本発明の増設方法を実施するのに適
した主プロセツサおよびその周辺の構成を示す
図、第1B図は本発明の増設方法を実施するのに
適した呼処理プロセツサおよびその周辺の構成を
示す図、第2図は各種メモリエリアにおける論理
1,0の意味を説明するための図、第3A図およ
び第3B図は本発明に基づく増設手段を説明する
ためのフローチヤート、第4A図および第4B図
は第3A図および第3B図のフローチヤートに基
づく動作を実際に即して図解的に表わしたシーケ
ンス図、第5A図および第5B図はスタートイク
ステンシヨン(STA−EXT)コマンドプログラ
ムによる動作を示すフローチヤート、第6図はク
リアイクステンシヨン(CLE−EXT)コマンド
プログラムによる動作を示すフローチヤート、第
7図は主プロセツサにおける基本動作を示すフロ
ーチヤート、第8図は呼処理プロセツサにおける
基本動作を示すフローチヤート、第9図はマルチ
制御型交換システムの一般的な構成例を示す全体
図である。 10……マルチ制御型(マルチプロセツサ)交
換システム、11……主制御部をなす主プロセツ
サ(MPR)、12−1〜12−j……既設の呼処
理制御部をなす呼処理プロセツサ(CPR)、12
−k……増設される呼処理制御部をなす呼処理プ
ロセツサ(CPR)、13−1〜13−j……既設
のネツトワーク(NW)、13−k……新設され
るネツトワーク(NW)、19……外部コンソー
ル、21,41……主記憶装置、22,42……
フアイルメモリ、24,44……中央制御装置、
31,31′,51,51′……呼処理制御部(呼
処理プロセツサ)実装表のメモリエリア、32,
32′……増設フラグのメモリエリア、52,5
2′……増設中モードフラグのメモリエリア。

Claims (1)

  1. 【特許請求の範囲】 1 分割された複数のネツトワークの各々に対応
    して該ネツトワークを制御する複数の呼処理制御
    部と、 前記複数の呼処理制御部を管理制御する主制御
    部とを備え、 前記ネツトワークの新設に伴い、対応する前記
    呼処理制御部を、該主制御部に対して増設可能な
    マルチ制御型交換システムであつて、 前記呼処理制御部内の記憶装置内に増設中モー
    ドフラグエリアを設け、前記主制御部内の記憶装
    置内に増設フラグエリアを設けると共に、該増設
    中モードフラグエリアおよび該増設フラグエリア
    への情報の書込みを該主制御部より行い、各該呼
    処理制御部内の基本制御プログラムが、自内の前
    記増設中モードフラグエリアの情報を参照して、
    自呼処理制御部が増設中であることを認識しうる
    ようにし、前記主制御部内の基本制御プログラム
    が、前記増設フラグエリアの情報を参照して、各
    該呼処理制御部の各々に関し増設中か否か認知し
    うるようにして、増設中の該呼処理制御部につい
    ては当該呼処理制御部内の処理を特定の機能に限
    定するようにしたことを特徴とするマルチ制御型
    交換システムにおける増設方法。
JP26064184A 1984-12-12 1984-12-12 マルチ制御型交換システムにおける増設方法 Granted JPS61139183A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26064184A JPS61139183A (ja) 1984-12-12 1984-12-12 マルチ制御型交換システムにおける増設方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26064184A JPS61139183A (ja) 1984-12-12 1984-12-12 マルチ制御型交換システムにおける増設方法

Publications (2)

Publication Number Publication Date
JPS61139183A JPS61139183A (ja) 1986-06-26
JPH0255000B2 true JPH0255000B2 (ja) 1990-11-26

Family

ID=17350737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26064184A Granted JPS61139183A (ja) 1984-12-12 1984-12-12 マルチ制御型交換システムにおける増設方法

Country Status (1)

Country Link
JP (1) JPS61139183A (ja)

Also Published As

Publication number Publication date
JPS61139183A (ja) 1986-06-26

Similar Documents

Publication Publication Date Title
EP0260625A1 (en) Method for bumpless changeover from active units to back-up units in computer equipment and a device for carrying out the method
JPH0581942B2 (ja)
US6654880B1 (en) Method and apparatus for reducing system down time by restarting system using a primary memory before dumping contents of a standby memory to external storage
JPS59106056A (ja) フエイルセイフ式デ−タ処理システム
EP0372411B1 (en) Floating console control system
JPH0255000B2 (ja)
JP2001154896A (ja) 計算機およびそのファイル更新方法
JP3161319B2 (ja) マルチプロセッサシステム
JP2626127B2 (ja) 予備系ルート試験方式
JP2935312B2 (ja) ソフトウェア実装方式
KR100232880B1 (ko) 교환기 시스템의 응용 프로그램의 갱신방법
JPH0264845A (ja) 主制御部多重化電子計算機
JP2680302B2 (ja) プロセツサ増設システム
JP2908274B2 (ja) Cpuボード
JPH05134966A (ja) フアイル制御装置のパツチ処理方法
KR900007279B1 (ko) 사설교환기에서의 플로피 디스크 드라이버의 제어방법
JPS6235945A (ja) 障害処理方式
JPH0332143A (ja) マルチ分散制御交換システムのプロセッサ増設方法
JPS638500B2 (ja)
JPS584365B2 (ja) リセツト制御システム
JPH05342076A (ja) 二重書構成のファイル装置
JPS6225210B2 (ja)
JPS63282852A (ja) 2重化処理システムにおける予備系診断方式
JPS59180776A (ja) スタンバイ系制御装置強制ipl方式
JPS6367646A (ja) 障害箇所切離し機能付情報処理システム