JPH0254699B2 - - Google Patents
Info
- Publication number
- JPH0254699B2 JPH0254699B2 JP57142853A JP14285382A JPH0254699B2 JP H0254699 B2 JPH0254699 B2 JP H0254699B2 JP 57142853 A JP57142853 A JP 57142853A JP 14285382 A JP14285382 A JP 14285382A JP H0254699 B2 JPH0254699 B2 JP H0254699B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- voltage
- phase
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 claims description 16
- 238000001514 detection method Methods 0.000 claims description 9
- 238000012790 confirmation Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/20—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a harmonic phase-locked loop, i.e. a loop which can be locked to one of a number of harmonically related frequencies applied to it
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明は周波数シンセサイザ、特にマイクロ波
帯等の高い周波数帯で用いられる周波数シンセサ
イザに関する。
帯等の高い周波数帯で用いられる周波数シンセサ
イザに関する。
周波数が安定で不要波の発生が少なく、周波数
が少なくとも一定間隔で変えられる信号源として
電圧制御発振器（VCO）と位相同期ループを用
いた周波数シンセサイザは従来から各方面で広く
使用されている。マイクロ波・準ミリ波等の高い
周波数帯で用いられる周波数シンセサイザには、
高出力が得やすく周波数調整範囲が広い空胴共振
型のVCOを用い、この発振周波数を制御する基
準周波数源として、例えばVHF帯の２台の周波
数シンセサイザを用いた構成がしばしば用いられ
ている。第１図は上述の構成を採用した従来のマ
イクロ周波数シンセサイザの一例のブロツク図で
あり、指令信号により周波数を制御できるVHF
帯の第１及び第２の周波数シンセサイザ１及び２
と、第１の周波数シンセサイザ１の出力の高調波
を発生する高調波発生器３と、制御電圧によつて
発振周波数が変化し且つ空胴共振器を調整するこ
とによつて広範囲に発振周波数が変えられる
VCO４と、高調波発生器３の出力とVCO４の出
力とを混合し和および差の周波数を発生する周波
数変換器５と、周波数変換器５の出力のうち差の
周波数成分を通過させる低域フイルタ６と、その
出力を増幅する増幅器７と、周波数弁別回路と位
相検波回路を含み増幅器７の出力と第２の周波数
シンセサイザ２の基本波出力との位相および周波
数を比較してVCO４の制御電圧を発生する位相
周波数比較器８と、この位相周波数比較器８の出
力のうち直流を含む低周波出力のみを通過させる
低域フイルタ９と、周波数設定スイツチ１１と演
算回路１２とを含み第１及び第２の周波数シンセ
サイザ１及び２に指令信号を送出する周波数設定
部１０とから構成されている。
が少なくとも一定間隔で変えられる信号源として
電圧制御発振器（VCO）と位相同期ループを用
いた周波数シンセサイザは従来から各方面で広く
使用されている。マイクロ波・準ミリ波等の高い
周波数帯で用いられる周波数シンセサイザには、
高出力が得やすく周波数調整範囲が広い空胴共振
型のVCOを用い、この発振周波数を制御する基
準周波数源として、例えばVHF帯の２台の周波
数シンセサイザを用いた構成がしばしば用いられ
ている。第１図は上述の構成を採用した従来のマ
イクロ周波数シンセサイザの一例のブロツク図で
あり、指令信号により周波数を制御できるVHF
帯の第１及び第２の周波数シンセサイザ１及び２
と、第１の周波数シンセサイザ１の出力の高調波
を発生する高調波発生器３と、制御電圧によつて
発振周波数が変化し且つ空胴共振器を調整するこ
とによつて広範囲に発振周波数が変えられる
VCO４と、高調波発生器３の出力とVCO４の出
力とを混合し和および差の周波数を発生する周波
数変換器５と、周波数変換器５の出力のうち差の
周波数成分を通過させる低域フイルタ６と、その
出力を増幅する増幅器７と、周波数弁別回路と位
相検波回路を含み増幅器７の出力と第２の周波数
シンセサイザ２の基本波出力との位相および周波
数を比較してVCO４の制御電圧を発生する位相
周波数比較器８と、この位相周波数比較器８の出
力のうち直流を含む低周波出力のみを通過させる
低域フイルタ９と、周波数設定スイツチ１１と演
算回路１２とを含み第１及び第２の周波数シンセ
サイザ１及び２に指令信号を送出する周波数設定
部１０とから構成されている。
周波数設定スイツチ１１を操作して周波数を
oに設定すると、演算回路１２は周波数シンセ
サイザ１及び２に対して周波数をそれぞれ1及び
2とする指令信号を送出する。VCO４の発振周
波数vcoは周波数変換器５で周波数シンセサイ
ザ１のＮ次の高周波N1と混合され、差の周波数
vco−N1（又はN1−vco）が位相周波数比較
器８に送られる。位相周波数比較器８はこれを周
波数シンセサイザ２の基本波出力と位相比較を行
い、その出力でVCO４の制御電圧を変えてvco
を制御し、vco＝oで位相同期状態となつて設
定周波数oの出力が得られる。ここにＮは設定
周波数に対応してあらかじめ定められている整数
であつて、o＝N1＋2（又はo＝N1−2）の関
係がある。位相周波数比較器８の周波数弁別回路
は同期引込みの範囲を拡げ同期引込みを容易にす
るために設けられているもので、位相検波回路の
みを有する位相比較器でも同じである。周波数を
大きく変更する場合には周波数設定部１０で周波
数の設定を行うと同時に、VCOの空胴共振器を
調整して制御電圧で変えられる発振周波数範囲が
設定周波数oを含むようにする必要がある。こ
の調整は、通常、使用者によつて手動または電動
機制御によつて、位相同期の成立を表示ランプ等
で確認しながら行われる。しかしながら、位相同
期は高周波次数がＮ以外の整数でも成立しランプ
表示が行われるため、Ｎ±１等の設定周波数o
とは異つた発振周波数に調整を誤る恐れがあると
言う欠点を有する。
oに設定すると、演算回路１２は周波数シンセ
サイザ１及び２に対して周波数をそれぞれ1及び
2とする指令信号を送出する。VCO４の発振周
波数vcoは周波数変換器５で周波数シンセサイ
ザ１のＮ次の高周波N1と混合され、差の周波数
vco−N1（又はN1−vco）が位相周波数比較
器８に送られる。位相周波数比較器８はこれを周
波数シンセサイザ２の基本波出力と位相比較を行
い、その出力でVCO４の制御電圧を変えてvco
を制御し、vco＝oで位相同期状態となつて設
定周波数oの出力が得られる。ここにＮは設定
周波数に対応してあらかじめ定められている整数
であつて、o＝N1＋2（又はo＝N1−2）の関
係がある。位相周波数比較器８の周波数弁別回路
は同期引込みの範囲を拡げ同期引込みを容易にす
るために設けられているもので、位相検波回路の
みを有する位相比較器でも同じである。周波数を
大きく変更する場合には周波数設定部１０で周波
数の設定を行うと同時に、VCOの空胴共振器を
調整して制御電圧で変えられる発振周波数範囲が
設定周波数oを含むようにする必要がある。こ
の調整は、通常、使用者によつて手動または電動
機制御によつて、位相同期の成立を表示ランプ等
で確認しながら行われる。しかしながら、位相同
期は高周波次数がＮ以外の整数でも成立しランプ
表示が行われるため、Ｎ±１等の設定周波数o
とは異つた発振周波数に調整を誤る恐れがあると
言う欠点を有する。
本発明の目的は、設定周波数における同期と設
定周波数以外の周波数における同期とを区別する
簡易な手段を付加し、上述の欠点を除去したマイ
クロ波帯等の高い周波数帯で使用される周波数シ
ンセサイザを提供することである。
定周波数以外の周波数における同期とを区別する
簡易な手段を付加し、上述の欠点を除去したマイ
クロ波帯等の高い周波数帯で使用される周波数シ
ンセサイザを提供することである。
本発明の周波数シンセサイザは、制御電圧によ
り発振周波数が変化する空胴共振型のVCOと、
指令信号により周波数を制御できる第１及び第２
の周波数シンセサイザと、前記第１の周波数シン
セサイザの出力の高調波と前記VCOの出力とを
混合する周波数変換器と、この周波数変換器の出
力のうち差の周波数成分を通過させる第１のフイ
ルタと、この第１のフイルタの出力と前記第２の
周波数シンセサイザの基本波または高調波出力と
の位相を比較して前期電圧制御発振器の前記制御
電圧を発生する位相比較器と、この位相比較器の
出力に接続され低周波成分のみを通過させる第２
のフイルタと、前記VCOの発振周波数を設定し
前記第１及び第２の周波数シンセサイザに対する
前記指令信号を発生する周波数設定部とを備えた
周波数シンセサイザにおいて、前記周波数設定部
が前記位相比較器の出力電圧を検出する検出回路
と演算回路とを有し、前記演算回路が前記第１及
び第２の周波数シンセサイザの周波数をそれぞれ
あらかじめ定めた微少値づつ変化させる指令信号
を送出しそのときの前記検出回路の出力変動を検
知し前記VCOの発振周波数が前記周波数設定部
で設定された周波数であることを確認して確認信
号を送出するようにして構成される。
り発振周波数が変化する空胴共振型のVCOと、
指令信号により周波数を制御できる第１及び第２
の周波数シンセサイザと、前記第１の周波数シン
セサイザの出力の高調波と前記VCOの出力とを
混合する周波数変換器と、この周波数変換器の出
力のうち差の周波数成分を通過させる第１のフイ
ルタと、この第１のフイルタの出力と前記第２の
周波数シンセサイザの基本波または高調波出力と
の位相を比較して前期電圧制御発振器の前記制御
電圧を発生する位相比較器と、この位相比較器の
出力に接続され低周波成分のみを通過させる第２
のフイルタと、前記VCOの発振周波数を設定し
前記第１及び第２の周波数シンセサイザに対する
前記指令信号を発生する周波数設定部とを備えた
周波数シンセサイザにおいて、前記周波数設定部
が前記位相比較器の出力電圧を検出する検出回路
と演算回路とを有し、前記演算回路が前記第１及
び第２の周波数シンセサイザの周波数をそれぞれ
あらかじめ定めた微少値づつ変化させる指令信号
を送出しそのときの前記検出回路の出力変動を検
知し前記VCOの発振周波数が前記周波数設定部
で設定された周波数であることを確認して確認信
号を送出するようにして構成される。
次に本発明について図面を参照して詳細に説明
する。第２図は本発明の一実施例のブロツク図で
あり、１〜９は第１図と同じで低域フイルタ６は
第１のフイルタを、低域フイルタ９は第２のフイ
ルタを構成し、周波数設定部１０′は周波数設定
スイツチ１１と演算回路１２′と検出回路１３と
表示ランプ１４とから構成されている。周波数設
定スイツチ１１をoに設定すると、演算回路１
２′は第１図の場合と同様に周波数シンセサイザ
１及び２の周波数を1及び2とする指令信号を送
出する。
する。第２図は本発明の一実施例のブロツク図で
あり、１〜９は第１図と同じで低域フイルタ６は
第１のフイルタを、低域フイルタ９は第２のフイ
ルタを構成し、周波数設定部１０′は周波数設定
スイツチ１１と演算回路１２′と検出回路１３と
表示ランプ１４とから構成されている。周波数設
定スイツチ１１をoに設定すると、演算回路１
２′は第１図の場合と同様に周波数シンセサイザ
１及び２の周波数を1及び2とする指令信号を送
出する。
VCO４の発振周波数が低域フイルタ９を通過
した位相周波数比較器８の出力で制御されて位相
同期が成立すると、演算回路１２′は周波数シン
セサイザ１の周波数を±△変化させ周波数シン
セサイザ２の周波数を〓Ｎ・△変化させる指令
信号（±の複号はそれぞれ対応する一方を使用す
るの意である。以下同じ）を送出する。正しい高
調波次数Ｎで位相同期が成立していれば、VCO
４の発振周波数は vco＝Ｎ（1±△）＋（2〓Ｎ・△） ＝N1＋2＝o ……(1) となつて変化しないが、例えば高調波次数がＮ＋
１であつた場合には vco＝（Ｎ＋１）（1±△）＋（2〓Ｎ△
） ＝（Ｎ＋１）1＋2±△＝o′±△
……(2) となり周波数シンセサイザ１の周波数を△増加
した場合にはvcoは△増加し、逆にＮ−１の
高次高調波の場合にはvcoは△低下する。従
つて、VCO４の制御電圧を検出回路１３で検出
すれば、△の変化指令を与える前後の電圧変化
から発振周波数がoより高いか低いかを演算回
路１２′で判断することができる。本実施例では
表示ランプ１４に確認信号を送り、oより高い
周波数で同期している場合にはHIGHの赤色
LEDを、oより低い周波数で同期している場合
にはLOWの赤色LEDを点灯させるよう構成され
ている。更に同期はずれの場合には、位相周波数
比較器８からの信号により同期はずれの赤色
LEDが点灯されるようになつていて、使用者は
表示ランプ１４を見ながら空胴共振器の調整を誤
りなく容易に行うことができる。
した位相周波数比較器８の出力で制御されて位相
同期が成立すると、演算回路１２′は周波数シン
セサイザ１の周波数を±△変化させ周波数シン
セサイザ２の周波数を〓Ｎ・△変化させる指令
信号（±の複号はそれぞれ対応する一方を使用す
るの意である。以下同じ）を送出する。正しい高
調波次数Ｎで位相同期が成立していれば、VCO
４の発振周波数は vco＝Ｎ（1±△）＋（2〓Ｎ・△） ＝N1＋2＝o ……(1) となつて変化しないが、例えば高調波次数がＮ＋
１であつた場合には vco＝（Ｎ＋１）（1±△）＋（2〓Ｎ△
） ＝（Ｎ＋１）1＋2±△＝o′±△
……(2) となり周波数シンセサイザ１の周波数を△増加
した場合にはvcoは△増加し、逆にＮ−１の
高次高調波の場合にはvcoは△低下する。従
つて、VCO４の制御電圧を検出回路１３で検出
すれば、△の変化指令を与える前後の電圧変化
から発振周波数がoより高いか低いかを演算回
路１２′で判断することができる。本実施例では
表示ランプ１４に確認信号を送り、oより高い
周波数で同期している場合にはHIGHの赤色
LEDを、oより低い周波数で同期している場合
にはLOWの赤色LEDを点灯させるよう構成され
ている。更に同期はずれの場合には、位相周波数
比較器８からの信号により同期はずれの赤色
LEDが点灯されるようになつていて、使用者は
表示ランプ１４を見ながら空胴共振器の調整を誤
りなく容易に行うことができる。
上述の実施例の説明においては、第１の周波数
シンセサイザ１の後に高調波発生器３を用いてい
るが、周波数変換器５で高調波とVCO４の差周
波数が得られれば無くても差支えなく、信号のレ
ベル関係によつては増幅器７は無くてもよく、低
域フイルタ９の後に増幅器が挿入されてもかまわ
ない。又、位相周波数比較器８で第２の周波数シ
ンセサイザ２の基本波出力と位相比較を行つてい
るが、基本波でなくＭ次の高調波成分を用いて
も、例えば第１のフイルタ（低域フイルタ６）を
帯域フイルタ若しくは高域阻止と低域阻止フイル
タの組合わせとし、Ｍ次以外の高調波および基本
波に相当する周波数は通過させないようにし、Ｍ
次高調波以外の周波数で位相比較が行われないよ
うにすれば同じ効果を得ることができる。この場
合、発振周波数チエツクのための周波数変化は第
１の周波数シンセサイザ１の△に対し第２の周
波数シンセサイザ２では−（Ｎ／Ｍ）・△とすれ
ばよい。
シンセサイザ１の後に高調波発生器３を用いてい
るが、周波数変換器５で高調波とVCO４の差周
波数が得られれば無くても差支えなく、信号のレ
ベル関係によつては増幅器７は無くてもよく、低
域フイルタ９の後に増幅器が挿入されてもかまわ
ない。又、位相周波数比較器８で第２の周波数シ
ンセサイザ２の基本波出力と位相比較を行つてい
るが、基本波でなくＭ次の高調波成分を用いて
も、例えば第１のフイルタ（低域フイルタ６）を
帯域フイルタ若しくは高域阻止と低域阻止フイル
タの組合わせとし、Ｍ次以外の高調波および基本
波に相当する周波数は通過させないようにし、Ｍ
次高調波以外の周波数で位相比較が行われないよ
うにすれば同じ効果を得ることができる。この場
合、発振周波数チエツクのための周波数変化は第
１の周波数シンセサイザ１の△に対し第２の周
波数シンセサイザ２では−（Ｎ／Ｍ）・△とすれ
ばよい。
更に、実施例においては表示ランプ１４として
HIGH，LOWのLED表示を行つているが他の表
示方法を用いてもよく、VCO空胴共振器の調整
を電動機制御とし、確認信号を用いて周波数設定
スイツチ１１の設定に連動して空胴共振器調整を
行うように構成することもできる。
HIGH，LOWのLED表示を行つているが他の表
示方法を用いてもよく、VCO空胴共振器の調整
を電動機制御とし、確認信号を用いて周波数設定
スイツチ１１の設定に連動して空胴共振器調整を
行うように構成することもできる。
以上詳細に説明したように本発明の周波数シン
セサイザによれば、マイクロ波帯等の高い周波数
帯の周波数シンセサイザにおいて、波長計等を用
いることなく、正しい設定周波数で同期が行われ
るようVCO空胴共振器の調整を容易に行えると
いう効果が得られる。
セサイザによれば、マイクロ波帯等の高い周波数
帯の周波数シンセサイザにおいて、波長計等を用
いることなく、正しい設定周波数で同期が行われ
るようVCO空胴共振器の調整を容易に行えると
いう効果が得られる。
第１図は従来の周波数シンセサイザの一例のブ
ロツク図、第２図は本発明の周波数シンセサイザ
の一実施例のブロツク図である。 １，２…周波数シンセサイザ、３…高調波発生
器、４…電圧制御発振器（VCO）、５…周波数変
換器、６，９…低域フイルタ、７…増幅器、８…
位相周波数比較器、１０，１０′…周波数設定部、
１１…周波数設定スイツチ、１２，１２′…演算
回路、１３…検出回路、１４…表示ランプ。
ロツク図、第２図は本発明の周波数シンセサイザ
の一実施例のブロツク図である。 １，２…周波数シンセサイザ、３…高調波発生
器、４…電圧制御発振器（VCO）、５…周波数変
換器、６，９…低域フイルタ、７…増幅器、８…
位相周波数比較器、１０，１０′…周波数設定部、
１１…周波数設定スイツチ、１２，１２′…演算
回路、１３…検出回路、１４…表示ランプ。
Claims (1)
- １ 制御電圧により発振周波数が変化する空胴共
振型の電圧制御発振器と、指令信号により周波数
を制御できる第１及び第２の周波数シンセサイザ
と、前記第１の周波数シンセサイザの出力の高調
波と前記電圧制御発振器の出力とを混合する周波
数変換器と、この周波数変換器の出力のうち差の
周波数成分を通過させる第１のフイルタと、この
第１のフイルタの出力と前記第２の周波数シンセ
サイザの基本波または高調波出力との位相を比較
して前記電圧制御発振器の前記制御電圧を発生す
る位相比較器と、この位相比較器の出力に接続さ
れた低周波成分のみを通過させる第２のフイルタ
と、前記電圧制御発振器の発振周波数を設定し前
記第１及び第２の周波数シンセサイザに対する前
記指令信号を発生する周波数設定部とを備えた周
波数シンセサイザにおいて、前記周波数設定部が
前記位相比較器の出力電圧を検出する検出回路と
演算回路とを有し前記演算回路が前記第１及び第
２の周波数シンセサイザの周波数をそれぞれあら
かじめ定めた微少値づつ変化させる指令信号を送
出しそのときの前記検出回路の出力変動を検知し
前記電圧制御発振器の発振周波数が前記周波数設
定部で設定された周波数であることを確認して確
認信号を送出するよう構成されたことを特徴とす
る周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57142853A JPS5933934A (ja) | 1982-08-18 | 1982-08-18 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57142853A JPS5933934A (ja) | 1982-08-18 | 1982-08-18 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5933934A JPS5933934A (ja) | 1984-02-24 |
| JPH0254699B2 true JPH0254699B2 (ja) | 1990-11-22 |
Family
ID=15325134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57142853A Granted JPS5933934A (ja) | 1982-08-18 | 1982-08-18 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5933934A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6489621A (en) * | 1987-09-30 | 1989-04-04 | Nec Corp | Frequency synthesizer |
| JPH0198321A (ja) * | 1987-10-12 | 1989-04-17 | Nec Corp | 周波数シンセサイザー |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5210717B2 (ja) * | 1973-12-26 | 1977-03-25 | ||
| JPS5672541A (en) * | 1979-11-19 | 1981-06-16 | Oki Electric Ind Co Ltd | Step-out detection circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5210717U (ja) * | 1975-07-10 | 1977-01-25 |
-
1982
- 1982-08-18 JP JP57142853A patent/JPS5933934A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5210717B2 (ja) * | 1973-12-26 | 1977-03-25 | ||
| JPS5672541A (en) * | 1979-11-19 | 1981-06-16 | Oki Electric Ind Co Ltd | Step-out detection circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5933934A (ja) | 1984-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6914464B2 (en) | Phase locked loop circuit using fractional frequency divider | |
| JP2584875Y2 (ja) | 光波測距装置 | |
| JPS6363138B2 (ja) | ||
| JPH0254699B2 (ja) | ||
| JPH0834589B2 (ja) | サンプリングクロック発生回路 | |
| JPS6221418B2 (ja) | ||
| EP0203756A2 (en) | Frequency synthesisers | |
| US3838354A (en) | Frequency synthesizer having three control loops | |
| JP2877185B2 (ja) | クロック発生器 | |
| JP3400758B2 (ja) | 外部基準入力周波数自動切換回路 | |
| JPS6324667Y2 (ja) | ||
| JPH0345937B2 (ja) | ||
| JP3248453B2 (ja) | 発振装置 | |
| JPH09135167A (ja) | 位相同期ループ装置 | |
| JPS5811140B2 (ja) | 原子発振器 | |
| JPS6348997Y2 (ja) | ||
| JPH0520431U (ja) | 発振器 | |
| JPS6298806A (ja) | Ｆｍ変調器 | |
| JPH055207B2 (ja) | ||
| JPH08148998A (ja) | Ｐｌｌ回路 | |
| JPH0669912A (ja) | 位相同期発振器 | |
| JPH09148960A (ja) | Ｐｌｌシンセサイザ回路及び周波数制御方式 | |
| JPS59158121A (ja) | チユ−ナ | |
| JPH07240685A (ja) | 周波数シンセサイザ回路 | |
| JPH04271520A (ja) | マルチｐｌｌシンセサイザ |