JPH0254485B2 - - Google Patents
Info
- Publication number
- JPH0254485B2 JPH0254485B2 JP7977382A JP7977382A JPH0254485B2 JP H0254485 B2 JPH0254485 B2 JP H0254485B2 JP 7977382 A JP7977382 A JP 7977382A JP 7977382 A JP7977382 A JP 7977382A JP H0254485 B2 JPH0254485 B2 JP H0254485B2
- Authority
- JP
- Japan
- Prior art keywords
- flicker prevention
- external noise
- prevention processing
- data processing
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000002265 prevention Effects 0.000 claims description 30
- 238000001514 detection method Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 3
- 238000005303 weighing Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01G—WEIGHING
- G01G23/00—Auxiliary devices for weighing apparatus
- G01G23/18—Indicating devices, e.g. for remote indication; Recording devices; Scales, e.g. graduated
- G01G23/36—Indicating the weight by electrical means, e.g. using photoelectric cells
- G01G23/37—Indicating the weight by electrical means, e.g. using photoelectric cells involving digital counting
- G01G23/3707—Indicating the weight by electrical means, e.g. using photoelectric cells involving digital counting using a microprocessor
Description
【発明の詳細な説明】
本発明は、計量内容をデジタル的に表示する表
示器を備えたロードセル秤に関するものである。
示器を備えたロードセル秤に関するものである。
従来、デジタル表示器を備えたロードセル秤に
おいて、計量物を受皿上に載せたり取り去つたり
するときに急激な荷重変化を伴う。そのため、そ
のままデータ表示を行なわせると表示器の表示内
容も急激に変化し、とくに安定する直前において
は表示内容のチラツキが生じて計量速度が遅くな
るものである。このようなことから、従来はチラ
ツキ防止処理手段を設定し、チラツキを防止する
ようにしている。
おいて、計量物を受皿上に載せたり取り去つたり
するときに急激な荷重変化を伴う。そのため、そ
のままデータ表示を行なわせると表示器の表示内
容も急激に変化し、とくに安定する直前において
は表示内容のチラツキが生じて計量速度が遅くな
るものである。このようなことから、従来はチラ
ツキ防止処理手段を設定し、チラツキを防止する
ようにしている。
このようなチラツキ防止処理は、従来の種々の
手段が採用されているが、その一例をあげるとつ
ぎのとおりである。すなわち、所定周期をもつて
データ出力がなされるが、これらのデータをその
データが送られて来る毎に最新のものを含めてＮ
個の集団を形づくり、このＮ個中に同一データが
いくつあるかを数え、同一値が最も多いデータ
で、かつ、最も新しいデータを選んで表示させ
る。そのため、表示すべきデータの変化は緩やか
に行なわれるとともに安定直前のデータ表示もチ
ラツキが生じることなく急速に安定する。
手段が採用されているが、その一例をあげるとつ
ぎのとおりである。すなわち、所定周期をもつて
データ出力がなされるが、これらのデータをその
データが送られて来る毎に最新のものを含めてＮ
個の集団を形づくり、このＮ個中に同一データが
いくつあるかを数え、同一値が最も多いデータ
で、かつ、最も新しいデータを選んで表示させ
る。そのため、表示すべきデータの変化は緩やか
に行なわれるとともに安定直前のデータ表示もチ
ラツキが生じることなく急速に安定する。
しかして、通常は計量スピードを早めるため
に、サンプリングする数Ｎが少ない状態とし、チ
ラツキを防止しつつ重量表示の遅れをなくしてい
る。しかしながら、この場合に問題になるのは、
外来ノイズの影響によりデータが狂う可能性が大
きいことである。一方、重量表示のチラツキを強
く防止するためにサンプリン数Ｎを大きく設定し
て強いチラツキ防止処理することもでき、これに
より、外来ノイズがあつても表示が変らないよう
にすることもできるが、このようなものは計量速
度が遅くなると云う欠点を有する。
に、サンプリングする数Ｎが少ない状態とし、チ
ラツキを防止しつつ重量表示の遅れをなくしてい
る。しかしながら、この場合に問題になるのは、
外来ノイズの影響によりデータが狂う可能性が大
きいことである。一方、重量表示のチラツキを強
く防止するためにサンプリン数Ｎを大きく設定し
て強いチラツキ防止処理することもでき、これに
より、外来ノイズがあつても表示が変らないよう
にすることもできるが、このようなものは計量速
度が遅くなると云う欠点を有する。
本発明は、このような点に鑑みなされたもの
で、外来ノイズの有無によりチラツキ防止処理の
強さを自動的に切換え、これにより計量スピード
が早く、かつ、重量表示がちらつかないロードセ
ル秤を得ることを目的とする。
で、外来ノイズの有無によりチラツキ防止処理の
強さを自動的に切換え、これにより計量スピード
が早く、かつ、重量表示がちらつかないロードセ
ル秤を得ることを目的とする。
本発明は、CPUを含むデータ処理装置におい
て、通常のチラツキ防止処理と強いチラツキ防止
処理との二種のチラツキ防止処理手段を設定して
おき、外来ノイズ検出回路の信号によりチラツキ
防止処理手段の動作の切換えを行うようにしたの
で、外来ノイズのないときには計量速度が速い状
態でのチラツキ防止を行ない、外来ノイズのある
ときにはその外来ノイズによるチラツキ発生を抑
制するように構成したものである。
て、通常のチラツキ防止処理と強いチラツキ防止
処理との二種のチラツキ防止処理手段を設定して
おき、外来ノイズ検出回路の信号によりチラツキ
防止処理手段の動作の切換えを行うようにしたの
で、外来ノイズのないときには計量速度が速い状
態でのチラツキ防止を行ない、外来ノイズのある
ときにはその外来ノイズによるチラツキ発生を抑
制するように構成したものである。
本発明の一実施例を図面に基づいて説明する。
まず、図示しない受皿等が連結されたロードセ
ル１が設けられ、このロードセル１には差動増幅
器２、周波数濾波器３、AD変換器４が順次接続
され、このAD変換器４はＩ／Ｏポート５に接続
されている。また表示及びキーボードコントロー
ラ６が設けられ、この表示及びキーボードコント
ローラ６にはデジタル表示を行なう表示器７とキ
ーボード８とが接続されている。
ル１が設けられ、このロードセル１には差動増幅
器２、周波数濾波器３、AD変換器４が順次接続
され、このAD変換器４はＩ／Ｏポート５に接続
されている。また表示及びキーボードコントロー
ラ６が設けられ、この表示及びキーボードコント
ローラ６にはデジタル表示を行なう表示器７とキ
ーボード８とが接続されている。
ついで、CPU９とRAM１０とROM１１とに
データ処理装置１２が設けられている。これらの
CPU９、RAM１０、ROM１１と前記Ｉ／Ｏポ
ート５と前記表示及びキーボードコントローラ６
とのそれぞれの間はデータバスライン１３および
アドレスバスライン１４により接続されている。
データ処理装置１２が設けられている。これらの
CPU９、RAM１０、ROM１１と前記Ｉ／Ｏポ
ート５と前記表示及びキーボードコントローラ６
とのそれぞれの間はデータバスライン１３および
アドレスバスライン１４により接続されている。
また、前記CPU９には外来ノイズ検出回路１
５が接続されている。この外来ノイズ検出回路１
５はコンデンサ１６を介してアンテナ１７に接続
されたゲート１８が設けられているものである
が、このゲート１８の入力側には、抵抗R1，１
９と抵抗R2，２０とが接続されて供給電源Vpに
基づく入力電位をスレツシユホールド電位近辺に
設定している。たとえば、Vpが5Vの場合にスレ
ツシユホールド電位2V付近に設定されているも
ので、VINとVOUTとの関係は第２図に示す状態で
あり、外来ノイズによつてVOUTは大きく変化す
る。
５が接続されている。この外来ノイズ検出回路１
５はコンデンサ１６を介してアンテナ１７に接続
されたゲート１８が設けられているものである
が、このゲート１８の入力側には、抵抗R1，１
９と抵抗R2，２０とが接続されて供給電源Vpに
基づく入力電位をスレツシユホールド電位近辺に
設定している。たとえば、Vpが5Vの場合にスレ
ツシユホールド電位2V付近に設定されているも
ので、VINとVOUTとの関係は第２図に示す状態で
あり、外来ノイズによつてVOUTは大きく変化す
る。
しかして、前記データ処理装置１２内において
は、前記表示器７によるチラツキを防止するため
に二種のチラツキ防止処理手段が設定されてい
る。そのうちの一つは通常のチラツキ防止処理で
あり、他の一つは強いチラツキ防止処理である。
この強いチラツキ防止処理の場合には、表示内容
を一時的に固定することも含まれる。
は、前記表示器７によるチラツキを防止するため
に二種のチラツキ防止処理手段が設定されてい
る。そのうちの一つは通常のチラツキ防止処理で
あり、他の一つは強いチラツキ防止処理である。
この強いチラツキ防止処理の場合には、表示内容
を一時的に固定することも含まれる。
このような構成において、外来電波等の外来ノ
イズのない場合においては、通常のチラツキ防止
処理がなされるように設定されている。そのた
め、ロードセル１からの出力が演算処理されて表
示器７により表示されるが、そのチラツキ防止は
簡易なものであり計量速度は早い。
イズのない場合においては、通常のチラツキ防止
処理がなされるように設定されている。そのた
め、ロードセル１からの出力が演算処理されて表
示器７により表示されるが、そのチラツキ防止は
簡易なものであり計量速度は早い。
しかして、外来電波その他の外来ノイズがあつ
てAD変換器４等が誤動作するおそれのあるとき
には、第３図に示すように割込処理が行なわれ
る。すなわち、外来ノイズがあるとゲート１８の
スレツシユホールド電位を超えるため、ゲート１
８のVOUTは高電位になり、その出力信号がCPU
９に与えられて第３図に示すようにRAM１０の
所定領域に「ノイズ有フラグ」をセツトする割込
処理がなされる。
てAD変換器４等が誤動作するおそれのあるとき
には、第３図に示すように割込処理が行なわれ
る。すなわち、外来ノイズがあるとゲート１８の
スレツシユホールド電位を超えるため、ゲート１
８のVOUTは高電位になり、その出力信号がCPU
９に与えられて第３図に示すようにRAM１０の
所定領域に「ノイズ有フラグ」をセツトする割込
処理がなされる。
すなわち、チラツキ防止処理切換手段がノイズ
有フラグを立てるか否かの動作を行う。このよう
にして「ノイズ有フラグ」が立つと、第４図に示
すように、強いチラツキ防止処理が実行される。
有フラグを立てるか否かの動作を行う。このよう
にして「ノイズ有フラグ」が立つと、第４図に示
すように、強いチラツキ防止処理が実行される。
すなわち、「ノイズ有フラグ」がセツトされて
いなければ、前述の通常のチラツキ防止処理であ
り、「ノイズ有フラグ」がセツトされていると強
いチラツキ防止処理がなされる。そして、ノイズ
有フラグはリセツトされる。したがつて、外来ノ
イズの影響に基づくチラツキは防止される。
いなければ、前述の通常のチラツキ防止処理であ
り、「ノイズ有フラグ」がセツトされていると強
いチラツキ防止処理がなされる。そして、ノイズ
有フラグはリセツトされる。したがつて、外来ノ
イズの影響に基づくチラツキは防止される。
本発明は、上述のようにCPUを備えたデータ
処理装置と表示器とを有するものにおいて、外来
ノイズ検出回路の出力によりチラツキ防止処理手
段の実行を通常のチラツキ防止処理と強いチラツ
キ防止処理とに切換えることができ、これによ
り、外来ノイズのないときには計量速度が速い状
態での計量を行なうことができ、また、外来ノイ
ズのあるときには表示器のチラツキを防止するこ
とができ、これにより、計量時の信頼性を高める
ことができるものである。
処理装置と表示器とを有するものにおいて、外来
ノイズ検出回路の出力によりチラツキ防止処理手
段の実行を通常のチラツキ防止処理と強いチラツ
キ防止処理とに切換えることができ、これによ
り、外来ノイズのないときには計量速度が速い状
態での計量を行なうことができ、また、外来ノイ
ズのあるときには表示器のチラツキを防止するこ
とができ、これにより、計量時の信頼性を高める
ことができるものである。
図面は本発明の一実施例を示すもので、第１図
はブロツク図、第２図はゲートの入出力の関係を
示すグラフ、第３図は割込処理時のフローチヤー
ト、第４図はチラツキ防止処理のフローチヤート
である。 １……ロードセル、７……表示器、９……
CPU、１２……データ処理装置、１５……外来
ノイズ検出回路。
はブロツク図、第２図はゲートの入出力の関係を
示すグラフ、第３図は割込処理時のフローチヤー
ト、第４図はチラツキ防止処理のフローチヤート
である。 １……ロードセル、７……表示器、９……
CPU、１２……データ処理装置、１５……外来
ノイズ検出回路。
Claims (1)
- １ ロードセルからの信号を演算処理するCPU
を備えたデータ処理装置とこのデータ処理装置の
出力を表示する表示器とを備えたロードセル秤に
おいて、前記ロードセルからの出力変化に基づく
前記表示器の表示内容の変化をゆるやかに行わせ
る重量表示のチラツキ防止を通常のチラツキ防止
処理と強いチラツキ防止処理との二種を切り換え
て行うチラツキ防止処理手段を設け、外来ノイズ
を検出してその外来ノイズのレベルに応じた出力
を出す外来ノイズ検出回路を前記データ処理装置
に接続し、このデータ処理装置に前記外来ノイズ
検出回路からの出力が所定値を越えたときに通常
のチラツキ防止処理を強いチラツキ防止処理に切
換えるチラツキ防止処理切換手段を設けたことを
特徴とするロードセル秤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7977382A JPS58196427A (ja) | 1982-05-12 | 1982-05-12 | ロ−ドセル秤 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7977382A JPS58196427A (ja) | 1982-05-12 | 1982-05-12 | ロ−ドセル秤 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58196427A JPS58196427A (ja) | 1983-11-15 |
| JPH0254485B2 true JPH0254485B2 (ja) | 1990-11-21 |
Family
ID=13699518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7977382A Granted JPS58196427A (ja) | 1982-05-12 | 1982-05-12 | ロ−ドセル秤 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58196427A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007316071A (ja) * | 2006-05-22 | 2007-12-06 | Mettler-Toledo Ag | 測定変換器の出力信号を処理する方法、および力測定デバイス |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE502006007335D1 (de) * | 2006-11-11 | 2010-08-12 | Mettler Toledo Ag | Verfahren zur Überwachung und/oder Bestimmung des Zustandes einer Kraftmessvorrichtung und Kraftmessvorrichtung |
| KR101109751B1 (ko) * | 2009-04-24 | 2012-03-16 | 한국에이.엔.디 주식회사 | 전자 저울 및 컴퓨터 단말기 일체형 장치 |
-
1982
- 1982-05-12 JP JP7977382A patent/JPS58196427A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007316071A (ja) * | 2006-05-22 | 2007-12-06 | Mettler-Toledo Ag | 測定変換器の出力信号を処理する方法、および力測定デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58196427A (ja) | 1983-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0254485B2 (ja) | ||
| WO1982004513A1 (en) | Data operated squelch | |
| JPS6315790Y2 (ja) | ||
| JPS55116122A (en) | Information processor | |
| JPS572171A (en) | Detecting circuit for fault in signal level | |
| JPS56150340A (en) | Semiconductor detector for nitrogen oxide | |
| JPS5570754A (en) | Large scale integrated circuit element | |
| JPS5444480A (en) | Package for integrated circuit | |
| JPH0114896Y2 (ja) | ||
| JPH0127375B2 (ja) | ||
| JPS56148022A (en) | Electronic weighing machine | |
| JPS5525117A (en) | Check circuit for signal group | |
| JPH0833321B2 (ja) | 重量計測装置 | |
| JPS55102910A (en) | Protector for amplifier | |
| JPS55121119A (en) | Load gauge for vehicle | |
| JPS5549760A (en) | Information processing unit diagnostic system | |
| JPS62167416A (ja) | 電子天びん | |
| JPS5720618A (en) | Checker for display circuit of electronic type fare balance | |
| JP2804026B2 (ja) | プラントデータ表示装置 | |
| JPS56129809A (en) | Digital adjusting device | |
| JPS6441511A (en) | Digital audio tone controller | |
| JPH04323521A (ja) | ロードセル秤 | |
| JPS63309823A (ja) | 電子天びん | |
| JPS55164930A (en) | Signal fetch unit | |
| JPS5468136A (en) | Inspection unit for logic circuit |