JPH0254301A

JPH0254301A - 重心決定回路

Info

Publication number: JPH0254301A
Application number: JP63206007A
Authority: JP
Inventors: Retsu Yamakawa; 烈山川
Original assignee: Research Development Corp of Japan
Current assignee: Japan Science and Technology Agency
Priority date: 1988-08-19
Filing date: 1988-08-19
Publication date: 1990-02-23
Anticipated expiration: 2013-06-25
Also published as: JP2769163B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】発明の要約ファジィ量を確定値に変換するためのデフアシファイア
の一つに信心決定回路がある。重心決定のためには乗算
と除算が必要となるが、除数（分母）が１となるように
ファジィ量を表わす電気信号の大きさを制御するととも
に重み付き加算回路を用いることにより１乗算回路と除
算回路を省略することができる。

発明の背景この発明は、ファジィ量を確定値に変換するためのデフ
アシファイアの有力な回路として位置づけられる重心決
定回路に関する。

発明者は既にファジィ情報を高速で処理できるファジィ
・コントローラ、ファジィ−コンピュータと呼ばれるハ
ードウェア・システムを提案している。このシステムで
は、ファジィ・メンノく一チップ関数。ファジィ推論結
果等を含むファジィ情報は複数本のライン上に分布した
電気信号（電圧または電流）によって表わされる。ファ
ジィ・コントローラまたはファジィ・コンピュータから
出力される電気信号分布によって表現されるファジィ情
報から一つの確定値を見い出す必要が生じることが多い
。ファジィ情報を確定値に変換するための回路がデフア
シファイアであり、デフアシファイアの一例として重心
決定回路がある。

重心決定回路は乗算回路と加算回路と除算（割算）回路
とを含む。ここで乗算回路および除算回路はそのハード
ウェアが複雑で、調整が簡単でなく、そのダイナミック
・レンジも限られている。

発明の概要この発明は１乗算回路と除算回路を用いることなくファ
ジィ情報の重心を決定することのできる回路を提供する
ことを目的とする。

第１の発明による重心決定回路は、複数本のライン上に
分布したファジィ情報を表わす電気信号のそれぞれに、
ラインの順位に応じた値を乗じてそれらを加算する第１
の重み付き加算回路、複数本のラインにに分布した一ヒ
記電気信号を加算する第２のｌｌｔ純加純量算回路よび
第２の単純加算回路の出力信号が１に相当する値を表わ
すように一ト紀電気信号に関連する回路部分を制御する
制御手段を備えていることを特徴とする。

第１の発明によると、第２の単純加算回路の出力信号が
１に相当する値を表わすように関連電気回路が制御され
ているので、複数本のライン上に分布した上記電気信号
のそれぞれにラインの順位に応じた値を乗じてそれらを
加算する第１の重み付き加算回路の出力信号が重心を表
わすことになる。重心演算における除数（分母）となる
第１の単純加算回路の出力信号は１を表わしているので
除算回路は不要である。また乗算と加算は第１の重み付
き加算回路で行なわれているので９通常の意味での加算
回路も不要である。このようにして、簡単な構成でファ
ジィ情報の重心が決定され、決定された小心を表わす信
号を得ることができる。

第２の発明による重心決定回路はまた。メンバーシップ
関数を表わす信号を出力するメンバーシップ回路（メン
バーシップ関数回路およびメンバーシップ関数発生回路
を含む）の出力信号に基づいて所定のファジィ推論を実
行し、複数本のライン上に分布した推論結果を表わす信
号を出力するファジィ処理装置（ファジィ・コンピュー
タ。

ファジィ・コントローラを含む）に適用されるものであ
り、複数本のライン上に分布した推論結果を表わす信号
のそれぞれに、ラインの順位に応じた値を乗じてそれら
を加算する第１の重み付き加算回路、ｙｉ数本のライン
上に分布した推論結果を表わす信号を加算する第２の単
純加算回路、および第２の単純加算回路の出力信号々（
１に相当する値を表わすように上記メンバーシップ回路
の出力する信号のレベルを制御するグレード制御手段を
備えていることを特徴とする。

第２の発明においては、第２の単純加算回路の出力信号
が１に相当する値を表わすようにファジィ処理装置内の
メンバーシップ回路のメンバーシップ関数のグレードが
調整されているので、第１の発明と同じように乗算回路
と除算回路とを省略して、ファジィ推論結果の重心を決
定することができる。

実施例の説明［第１実施例］第１図は重心決定回路の全体構成を示している。この重
心決定回路の入力はファジィ情報である。このファジィ
情報は、ファジィ・コントローラのファジィ推論合成回
路またはファジィ・コンピュータのファジィ推論エンジ
ンから出力される推論結果を表わすものであっても、推
論の途中を表わすものであっても、メンバーシップ関数
発生回路から出力されるメンバーシップ関数を表わすも
のであってもよい。

ｎ本の信号ラインＪ　　、Ｊ　　、ｉ！　　、・・・、
β１゜・・・、２　　、で　があり、ファジィ情報はこ
れらｎ−１ｎのｎ本のライン上に分布した電気信号（電圧または電流
）によって表わされる。ファジィ情報はファジィ集合（
またはメンバーシップ関数）といいかえることができ、
ファジィ集合（メンバーシップ関数）は？ｋ　ｌ＆の要
素（変数）に対応するグレード（関数値）の集合である
。

第２図にファジィ情報の一例が示されている。

ファジィ集合の要素（またはメンバーシップ関数の変数
）をＸで表わし、これは離散的な値ｘ１゜Ｘ２　＊　　
Ｘ３　ｒ　・・”　　ｘ＋　　　　　ｎ−１”　　をと
るものとする。この要素（または変数）ｘｔ〜Ｘｎは複
数の信号ライン１１〜Ｉｌｎによって具現化される。そ
してこれらの要素に対応するグレード（変数に対応する
関数値）μｍ、μ２．μ３゜・・・、μｌ、・・・、μ
。−１，μ　はこれらのラインｆ１〜β　上に表われる
アナログ電圧または電流信号によって表わされる。

以下の議論ではグレードμｍ〜μ。が電圧によって表わ
されるものとする。したがって回路上においてはグレー
ドμｌ〜μ。を表わす電圧も便宜的にμｍ〜μ。で表現
する。

このファジィ情報の重心ＣＧ　（ｘ軸上の位Ｗｉ）は次
式で与えられる。

第（１）式から分るように重心ＣＧを求めるためには乗
算、加算および除算（割算）が必要である。第１図の重
心決定回路によると乗算と除算を用いることなく加算の
みで重心ＣＧが求められる。

第（＋）式は次のように変形される。

・・・（２）第（２）式の分母が１になるようにｋを調整すれば重心
ＣＧは次式で表わされることとなる。

ＣＧ−Σ　（ｋ　ｕ　ｌ）　ｘ　ｌ”・（３）第１図に
おいて、ファジィ情報を表わす電圧μ　が分布したｎ本
の信号ラインｆ１は可変係数アレイ１１の入力側に接続
されている。電圧μＩを係数に倍する演Ｗ（ｋμＩ）は
可変係数アレイ５によって実行される。

可変係数アレイ５の出力（ｋμｍ）（ｉ−１〜ｎ）はセ
み付き加算回路２に与えられる。重み付き加Ｘｔを行な
って重心ＣＧを表わす電圧信号を出力するものである。

可変係数アレイ５の出力（ｋμｍ）（ｔ　−１〜ｎ）は
また単純加算回路３に入力する。この単純加算行ない、
その演算結果を表わす出力は電圧調整回路（比較器また
は差動回路）４の一方の入力端子に人力する。

電圧調整回路４の他方の入力端子にはファジィ情報にお
けるグレード１に相当する電圧が与えられている。ファ
ジィ情報を表わす個々のグレードはθ〜１の範囲の連続
的な値をとりうる。この電圧調整回路４の出力信号によ
って、単純加算回路３の出力が常に１となるように可変
係数アレイ５における係数ｋが調整される。

第３図は重み付き加算回路２の具体的構成例を示してい
る。演算増幅１４１の入力側に並列に接続された抵抗Ｒ
、Ｒ、Ｒ、・・・、Ｒ３゜・・・、Ｒ、Ｒを通して可変
係数アレイ５のｎ−１ｎ出力にμ　、にμ　、にμ　、・・・、にμｌ、・・・
にμ　　、にμ　が入力する。演算増幅器４１にはｎ−
Ｉ　　　　ｎ帰還抵抗Ｒｒが設けられている。

したがって演算増幅器４１の出力電圧ＶＯは次式％式％Ｒｒ　／　Ｒ１−Ｘ　ｔ　　　　　　　　　　　　・”
　（５）と置けば第（４）式は次のように簡略化される
。

Ｖｏ−−Σ　（ｋ　ｕ　ｔ　＞　ｘ　ｔ　　　　　　・
”　（８）これは上述した第（３）式と実質的に同じで
ある。マイナスの符号は単に電圧の反転を示すもので、
必要ならばさらに反転（増幅）回路を接続して正の値と
すればよい。

第（５）式からも分るように、信号ライン１の配列位置
によって具現化されるファジィ情報（メンバーシップ関
数）の要素（変数）Ｘｌは。

重み付き加算回路２では入力側の抵抗Ｒ１によって表現
されかつ実現される。

単純加算回路３は、第３図に示す重み付き加算回路の構
成において、入力側の抵抗Ｒ１（ｉ−１〜ｎ）をすべて
等しい値に設定することにより実現されるのは容易に理
解できよう。

可食係数アレイ５は種々の手段で実現することができる
。たとえば電圧調整回路４の出力電圧によって増幅度ｋ
がｒ′＋１変な増幅回路を各ラインに設けることによっ
ても実現できるし９重み付き加算回路２と単純加算回路
３の入力抵抗（Ｒ１−Ｒｎ等）を同時に同じように変え
ることによっても実現されよう。さらに第４図に示すよ
うに帰還抵抗に代えてＭＯＳ　　ＦＥＴを用いることも
できる。

第４図において１重み付き加算回路２は演算増幅器４１
と複数の人力抵抗Ｒ１〜Ｒｎと帰還抵抗としてのｎ　Ｍ
　ＯＳ　　Ｆ　Ｅ　Ｔ　Ｑ　ｌとから構成されている。

また単純加算回路３は、演算増幅器４２と、同じ値の複
数の人力抵抗Ｒと帰還抵抗として用いられるｎ　Ｍ　Ｏ
Ｓ　　Ｆ　Ｅ　Ｔ　Ｑ　２とから構成されている。これ
らのＭＯＳ　　ＦＥＴＱ　　、Ｑ２は電圧調整回路４の
出力電圧Ｖ　によって制御されることによりそのソース
７１１４２間抵抗が変化するので、これらの加算回路２
，３のゲインｋ　　、にが変わり　１１１純加算回路３
の出力を常に１とすることができる。ＭＯＳ　　ＦＥＴ
のドレイン特性の直線性のよいところを利用することが
好ましい。

この実施例では、第（２）式は次のように表現される。

さらに人力抵抗Ｒ−Ｒ，ＲをＭＯＳ　ＰＥＴにＩ　　　
　　　ｎよって置換えてもよい。この場合はとくにＩＣ化に好適
である。

［第２実施例］次に、ファジィ・メンバーシップ関数発生回路（ＭＦＧ
）および／またはファジィ・メンバシップ関数（ＭＦＣ
）のグレードを調整することにより第（２）式の分母を
１にする実施例について説明する。

この実施例の説明に先たち、ファジィ処理回路（ファジ
ィ・コンピュータおよびファジィ・コントローラを含む
）について説明する。

（１）ファジィ推論ならびにファジィ・コンピュータお
よびファジィ・コントローラの概念人間の経験則を最も
単純化して。

「もしＸがＡならば、ｙはＢである」（Ｉｆ’　　ｘ　　ｉｓ　　Ａ、　　　ｔｈｅｎ　　ｙ
　　Ｉｓ　　Ｂ）という命題で表現することができる。

ここで。

「もしＸがＡならば」は前件部（ａｎｔｅｃｅｄｅｎｔ
）　。

「ｙはＢである」は後件部（ｃｏｎｓｅｑｕｅｎｔ）と
呼ばれる。ＡやＢが、「背が高い」　「作者いた人」。

「正の小さな値」等のあいまいな言語情報であるならば
、これらは上述したようにメンバーシップ関数によって
特徴づけることが可能である。すなわち、Ａ、Ｂはファ
ジィ集合である（後述する具体的な回路の説明では、Ａ
、Ｂ等はメンバーシップ関数を表わす電圧信号を示す）
。

１−記の命題は簡ＩｌｌにＸｌＡ　→　ｙ−Ｂと表現される。

人間は、前件部および後件部にファジィ表現を含む推論
杏しばしば行なう。このタイプの推論は古典的なプール
論理を用いては満足に実行し得ない。

次のような形式のｔｔａ論を考える。

インプリケーション（１ｍｐｌｉｃａｔ１ｏｎ）　：Ｘ
■Ａ→ｙ−Ｂブレミス（ｐｒｅＩｌｉｓｅ）　：ｘｍＡ’ 結論（ｃｏｎｃｌｕｓｉｏｎ）　：　　　　　ｙ　−Ｂ
　’この推論の形式、すなわちインプリケーションが存
在するときに、与えられたプレミスから結論を推論する
ことを「−膜化されたモーダス・ボネンス（ｇｃｎｃｒ
ａｌｉｚｃｄ　ｍｏｄｕｓ　ｐｏｎｃｎｓ）　Ｊという
。

次のように、多数のインプリケーションφルールが存在
することもある。

インプリケーション１ｘ−Ａ　　→ｙ＝Ｂ　　　ｅｌｓｅまたはａｎｄ＋　　
　　　　　　　　１インプリケーション２：ｘ−Ａ　　−ｙ−Ｂ　　　ｅｌｓｅまたはａｎｄｘ−Ａ
’ 結　　論　：　　　　　　　　　　ｙ−Ｂ’多数のイン
プリケーションはｅｌｓｅ　（さもなければ）またはａ
ｎｄ（かつ）で連結（ｃｏｎｎｅｃｔ　Ｉｖｅ）されて
いる。

「ＡからＢへのファジィ関係（［’ｕｚｚｙ　ｒｅｌａ
ｔｉｏｎｆ’ｒｏｍ　Ａ　　ｔｏ　Ｂ）　Ｊという概念
を考え、これをＲＡＢと表わす（以下、単にＲと略す）
。

一般にＡ−（ａ、ａ、　　・・・、ａ　、・・・、ａ　　１１
　　２　　　　　　ｉ　　　　　　ｃｍｓ−＋ｂ、ｂ、
　　・・・、ｂ、、・・・、ｂ　　１１　　２　　　　
　　Ｊ　　　　　　ｎとしたとき、ＡからＢへのファジ
ィ関係Ｒはインプリケーションｒ：Ｘ　−ａ　Ａ　　−４ｙ　ａ−ｍ　Ｂｒ「ブレミス：１・−ａＩ■ｂｊＩＪで表わされる。

ファジィ関係を表わす演算０については後述する。Ａ、
Ｂをメンバーシップ関数と考えると、　１式はメンバー
シップ関数をサンプリングしてベクトルで記述した場合
に相当する。

１つのインプリケーションやルール（ｘ−Ａ→ｙ−ｓ）
に対して、プレミス（ｘ−Ａ’　）が与えられたときに
、これらから結論（ｙ−Ｂ’　）を推論する場合の「推
論合成規則（ｃｏｍｐｏｓｌｔｌｏｎａｌｒｕｌｅ　ｏ
ｆ’　ｊｎｆ’ｅｒｅｎｅｅ）Ｊは、ファジィ関係Ｒを
用いて次のように表わされる。

Ｂ’　−Ａ’　　＊Ｒ＝［ａ’、ａ’、・・・、ａ　′、・・・、ａ　　　］
１　２　　　　ｌ　　　　− −ｃｂ　　　　　、ｂ　　　　、　　・・・、ｂ、　　
　、　・・・、ｂ　　　　］１　　　　２　　　　　　
　　３　　　　　　　　　ｎｂ、−■　（「、■ａ　　
　　）　　　　　　　　　　　　（１）Ｊ　　　　　　
　　　ＩＪ　　　　　ｉ−■ｌ（ａ　　　■ｂ、）　　
■ａ　　　　）　　　　　　（２）ＩＪ　　　　　　　
ｉファジィ関係■を表わす演算は種々提案されている０詳
しくはＭａｓａｈａｒｕ　Ｍｌｚｕｍｏｔｏ　ａｎｄＨ
ａｎｓ−Ｊｕｒｇｃｎ　Ｚｌａｍｃｒｉａｎｎ、　−Ｃ
ｏｍｐａｒｉｓｏｎ　ｏ！’　ＦｕｚｚｙＲｅａｓｏｎ
ｉｎｇ　　ＭＯｔｈｏｄｓ、　　”Ｆｕｚｚｙ　　５ｅ
ｔｓ　　ａｎｄ　　ＳｙｓｔｅｍｓＶｏｌ、８．　Ｎｏ
、３．　ｐＬ２５３−２８３、（１９８２）を参照。

既に提案された代表的なファジィ関係には次のようなも
のがある。

ｒ、、−ａ、Ａｂ、　　　　　　　旧Ｎ演算規則ＩＪ　
　　　　　Ｉ　　　　　　　Ｊｒ、、＝（ａ、Ａｂ　、）　Ｖ　（１−ａ　Ｉ）　　Ｍ
ＡＸ規則ＩＪ　　　　　　　　Ｉ　　　　　　　Ｊｒ、
、−１△（１−ａ　　Ａｂ、　）　　　　算術規則ＩＪ
　　　　　　　　Ｉ　　　Ｊ１記の旧Ｎ演算規則が最もよく知られており。

産業的な応用においてその９効性も証明されているので
、以下に述べる具体的な回路例では旧Ｎ演算規則を採用
する。しかしながら、他の多くの演算規則も適用可能で
あるのはいうまでもない。

上式における＊の演算（すなわち■と■の演算）にも種
々の演算が提案されている。たとえばＭＩＮ　／ＷＡＸ
演算１代数積／　ＷＡＸ演算を用いるもの等々である。

以下に述べる具体的な回路例では。

最もよく使用されているＭＩＮ　／ＭＡＸ演算を車の演
算として用いる。すなわち、■の演算としてＭＡＸ演算
を、■とじて旧Ｎ演算を採用する。

したがって、推論合成規則による結論す。

は、＊演算として旧Ｎ／ＭＡＸ演算を用い、ファジィ関
係としてＭＩＮ演算規則を用いると２次のように表わさ
れる。

ｂｊ　−ｖ（（ａ　　Ａｂ、）八ａ　　　）　　　（３
−１）、　　　　ｔ　　　　Ｊ　　　　　ｉ −ｖ　ｌｂ、△（ａ　　Ａａ　　　）１、Ｊ　　　　　
　１１ −ｂ、△　（（ａ　　Ａａ　　’）ｌ　　　（３−２）
Ｊ、ＩＩ上式から、ファジィ推論エンジンまたはファジィ推論合
成回路は主要に旧Ｎ回路およびＭＡＸ回路を用いて構成
されることが理解されよう。

ファジィ・コンピュータおよびファジィ・コントローラ
の構成について説明する前にメンバーシップ関数につい
て６千説明しておく。

メンバーシップ関数は、一般的には、第５図（Ａ）にそ
の−例が示されているように１曲線で表現されることが
多い。しかし９曲線で表現されるべきかどうかはメンバ
ーシップ関数にとって本質的なことではない。メンバー
シップ関数のより重要な特徴は、それが０〜１までの連
続的な値をとるということである。

他方２回路膜；１上の観点からいうと、第５図（１’３
）にＭＦ、ＭＦ２で示されているように、メンバーシッ
プ関数を直線の折線で表現する方が取扱いが容易であり
、少数のパラメータでメンバーシップ関数を特徴づける
ことができ、さらに設計も簡単となる。しかも、メンバ
ーシップ関数を折線で表わしても、上記の特徴が失なわ
れることはない。

基本的には実線で第５図（Ｂ）に示される三角形状のメ
ンバーシップ関数ＭＦ　　、および鎖線で示される台形
状のメンバーシップ関数ＭＦ２が考えられる。三角形状
のメンバーシップ関数ＭＦ、は関数μ（Ｘ）−ピーク値
Ｐ（ピーク値−１とは限らない）のときの変数Ｘの値ｘ
Ｉ、（これをラベルという）および勾配によって特徴づ
けられる。台形状のメンバーシップ関数ＭＦ２は、基本
的には。

その上底の中心を表わす変数ｘＬ　（これもラベルとい
う）と勾配によって特徴づけられる。

なお、メンバーシップ関数μ（Ｘ）の変数Ｘ、後に出て
くる関数μ（ｙ）の変数ｙは、上述した推論形式のＸ、
ｙとは同じ記号が用いられているが。

相互に特に関連性はない。この明細書ではこのような記
号を使う習慣にしたがうものとする。

第５図（Ｃ）に示すように変数（Ｘ）が小さいところで
は関数μ（Ｘ）が１の値をとり、ある変数Ｘ（。

において関数μ（Ｘ）が一定の勾配で下降し遂には０と
なる関数ＭＦ３　（これを２関数という）。

およびこのＺ関数と逆の変化をたどる関数Ｍ　Ｆ　４（
これをＳ関数という）もある。その他１種々の形のメン
バーシップ関数が考えられる。

上述のメンバーシップ関数は種々の形態で具現化される
。−例を挙げると、第６図に示すように、複数本（たと
えば２５本）の信号ラインｐ上に分布した電気信号（電
圧または電流であるがここでは電圧信号のみを考える）
で表わすことである。メンバーシップ関数μ（Ｘ）の変
数は離散的な値をとり、各信号ラインにこれらの変数が
割当てられる。割当てられた変数に対応して信号ライン
には番号（第６図では１〜２５）が付けられている。複
数本の信号ラインは一種のバスを構成している。ラベル
ｘＬはピーク電圧が現われる信号ラインの番号で表わさ
れる。

第７図は第６図に示すバス・ライン上に分布したメンバ
ーシップ関数を用いて演算を行なうパラレル・タイプの
ファジィ・コンピュータであって１つのインプリケーシ
ョンが存在する場合に適用されるファジィ・コンピュー
タの概念を示している。ファジィ・コンピュータは、第
６図に示すバス・ラインＬに分布したメンバーシップ関
数Ａ。

Ａ’、Ｂをそれぞれ出力する３つのメンバーシップ関数
発生回路１１．１２．１３．およびこれらの回路１１、
１２．１３の出力信号が与えられ、上述したモーダス・
ボネンスのファジィ推論演算（具体的にはたとえば第（
３−１）、　（３−２）式）を行ない、その推論結果Ｂ
′を出力するファジィ推論エンジン１４から構成される
。メンバーシップ関数発生回路１１゜１２、１３には出
力されるべきメンバーシップ関数を規定するラベルＬＡ
、ＬＡ’　、ＬＢがそれぞれ与えられる。ファジィ拳コ
ンピュータから確定的な結果、すなわち非ファイシイ出
力を得ることが必要であればファジィ推論エンジン１４
の後段にデフアシファイア１５が接続される。

ト述のファジィ推論エンジン１４の構成例が第９図に示
されている。これは第（３−２）式で表わされる演算を
行なうものである。それぞれｍ本の信号ライン上に分布
したメンバーシップ関数Ａ、Ａ’を表わす電圧がＣ−旧
Ｎ回路（コレスボンデンス旧Ｎ回路）　２１に与えられ
、ここで２１　　Ａａ　　　（ｉ−１〜ｍ）の旧Ｎ演算
が行なわＩれる。Ｃ−ＭＩＮ回路２１は２人カー出力の旧Ｎ回路を
ｍ個含むものである。Ｃ−旧Ｎ回路２１のｍ個の出力電
圧はＥ−ＭＡＸ回路（アンサンプルＭＡＸ回路）２２に
人力する。このＥ−ＭＡＸ回路２２の出力はａ、△ａ、
′を表わす。Ｅ　−ＭＡＸ回路はｍ個１・＋　　ｌ　　
　ｌの人力信号のアンサンプルＭＡＸ演算を行なうものであ
る。Ｅ　−ＭＡＸ回路２２の出力はトランケーティング
人力ａとしてトランケーション回路２３に与えられる。

他ツノ゛、トランケーション回路２３にはｎ本の信号ラ
インＬに分布したファジィ・メンバーシップ関数Ｂを表
わす電圧（ｂ、、ｊ−１〜ｎ）が入力している。トラン
ケーション回路２３はＣ−旧Ｎ回路において一方の入力
をすべて共通にした回路である。結局、トランケーショ
ン回路２３で最終的に第（３−２）式の演算が行なわれ
、ｎ本の出力ライン上に分布したアナログ電圧す、　の
果合とコしてのファジィ推論の結論Ｂ′を得ることができる。

第８図はｒ個のインプリケーションが存在する場合に有
効なパラレル・タイプのファジィ・コンピュータの概念
を示している。３つのメンバーシップ関数発生回路［１
〜１３とファジィ推論エンジン１４とからなるセットが
ｒ個設けられる。メンバーシップ関数発生回路に与えら
れるラベルＬＡ、ＬＢにはインプリケーションごとに添
字１〜「が付されている。これらのセットごとにメンバ
ーシップ関数発生回路１２を設ける必要はなく、１個の
回路１２をすべてのセットで共用することができる。イ
ンプリケーションの連結（ｅｌｓｅまたはＨｌｓｏ）は
ＭＡＸ回路１６で実現される。すなわち、すべてのファ
ジィ推論エンジン１４の出力はＭＡＸ回路ＩＧにりえら
れ、　ＭＡＸ回路１Ｇから最終的な推論結果Ｂ′が得ら
れる。もちろん、連結をＭＡＸ以外の演算で実行しても
よい。

理解を助けるために上述したファジィ推論エンジン１４
て実行されるファジィ推論の一例として第（３−２）式
にしたがう推論を図式的に表わしたのが第１０図である
。ここでは環数（ｒ個）のインプリケーションがあるこ
とを前提とする。また三角形状のメンバーシップ関数が
示されている。第（３−２）式ではメンバーシップ関数
Ａ、Ａ’　Ｂ等がファジィ集合の要素ａ、ａ、’、ｂ、
等を用いＪて表現されているが、第１Ｏ図では横軸を変数Ｘまたは
ｙとして関数μ（Ｘ）またはμ（ｙ）で表現されている
。

第１０図の最上段左側のグラフを参照して、メンバーシ
ップ関数ＡｌとＡ′の旧Ｎ演算結果Ａ１△Ａ′が斜線で
示されている。このＷＩＮ演算結果の最大値ａ　ｍａｘ
ｉ　（第９図に示すトランケーティング人力ａ）が求め
られる。第１Ｏ図最上段中央にはメンバーシップ関数８
１が示され、この関数Ｂｌと上記最大値ａ　ｍ＋ａｘｌ
との旧Ｎ演算結果が斜線Ｓｌで示されている。この斜線
の部分Ｓ１が１つのインブリケージシンについての推論
結果であり、１つのファジィ推論エンジン１４またはフ
ァジィ推論合成回路３４から出力される。

他のインプリケージシンについても同様の手法で推論が
行なわれる。それらの推論結果が３２゜Ｓ　で表わされ
ている。

「これらの推論結果のＭＡＸ演算（回路１Ｂ）の結果Ｂ′
が第１０図の右側に表わされている。この推論結果を非
ファジィ化（デファジファイ）する手法には多くのもの
が提案されているが、その１つにこの発明の主題である
重心法がある。この方法によると重心ｙ　はｙ　　　　−ｔ　　μ　（ｙ）　　　拳　ｙ　　　ｄｙ
／ｌ　　μ　（ｙ）ｄｙによって求められる。すなわち
、ハツチングで示した面積を左右に２分するｙ座標を求
めることである。このようにして求められたｙ　がデフ
アシファイア１５から確定値として出力される。

上述したファジィ・コンピュータにおけるファシイ推論
エンジンおよびファジィ推論合成回路はいずれもインプ
リケーションの前件部に１つのファジィ命題のみが存在
する推論を行なうものであるが２次に示すように、イン
プリケーションの前件部に２つのファジィ命題を含む推
論が必要となることがある。これが拡張ファジィ推論と
呼ばれるものである。インプリケーションの前件部は「
かつ／または（ａｎｄｌｏｒ）　Ｊによって結合されて
いる。［かつ（ａｎｄ）Ｊまたは「または（ｏｒ）Ｊの
いずれか−ｈ゛が選択される。

インプリケーション：ＸがＡでかつ／またはｙがＢならば、２はＣである（　Ｉｒｘ　ｉＳＡ　ａｎｄｌｏｒ　ｙ　Ｉｓ　Ｂ、　
ｔｈｅｎ　ｚ　ｌｓ　Ｃ）ブレミス：ＸはＡ′でかつ／
またはｙはＢ′である結　　論：２はＣ′である。

これは次のよう上記号で表現される。

インプリケーション：ｘ−Ａ　ａｎｄｌｏｒ　ｙ−Ｂ→Ｚ−Ｃブレミス：　ｘ
　−Ａ’　ａｎｄｌｏｒｙ　−Ｂ’結　　　　　論　：
　　　　　　　　　　　　　　　　　　　　ｚ−Ｃ・パ
ラレル・タイプのファジィ・コンピュータにおける拡張
ファジィ推論は、拡張ファジィ推論エンジンによって実
行される。拡張推論エンジンの概念が第１！図に示され
ている。入力はメンバーシップ関数Ａ、Ｂ、Ｃ，Ａ’　
およびＢ′　ならびに「かつ／または」の結合を選択す
るための結合選択Ｃである。出力は結論を表わすメンバ
ーシップ関数Ｃ′となる。メンバーシップ関数Ａ、Ａ’
はｍ本の信号ライン上に分布した電圧によって。

Ｂ、Ｂ’　はｍ′本の信号ライン上に分布した電圧によ
って、Ｃは０本の信号ライン上に分布した電圧によって
それぞれ表わされる。

第１２図はこの拡張された推論エンジンの構成を示して
おり、これは第９図に示す基本的な推論エンジンの構成
を若］−修正することによって得られる。メンバーシッ
プ関数ＡとＡ′との間でＣ〜旧Ｎ、演算が行なわれ（Ｃ
−旧Ｎ回路２１Ａ）、その結果を表わすｍ個の電圧のＥ
−ＷＡＸ演算が行なゎれる（　Ｅ　−ＭＡＸ回路２２Ａ
）。メンバーシップ関数ＢとＢ′とについてもＣ−旧Ｎ
、Ｅ−ＭＡＸの演算が行なわれる（Ｃ−旧Ｎ回路２１Ｂ
、　　Ｅ−Ｍ＾Ｘ回路２２Ｂ）　　結合「かつ（ａｎｄ
）　Ｊはこの実施例では旧Ｎ演算によって、「または（
ｏｒ）ＪはＭＡＸ演算によってそれぞれ実現される。こ
の結合の演算と選択か容易にｉ＋Ｊ能となるように、コ
ンドロールド旧λｌ−ＭＡＸ回路２４か用いられる。コ
ンドロールドＭＩＮ−ＭＡＸ回路２４は、結合選択人力
信号Ｃのレベル（Ｈかしか）に応じて旧Ｎ演算機能とＭ
ＡＸ演算機能とを切換えることができるものである。２
つのＥ−ＭＡＸの演算結果はこのコンドロールド旧Ｎ−
ＭＡＸ回路２４に人力する。そして、「かつ」か「また
は」を選択するための結合選択人力信号Ｃがコンドロー
ルド旧Ｎ−ＭＡＸ回路２４の制御入力として与えられる
。メンバーシップ関数Ｃはトランケーション回路２３に
与えられ、そのトランケーティング信号としてコンドロ
ールドＭＩＮ−ＭＡＸ回路２４の出力ａが与えられる。

トランケーション回路２３から結論Ｃ′を表わすファジ
ィφメンバーシップ関数の電圧性、１１１がｉ５られる
。

次にファジィ・コントローラの概念について説明する。

一般にコントローラは制御対象から得られる制御量を人
力とし、所望の制御をするために制御対象に対して操作
量を出力する。制御量、操作量のいずれも確定的な値で
ある。ファジィ・コントローラもまた確定的な値を入力
とし、ファジィ推論を行なった上で確定的な値を出力す
る。これに対してインプリケーションの前件部に１つの
ファジィ命題がある場合を例としていえば、上述のファ
ジィ・コンピュータにおいては人力はファジィ集合また
はメンバーシップ関数Ａ′で与えられ、ファジィ集合ま
たはメンバーシップ関数Ｂ′（場合によっては確定値）
を出力する。

ファジィ・コントローラにおけるファジィ推論を第１Ｏ
図との対比の上で、１つのインプリケーション（制御則
）の場合（前件部のファジィ命題も１つ）について、グ
ラフ的に表わすと第１３図に示すようになる。メンバー
シップ関数ＡとＢとを含むインプリケーションに対して
、確定値ＸＡを与えたときのファジィ推論結果は斜線で
示すＢパとなる。この推論結果を非ファジィ化すること
により確定的な推論結Ｌ４！：Ｂ　　　が得られること
になりる。

インプリケーション（制御則）の前件部に２つのファジ
ィ命ｍをもつ場合について示したのが第１４図である。

インプリケーションの前件部における２つのメンバーシ
ップ関数Ａ、Ｂに対してそれぞれ確定値ｘ　、ｙＢを与
えたときの関数値ａ　Ａ　ｌ　　ａ　ｕの旧ＮまたはＭ
ＡＸ　　（結合ａｎｄまたはｏｒに対応）がとられ、こ
の演算結果ａＭとメンバーシップ関数Ｃとの旧Ｎ演算結
果がファジィ推論結果（斜線で示すＣ’　）となる。こ
の推論結果Ｃ′を非ファジィ化することにより確定的な
推論結果Ｃｗ　’が得られる。

慢数のインプリケーション（制御則）が存在しかつ各イ
ンプリケーションの前件部に２つのファジィ命題をもつ
ファジィ推論に適用される。バス・ライン１−に分布し
たファジィ・メンバーシラ・プ関数を用いるパラレル串
タイプのファジィｅコントローラの一構成例が第１５図
に示されている。

第８図およびそのファジィ推論エンジンを示す第１２図
と対比しながら説明する。

制御則は次のように表わされる。

インプリケーション：制御則１　　　ｘ＝Ａｌ　　ａｎｄｌｏｒ　　ｙ−Ｂｌ
→　ｚ−Ｃ１制御則２ｘ−Ａ２　　ａｎｄｌｏｒ　　ｙ＝Ｂ２→　ｚ
−Ｃ２制御則ｒ　　　ｘ−Ａｒ　　ａｎｄｌｏｒ　　ｙ−Ｂｒ
４２　冨　Ｃ「結　　　論　：ｚ−Ｃ’ ファジィ推論エンジン１４はファジィ推論合成回路１４
ａに置きかえられている。２つの入力は確定（１ｉｘ、
ｘ　　で与えられるから、バス・ライン上Ｉ３に分布したメンバーシップ関数を発生する回路１１、１
２等は不要となり、それに代えてメンバーシップ関数回
路３１ａ　、　３１ｂが設けられる。各制御則ごとにこ
れらのファジィ推論合成回路１４ａ、メンバーシップ関
数回路３１ａ、　３１ｂ等が設けられ。

かつメンバーシップ関数回路３１ａ　、　３１ｂのラベ
ルＬＡ、ＬＢに、制御則の番号に対応して添字が付けら
れている。以下、制御則１を代表例として述べる。

メンバーシップ関数回路３１ａ、　３１ｂは入力変数Ｘ
　　、Ｘ　　に対応したメンバーシップ関数値Ｉ３ μ　（Ｘ　）２μｍ３１（ｙＢ）を出力するものであＡ
Ｉ　　　　　Ａる。これらの回路３１ａ、　３１ｂの出力は旧Ｎまたは
ＭＡＸ回路２４ａに与えられる。この旧ＮまたはＭＡＸ
回路２４ａはコンドロールドＭＩＮ−ＭＡＸ回路２４に
対応するもので、この回路２４と置きかえてもよい。

回路２４ａの出力がトランケーショング人力ａＭｌとな
る。一方、メンバーシップ関数Ｃｔをバス書ライン（ｉ
数本の信号線）［二に現われる電圧分布として発生する
メンバーシップ関数発生回路１３の出力がトランケーシ
ョン回路２３に与えられ、ａＭｌとの旧Ｎ演算が行なわ
れ、この旧Ｎ演算結果がｃ、　　である。

（ｒ−１）個の制御則について同じようにＣ２〜Ｃがｉ
すられ、それらのＭＡＸ演算結果（ＭＡＸ回路１Ｂ）が
ファジィ推論結果Ｃ′となり。

非ファジィ化される結果Ｃ′が得られる。

（２）重心決定回路第１６図は第７図に示すファジィ・コンピュータに対し
てこの発明による重心決定回路を適用した例を示してい
る。メンバーシップ関数発生回路１１〜１３に代えて、
グレード・コントローラプル・メンバーシップ関数発生
回路（以下ＧＣ−ＭＦＧという）１１０ｃ〜１３０Ｃが
用いられている。またデフアシファイア１５の具体例と
して１重み付き加算回路２および単純加算回路３を含む
重心決定回路が用いられている。ＧＣ−ＭＦＧは、その
具体的構成を後述するように、与えられる制御電圧Ｖ　
に応じて発生するメンバーシップ関数を表わす電圧分布
の電圧（グレード）が変化するものである。この制御電
圧■　は電圧調整回路４から発生する。そして、単純加
算回路３の出力が常に１となるように（すなイつち第（
２）式の分母が１になるように）電圧調整回路４から制
御電圧Ｖ　が出力され、　ＧＣ−ＭＰＧ１１０ｃｍ１３
Ｇｃに与えられる。重み付き加算回路２からは推論結果
の重心を表わす確定値（非ファジィ出力）が得られる。

この考えｂ゛は第８図、第１１図、第１２図に示すファ
ジィ・コンピュータにも適用可能であるツバいうまでも
ない。

第１７図は第１５図に示すファジィ・コントローラにこ
の発明による重心決定回路を適用したものである。ここ
ではＭＡＸ回路１６は省略され、１つのインプリケーシ
ョン・ルールを処理する回路のみが図示されているが、
　ＭＡＸ回路１６を含む複数のインプリケーションに対
するファジィ・コントローラにも適用ｒ＋ｊ能であるの
はいうまでもない。メンバーシップ関数回路３１ａ、　
３１ｂのメンノ（−シップ関数のピークｒ１（グレード
）を制御するグレード制御回路５１が設けられている。

そして、電圧調整回路４の出力制御電圧Ｖ　がこのグレ
ード制御口路５ＩおよびＱＣ−ＭＰＧ　１３ｃｃに与え
られ、単純加算回路３の出力が常に１となるように、メ
ンバーシップ関数回路３１ａ、　３１ｂおよびＧＣ−Ｍ
ＰＧ　１３Ｇｃのメンバーシップ関数のグレードが調整
される。グレード制御回路５１とメンバーシップ関数回
路３１ａまたは３）ｂとの組合せをグレード・コントロ
ーラプル・メンバーシップ関数回路（ＧＣ−ＮＦＣ）と
いう。

（３）　ＧＣ−ＭＰＧおよびＱＣ−ＭＦＧ次にＧ　Ｃ−
Ｍ　１７　ＧおよびＧＣ−ＮＰＣの具体例について述べ
る。

第１８図において、　ＧＣ−ＭＰＧ　７３は、１２数の
信号ライン上に所定の電圧分布を発生する電圧分布発生
回路７４２発生した電圧分布を所定の出力信号ライン上
に送り出すためのスイッチ・アレイ７５および与えられ
るラベルを表わすコードを解読してスイッチφアレイ７
５のスイッチを制御するデコーダ７６から構成されてい
る。電圧分布発生回路７４から発生する電圧分布の形は
あらかじめ定められているが、この電圧分布の出力信号
ライン上の位置がデコーダ７Ｂの出力によって制御され
るスイッチ・アレイ７５によって変化させられる。した
がって。

与えられたラベルに対応したメンパージ・ノブ関数を表
わす電圧分布が出力ラインに現われる。電圧分布発生回
路７４で発生する電圧分布のグレード（電圧値）がグレ
ード制御信号Ｖ　によって調整される。

以ドにいくつかのＧＣ−ＭＦＧの具体例について説明す
るが、ここでは７種類のメンバーシップ関数が発生する
。これらのメンバーシップ関数のラベルを１・述したＮ
Ｌ、ＮＭ、ＮＳ、ＺＲ，ＰＳ、ＰＭおよびＰＬとする。

ここでＮはＮｃｇａｔ　ｌｙｅを、ＰはＰｏｓ　ｉ　ｔ
　ｉ　ｖｅを、ＺＲはＺｅｒｏを、ＬはＬＨｒｇｅを１
Ｍは肋（口ＵＶａを、ＳはＳｍａｌｌをそれぞれ表わし
ている。

また、メンバーシップ関数の変数の領域における点の数
（ファジィ集合の要素の数に対応）は２５に制限されて
いるものとする。したがって、メンバーシップ関数発生
回路の出力端子は２５個である。

第１９図および第２０図は、スイッチ・アレイとしてス
イッチ・マトリクスを使用したＧＣ−ＭＰＧの例を示し
ている。第１９図において、　ＧＣ−ＭＦＧの０〜２４
まで番号が付けられた出力端子の下方に、これらの出力
端子から出力される７種類のメンバーシップ関数が図示
されている。

出力されるファジィ・メンバーシップ関数の値は、簡単
のために４レベルに量子化されている。

この４レベルは”　”　ｃｌ　”ｃ２　”ｃ３”　ｖｃ
であり、制御電圧Ｖ　の最大値はたとえば５Ｖである。

これらの４つのレベルの電圧は電圧分布発生回路７４Ａ
においてつくられる。この回路７４Ａは直列に接続され
た３個の抵抗７１を含み、この抵抗回路に制御電圧Ｖ　
が印加され、抵抗７１の接続点の電圧がＶ　　、■　と
なる。したがって”　ｃｌ”ｃｌ　　　　　ｃ２ｖ　　／３．Ｖｅ２−２Ｖｏ／３となる。この電圧分布
発生回路７４Ａから第１９図で斜めに引かれた５本の電
圧ラインＶＬがのびており、中央のラインには電圧Ｖ　
が、その両側のラインには電圧Ｖ。２が、最も外側の２
本のラインには電圧ｖｃｌがそれぞれ与えられている。

デコーダ７６Ａは１オブ８デコーダである。このデコー
ダ７６Ａにはラベルを表わす３ビット（Ｃ、Ｃ、Ｃ３）
のバイナリイ信号が入力している。デ゛コーダ７６Ａは
この入力信号の表わすコードに応じて８つの出力端子の
いずれかにＨレベルの信号を出力する。８つの出力端子
は、指定なしおよびト述の７種類のラベルに対応してい
る。たとえば１人力コード信号が０００のときには指定
なしの出力端子に、００１のときにはＮＬの出力端子に
それぞれＨレベルの信号が出力される。これらの出力端
子からは、指定なしの出力端子を除いて、第１９図に水
平なラインで示された信号ラインＳＬがのびている。

スイッチ・マトリクス７５Ａにおいて、電圧ラインＶＬ
と信号ラインＳＬの所定の交差点から２５の出力端に出
力ラインＯＬがのびている。これらの交差点に小さな正
方形で示された記号７５ａは、第２０図に示されている
ように、電圧ラインＶＬと出力ラインＯＬとの間に設け
られかつ信号ラインＳＬの電圧によってオン、オフ制御
されるスイッチであり、たとえばＭＯＳ　ＰＥＴで構成
される。１本の出力ラインＯＬに２つ以上のスイッチ７
５ａを設けてももちろんよい。各出力ラインＯＬはその
出力端子側において抵抗７５ｂをそれぞれ介して接地さ
れている。

以上の構成において、あるメンバーシップ関数のラベル
がデコーダ７６Ａに与えられると、信号ラインＳＬのう
ちそのラベルに対応するものにＨ（イネーブル）レベル
の信号が現われ、その信号ラインに設けられたスイッチ
７５ａがオンとなる。

この結果、オンとなったスイッチ７５ａを通して電圧分
布発生回路７４Ａの各電圧が出力ラインＯＬを経て対応
する出力端子に現われるので、上記のメンバーシップ関
数を表わす電圧分布が出力されることになる。そして、
出力されるメンバーシップ関数のグレードは制御電圧Ｖ
　によって変えられる。

第２１図および第２２図は、スイッチ・アレイとしてバ
ス争トランジスタ・アレイ７５Ｂを用いたＧＣ−ＭＦＧ
を示している。

電圧分布発生回路７４Ｂは、メンバーシップ関数をｌ！
のレベルには子化するために、　１０個の直列抵抗７１
からなる分圧回路を有し、この分圧回路に制御電圧Ｖ　
が印加される。アース端子および抵抗の接続点にはファ
ジィ真理値電圧０゜Ｖ　　−Ｖ　　／１０　、Ｖ　　−
２Ｖ　　／１０．−、　　Ｖ、９−ｃｌ　　　ｃ　　　
　　ｃ２　　　　℃９Ｖ　　／１０．Ｖ　　　−Ｖ　　
が現われ、これらはｃ　　　　　ｃｌｏ　　　ｃファジィ真理値０．１／ｌｏ、・・・、９／１０および
１にそれぞれ対応する。これらの電圧Ｖ。１〜ｖｃｌＯ
ちまた制御電圧Ｖ　によって可変である。またこの発生
回路７４Ｂはラベル−ＺＨのメンバーシップ関数の値が
プログラムされたＰＲＯＭを備えている。

このＦＲＯＭには、上記電圧源およびグランドに接続さ
れた電源ラインＶＬと、パス・トランジスタ・アレイ７
５Ｂを紅で出力端子まで接続された出力ラインＯＬとが
設けられている。ＰＲＯＮｉ、を上下の２層のＡ（層よ
りなり、第１層に出力ラインＯＬが。

第２層に電源ラインＶＬがそれぞれ形成されている。こ
れら上ドの２層は絶縁層たとえば光感性ポリイミドによ
って絶縁されている。これらの層の交叉点にスルーホー
ルを形成することによってメンバーシップ関数の形がプ
ログラムされる。スルーホールはマスクＲＯＭ技術を用
いて形成することができるので、任意の形のメンバーシ
ップ関数がプログラムできる。ラインＶＬとラインＯＬ
との結節点を示す黒丸がスルーホールを示している。ス
ルーホールが形成されている点においてラインＶＬとラ
インＯＬとが接続され、ファジィ真理値電圧がバス・ト
ランジスタ・アレイ７５Ｂに転送される。２つのライン
ＶＬとＯＬの結節点をフィールドＲＯＭ技術、すなわち
高電圧を印加することによって所望の交点を絶縁破壊す
ることによって短絡するようにしてもよい。

パス争トランジスタ・アレイ７５Ｂは、電圧分布発生回
路７４Ｂからのびた出カラインＯＬ、デコーダ７８Ｂの
７つの出力端子に接続された信号ラインＳＬ、　　これ
らのラインの交点の電圧を左または右に４デイジツトま
たは８デイジツト分だけシフトさせるための斜めのライ
ンＢＬ、ならびに信号ラインＳＬと出力ラインＯＬおよ
び斜めラインＢＬとの交点にそれぞれ設けられ、かつ信
号ラインＳＬの電圧によって制御されるスイッチング素
子、　Ｐ　Ｍ　ＯＳ　Ｐ　ＩＥ　１’　７５　ｃから構
成されている。このスイッチング素子７５ｃの接続の様
子は第２２図に示されている。デコーダ７ＧＢに接続さ
れた７本の信号ラインＳＬまたはそれらのラインによっ
て制御されるスイッチング素子の列をそれぞれスイ・ソ
チ列１、　２．・・・Ｓ７とする。８１〜Ｓ７はこれら
ＳのラインＳＬ七の信号をさすときもある。

スイッチ列Ｓ１は電圧分布発生回路７４Ｂにプログラム
されたメンバーシップ関数を４デイジ・ント左にシフト
し、スイッチ列Ｓ、Ｓ４およびＳ６は４デイジツト右に
、８デイジツト左に、および８デイジツト右にそれぞれ
シフトする。スイ・ン千列Ｓ　およびＳ５はプログラム
されたメン１＜　−シップ関数を右または左にシフトす
るものではなく、それを出力端子に直接に送り出す。ス
イ・ソ千列Ｓ７は接地されたスイ・ソチ・アレイであっ
て、このスイッチＳ　がオン、他のスイッチＳ１〜Ｓ　
がオフのときにすべての出力端子をグランド・レベルに
落とす。

メンバーシップ関数のラベルと信号ｓ　　−８７■ のバイナリイ・レベルとの関係が第２３図に示されてい
る。デコーダ７６Ｂは２人力する３ビツトのバイナリイ
信号ｃ　＋　、Ｃ２、Ｃａ　　（ＯＶまたは＋５Ｖ）を
第２３図に示すテーブルにしたがって７ビツトのバイナ
リイ信号Ｓ　　−３７（−５Ｖ　ｒＬレベル」または＋
５ＶｒＨレベル」）に変換するものであり、具体的には
第２４図に示されるようにＮＡＮＤゲート７７とインバ
ータ７８との組合せから構成される。

たとえば２人力したラベルがＰＬの場合には。

スイッチ列Ｓ　と８６がオンになる。電圧分布発主回路
７４Ｂにプログラムされたメンバーシップ関数は、スイ
ッチ列Ｓ３を通して４デイジツト右にシフトされ、さら
にスイッチ列Ｓ６を通して８デイジツト右にシフトされ
る。したがって、プログラムされたメンバーシップ関数
は１２デイジツト右にシフトされ、出力端子に現われる
メンバーシップ関数はＰＬ（正の大きな値）となる。

第２１図において、電圧分布発生回路７４Ｂのグランド
・レベルに接続されたラインＶＬには、中央の２５本の
出力ラインＯＬに加えて、その左右において３１２本ず
つの出力ラインＯＬに平行なうインと斜めラインＢＬと
が接続され、これらのラインと信号ラインＳＬとの交点
にスイ・ソチ列Ｓ１゜Ｓ２．ｓ　　、ｓ　　、ｓＢが設
けられている。これは、プログラムされたメンパージ・
ノブ関数がどのようにシフトされようと、グランド・レ
ベルの信号を出力端子に確実に出力させるようにするた
めのちのである。

パス・トランジスタ・アレイ７５Ｂはファジィ真理値電
圧（０〜５Ｖ）を減衰させることなく出力端子に通さな
ければならない。通常のＰＭＯ８回路では、もしファジ
ィ真理値電圧がＰＭＯ８ＰＥＴのスレシホールド電圧よ
りも低いときには、　ＰＭＯ８ＰＥＴは。

ゲート電圧Ｖ　（デコーダの出力）がＯｖであれば、完
全なオン状態にはならない。ＰＭＯ８ＰＥＴが完全にオ
ン状態となるようにするために、ｖＧを一５Ｖ程度にす
る必要がある。このために。

上述したようにデコーダ７６Ｂは一５Ｖ（Ｌ）。

＋５Ｖ（Ｈ）をとる出力を発生するように構成されてい
る。このような出力信号Ｓ　−８７を発生する第２４図
のデコーダを・構成するＮＡＮＤゲート７７の一例が第
２５図に示されている。

上述の説明では、ファジィ・メンバーシップ関数は山形
ないしは一二角形状のものとして示されている。しかし
ながら、メンバーシップ関数としては種々のものが煮え
られるし、必要に応じて異なる形のものを選択できるよ
うにしておくことが好ましい。

第２６図は、第１９図に示されるタイプのＧＯ−ＭＰＧ
に七に適用ｒ＋Ｊ能な電圧分布発生回路であって、ファ
ジィ・メンバーシップ関数形を選択できるようにした回
路を示している。制御電圧■　によって制御される分圧
電圧■。１〜■ｃ４が現われる結節点に接続された電圧
ラインＶＬに、山形ないしは三角形状のファジィ・メン
バーシップ関数形を表わす電圧分布を出力するように結
線された出力ラインＯＬＩと２台形状の関数形を表わす
電圧分布を出力するように結線された出力ラインＯＬ２
とが設けられている。これらのラインＯＬＩ、ＯＬ２に
はそれぞれスイッチング素子、　ＮＨＯ２ＦＥＴ　７Ｑ
Ａ。

７０Ｂが接続され、これらのスイッチング素子の出力側
においてラインＯＬＩ、ＯＬ２は出力端子に接続される
出力ラインＯＬに接続されている。スイッチング素子７
０Ｂは選択信号Ｃによって直接に、素子７０Ａはインバ
ータ７９を介してそれぞれ制御される。

選択信号ＣがＬレベルの場合にはスイッチング素子７０
Ａがオンとなって、山形ないしは三角形状のメンバーシ
ップ関数形を表わす電圧が出力ラインＯＬに出力される
。逆に信号ＣがＨレベルの場合には素子７０Ｂかオンと
なるので台形の関数形を表イ）す電圧が出力される。こ
のようにして。

ファジィ・メンバーシップ関数形を選択することが可能
となる。

第２６図の回路において、　ＰＥＴ　７０Ａ、　７０Ｂ
のスレシホールド値電圧をＶＴＩＩ（通常１ｖ程度）と
すれば、これらのＦＥＴを制御する選択信号Ｃのバイナ
リイ・レベルは、ＬレベルがｖＴＨ以下、ＨレベルがＶ
、ｒＩＩ＋５Ｖ以上であればよい。ここで５Ｖは、制御
電圧Ｖ　の最大電圧である。

電圧分布発生回路における発生電圧の分布形。

すなわちファジィ・メンバーシップ関数形は、上述した
２つの形のみならず、３つ以上の形をあらかじめ作成し
ておいてこれらのうちから１つを選択できるようにする
こともできる。また、関数形の選択は第２１図に示すＧ
Ｃ−ＭＦＧにも適用可能であるのはいうまでもない。

電圧分布発生回路は複数のラインーにに分布した電圧信
号を発生する。したがって、１つの電圧分布発生回路の
出力電圧を１梨数のスイッチ・アレイ７５に与えること
が可能である。第２７図は、１つの電圧分布発生回路７
４と、この出力電圧が与えられる複数のスイッチ・アレ
イ７５とを含むＧＣ−ＭＦＧを示している。谷スイッチ
・アレイ７５はそれぞれのデコーダ７Ｇによって駆動さ
れる。各デコーダ７６には同じまたは異なるラベルのコ
ード信号が与えられる。したがって、このＧＣ−ＭＦＧ
からは複数の同じまたは異なるメンバーシップ関数を表
わす電圧分布を得ることができる。しかもこれらの複数
のメンバーシップ関数のグレードを制御電圧Ｖ　によっ
て等しくかつ同時に制御できる。

次にＧＣ−ＮＰＣの具体例について第２８図を参照して
説明する。メンバーシップ関数回路３１ａ、　３１ｂは
電圧て表イツされた゛メンバーシップ関数を発生するの
で、それらのラベルＬＡ、ＬＢ、は電圧でＬｐえられ（
これらのラベル電圧をそれぞれｖＬＡ’■　とする）１
人力Ｘ　　ｒＶＢも電圧信号で与え１、ｎ　　　　　　
　　　　　　　　　　Ａられる（入力端子信号をそれぞ
れＶ　　、Ｙ　　とすｙる）。メンバーシップ関数回路３１ａ、　３１ｂは上述
した二角形状のメンバーシップ関数ＭＦ１を表わす電圧
信号を出力するものである。２つのメンバーシップ関数
回路３１ａと３１ｂは全く同じ構成であるから一方の回
路３１ａについて説明する。メンバーシップ関数回路３
１ａは２つの差動回路８１．６２を含んでいるので、ま
ずこれらの回路の動作について差動回路６２を例にとっ
て第２９図および第３０図を参照して説明する。

第２９図において、差動回路６２は２つのトランジスタ
Ｑ　　、Ｑ　　を含んでおり、これらのトランジスタの
エミッタ間には可変抵抗Ｒ２２が接続されている。一方
のトランジスタＱ６１のベース（これがメンバーシップ
関数回路の入力端子となる）には入力端子■　が与えら
れ、他方のトランジスタＱ８２のベースにはラベルを表
わす電圧ｖＬＡが与えられる。電流Ｉが電流源Ｑ５４に
よって両トランジスタＱ　　、Ｑ　　のエミッタに供給
されている。

トランジスタＱ　に流れる電流を１　　、トランジスタ
Ｑ６２に流れる電流を工。２とすると、第３０図（Ａ）
に示すように、Ｖ＜ＶＬＡのときにはトランジスタＱ６
２に１６２−１の電流が流れ、トランジスタＱ６□には
電流は流れない（１６、−０）。入力電圧Ｖ　がラベル
ｖＬＡ以上になると、トランジスタＱ　の電流■６□は
直線的に減少し、トランジスりＱ６１に流れる電流Ｉ６
、が０から直線的に増大していく。そしてＶ　　−Ｖ　
ＬＡ　＋　Ｒ２２１になったときに、Ｉ６゜−０，１６
１−１となり、これ以上に太きＬＳＶ　　の領域におい
てはこの状態に保たれる。

電流ミラーＣＭ　２が設けられ、この電流ミラーはトラ
ンジスタＱ　に流れる電流”　８２によって駆動される
。電流ミラーＣＭ　２の出力側に抵抗ＲＬが接続され、
この抵抗ＲＬに現われる電圧を電圧Ｘ　とする。電圧ｘ
２はｘ２−Ｉ６２ＲＬで与えられるので、この電圧ｘ２
は入力電圧Ｖｘの変化に対して第３０図（Ｂ）に実線で
示すように変わる。電圧ｘ２が直線的に☆化する部分の
勾配は−Ｒｔ、　／Ｒで与えられる。したがって、抵抗
Ｒ２２の値を変えることによってこの勾配を変えること
ができる。

第２８図において、もう１つの差動回路Ｂ１も差動回路
６２と同じ構成である。入力電圧Ｖ　が与えられるトラ
ンジスタＱ５１およびラベル電圧ｖＬＡが与えられるト
ランジスタＱ５２に流れる電流をそれぞれＩ　　、Ｉ　
　とすると、これらの電流は入力電圧■　に対して第３
０図（Ｃ）に示すように変化する。

電流ミラーＣＭ　　はトランジスタＱ５１に流れる電流
■５１によって駆動される。電流ミラーＣＭ１の出力側
に接続された抵抗Ｒ０には電流■５１が流れるから、こ
の抵・抗Ｒｔ、で降下される電圧ＸｔはＸ　　””　ｌ
　ｓ　ｔ　Ｒｔ、となる。入力電圧ｖｘに対する雷■ 圧×１の変化を示すグラフが第３０図（Ｄ）の実線であ
る。電圧Ｘ１が直線的に増加する部分の勾配はＲＬ／Ｒ
２□で与えられる。抵抗Ｒ２□は差動回路６１の２つの
トランジスタＱ５１とＱ５２のエミッタ間に接続された
抵抗であり、この抵抗Ｒ２、の値ヲ変えることにより上
記勾配が変化する。

メンバーシップ関数回路３１ａには２人力のＭＩＮ回路
が含まれている。−Ｆ述した電圧Ｘ　ｔ　、　Ｘ２は旧
Ｎ回路を構成するトランジスタＱ１□、Ｑ１□のベース
に与えられる。これらのトランジスタＱＩＩ　”１２の
エミッタに現われる出力電圧ｖＡ（μＡ）は電圧ｘｌと
ｘ２のＭＩＮ演算結果であり、そのグラフが第３０図（
Ｅ）に実線で示されている。出力電圧Ｖ＾は入力電圧ｖ
ｘに対して三角形状に変化し、三角形状のメンバーシッ
プ関数ＭＦ１を表わす。そして、ピーク値に対応する入
力電圧がラベル電圧ｖＬＡである。また抵抗Ｒ２□また
はＲ２２によって、たとえば第５図（Ｂ）にＳＬ、ＳＬ
２で示すように、勾配が変えられる。

他のメンバーシップ関数回路３１ｂからも同じように、
設定されたラベル電圧■ＬＢの下で入力電圧■　に対応
したメンバーシップ関数値（μＢ）をｙ′ 表わす出力電圧Ｖｎが得られる。

ＭＩＮＭ路２４ａ（ファジィ推論合成回路１４ａに含ま
れでいる。第１５図参照）は、ワイヤード０Ｒ６３と電
流源６４とを含む。そして、上記のメンバーシップ関数
回路３１ｇ、　３１ｂの出力電圧ｖ　、ＶＢがワイヤー
ド０Ｒ６３に与えられる。ワイヤード０Ｒ６３の出力が
ａＭｌ（ａＭ）に対応する旧Ｎ演算結果を表わす電圧Ｖ
Ｍとなる。

さらに詳しく述べれば、メンバーシップ関数回路３１ａ
のトランジスタＱＩＩ　”１２と、メンバーシップ関数
回路３１ｂのトランジスタＱ１１”１２と、ワイヤーＦ
ＯＲ８３と、電流源８４とによって４人力の旧Ｎ回路が
構成されているといえる。

第３０図（Ｅ）のグラフから分るようにメンバーシップ
関数回路３１ａ、　３１ｂにおけるメンバーシップ関数
のピーク値はＩＲ，、で決定される。抵抗Ｒ，を一定と
すれば、電流Ｉを変えることによりピーク値が変化する
。

グレード制御回路５１は与えられた制御電圧Ｖ　に応じ
て電流■を変化させるための回路である。グレード制御
回路５１には電流源として働く電流ミラーＣＭ４があり
、この電流ミラーＣＭ　４とメンバーシップ関数回路３
１ａの電流源としてのＩ・ランジスタＱ５３”５４およ
びメンバーシップ関数回路３１ｂの電流源としてのトラ
ンジスタＱ５３Ｑ５４はマルチ電流ミラーを構成してい
る。したがって、電流ミラーＣＭ４に流れる電流Ｉに等
しい電流がこれらのトランジスタＱ５３”５４に流れる
ことになる。電流ミラーＣＭ４はコンデンサＣ１を含ん
でいる。このコンデンサＣＩは位相補償用のコンデンサ
である。第１７図のように電圧調整回路４の出力をグレ
ード制御回路５１の入力Ｖ。

にフィードバックした際の発振はこのコンデンサＣ１で
防止できる。

この電流ミラーＣＭ４はもう１つの電流ミラーＣＭ５を
駆動する。この電流ミラーＣＭ５の一方のトランジスタ
のコレクタには抵抗Ｒが接続されている。この抵抗Ｒに
電流Ｉが流れることにより、ＶＲ−ＩＲｏの電圧が現わ
れる。

グレード制御回路５１には差動回路６５とこれを駆動す
る電流源Ｃ８とが設けられている。差動回路６５は２つ
のトランジスタＱ７１”７２を含みそれらのエミッタは
等しい値の２つの抵抗Ｒ２３”２４によって接続され、
この２つの抵抗の接続点が電流源Ｃ８の出力側に接続さ
れている。一方のトランジスタＱ７１のベースには制御
電圧ｖｃが与えられ、他ｈ゛のトランジスタＱ７２のベ
ースには上記の電圧ＶＲが与えられている。これらの電
圧Ｖ。

とＶＲとが等しい場合には電流ミラーＣＭ３によって両
トランジスタＱ７１．Ｑ７２に等しい電流が流れる。

電圧Ｖ　とＶ１ンとが等しくない場合には両トランジス
タに流れる電流１１と■２には差が生じる。電流ミラー
ＣＭ　　は両トランジスタＱ７１とＱ７□とに等しい電
流を流すように働くので、？！！流Ｉ　と■　の差の電
流は、トランジスタＱ７２のコレクタ側に接続されたト
ランジスタＱ７３のベースに流れ、トランジスタＱ７３
のエミッタにその差の電流増幅率β倍の電流が流れる。

トランジスタＱ７３のエミッタはツェナー・ダイオード
ＺＤを介して電流ミラーＣＭ４に接続されているので、
電流ミラーＣＭ４に流れる電流が変化する。この電流変
化は抵抗Ｒに流れる電流■の変化として現われ、電圧Ｖ
Ｒが制御電圧、ｖｏに等しくなるように作用する。ツェ
ナー・ダイオードＺＤはトランジスタＱ７３のエミッタ
に適当な電位を与えるためのものであり、トランジスタ
を複数個設けることによりこれに代えてもよい。

電圧Ｖ　とＶＲとの差をΔＶ　、Ｒ２３”　Ｒ２４−〇ｒ　とすると電流！、主電圧Ｒは次式で与えられる。

１　−　　（１／ｒ　　　）　　・　β　−ΔＶＶ　　
−ＲＩ−（１／ｒ　　）・β・Ｒ８Ｒｏ　　　　　　　
　　　　　　　ｅ Δ　Ｖ −（１／ｒ　）・β・Ｒ（ｖ　−ｖＲ）ｅ　　　　　　
　　　　　　　　ＯＣしたがって。

ｖＲ−［（１／ｒ８）−β−Ｒｏ／＋１＋（１／ｒ　　
　　）　　　・　β　・　Ｒ）　　コ　　・　ｖ。

ＣＯここで　（１／ｒ　　）　　・β・Ｒ〉〉１とすると。

ｅ　　　　　　　　　　　　　　Ｏ ■１７　″■ｃとなる。したがって、抵抗Ｒに流れる電流Ｉは１−Ｖ　
　／ＲＣＯとなる。

以上のようにして、制御電圧Ｖ　によって電流■が制御
され、メンバーシップ関数回路３１ａ。

３１ｂのピーク電圧が、＃ド純加算回路３の出力電圧が
１となるように制御される。

【図面の簡単な説明】

第１図は第１の実施例を示すもので２重心決定回路のブ
ロック図である。第２図はファジィ情報とその重心とを説明するためのグ
ラフである。第３図は重み付き加算回路の構成例を示す回路図である
。第４図は変形例を示す回路図である。第５図から第３０図は第２の実施例を示すものである。第５図はメンバーシップ関数を示すグラフで。同図（＾）は一般的な形を、同図（Ｂ）は三角形状およ
び台形状の同関数を、同図（Ｃ）はＺ関数およびＳ関数
をそれぞれ示している。第６図は複数本の信号ライン上に分布した・電圧によっ
て表わされるメンバーシップ関数を示している。第７図はパラレル・タイプの基本的なファジィ・コンピ
ュータの概念を示すブロック図、第８図は成敗のインプ
リケーションが存在する場合の同タイプのファジィ・コ
ンピュータの概念を示すブロック図である。第９図はパラレル・り゛イブの基本的なファジィ推論エ
ンジンの構成を示すブロック図である。第１Ｏ図はファジィ推論の過程を模式的に表わした説明
図である。ｉｌ１図はパラレル・タイプの拡張されたファジィ推論
エンジンの概念を示すものであり、第１２図はその構成
を示すブロック図である。第１３図および第１４図はファジィ・コントローラにお
ける推論過程の説明図である。第１５図はパラレル・タイプのファジィ・コントローラ
の構成を示すブロック図である。第１６図は重心決定回路を適用したファジィ・コンピュ
ータの一例を示すブロック図である。第１７図は重心決定回路を適用したファジィ・コントロ
ーラの一例を示すブロック図である。第１８図はグレード・コントローラプル・メンバーシッ
プ関数回路の基本構成を示すブロック図である。第１９図は、スイッチ・マトリクスを用いて実現したグ
レード・コントローラプル・メンバーシップ関数発生回
路を示す回路図、第２０図は第１９図における記号の具
体的構成を示すものである。第２１図は、パス・トランジスタ・アレイを用いて実現
したグレード・コントローラプル・メンバーシップ関数
発生回路を示す回路図、第２２図は第２１図における記
号の具体的構成を示すもの、第２３図は第２１図におけ
るデコーダの動作を示すテーブル、第２４図は同デコー
ダの具体的構成を示す回路図、第２５図は第２４図の回
路において用いられるＮＡＮＤゲートを示す回路図であ
る。第２６図は、メンバーシップ関数形を選択できる電圧分
布発生回路を示す回路図である。第２７図はグレード・コントローラプル・メンバーシッ
プ関数発生回路の発展形態を示すブロック図である。第２８図はグレード・コントローラプル・メンバーシッ
プ関数回路の具体的構成例を示すブロック図である。第２９図はメンバーシップ関数回路を説明するために同
回路の一部を抜出して示す回路図、第３０図（Ａ）〜（
Ｅ）は同回路の信号を示すグラフである。２・・・重み付き加算回路。３・・・単純加算回路。４・・・電圧調整回路。５・・・口１変係数アレイ。１１ＧＣ，１２Ｇｃ、　　１３Ｇｃ・・・グレード争コントローラプル・メンノく−シップ
関数発生回路。１４・・・ファジィ推論エンジン。１４ａ・・・ファジィ推論合成回路。３１ａ、３１ｂ・・・グレード・コントローラブル−メンノ（−シップ
関数回路。５１・・・グレード制御回路。ＱＩ”２・・・ＭＯＳ　　ＦＥＴ。以　　上第２図第３図

Claims

【特許請求の範囲】

（１）複数本のライン上に分布したファジィ情報を表わ
す電気信号のそれぞれに、ラインの順位に応じた値を乗
じてそれらを加算する第１の重み付き加算回路、複数本のライン上に分布した上記電気信号を加算する第
２の単純加算回路、および第２の単純加算回路の出力信号が１に相当する値を表わ
すように上記電気信号に関連する回路部分を制御する制
御手段、を備えた重心決定回路。
（２）メンバーシップ関数を表わす信号を出力するメン
バーシップ回路の出力信号に基づいて所定のファジィ推
論を実行し、複数本のライン上に分布した推論結果を表
わす信号を出力するファジィ処理装置に適用され、複数本のライン上に分布した推論結果を表わす信号のそ
れぞれに、ラインの順位に応じた値を乗じてそれらを加
算する第１の重み付き加算回路、複数本のライン上に分
布した推論結果を表わす信号を加算する第２の単純加算
回路、および第２の単純加算回路の出力信号が１に相当
する値を表わすように上記メンバーシップ回路の出力す
る信号のレベルを制御するグレード制御手段、を備えた
重心決定回路。