JPH0253619B2 - - Google Patents
Info
- Publication number
- JPH0253619B2 JPH0253619B2 JP58041181A JP4118183A JPH0253619B2 JP H0253619 B2 JPH0253619 B2 JP H0253619B2 JP 58041181 A JP58041181 A JP 58041181A JP 4118183 A JP4118183 A JP 4118183A JP H0253619 B2 JPH0253619 B2 JP H0253619B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- state
- circuit
- transistor
- engine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 239000006200 vaporizer Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02D—CONTROLLING COMBUSTION ENGINES
- F02D41/00—Electrical control of supply of combustible mixture or its constituents
- F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
- F02D41/26—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor
- F02D41/28—Interface circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Mechanical Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Control Of The Air-Fuel Ratio Of Carburetors (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
Description
【発明の詳細な説明】
本発明はエンジンの電子制御装置のチエツク装
置に関する。
置に関する。
エンジンの電子制御装置はエンジンの状態に関
する情報を各種検出スイツチで検出してその情報
を制御回路で処理しエンジンを制御する装置であ
る。例えば、エンジンの電子制御気化器では、ス
ロツトルバルブが一定の開度であることをアクセ
ルスイツチで検出してその信号を基にして制御回
路により増量補正等の処理をしている。このよう
な制御装置にはアクセルスイツチ等の検出スイツ
チの動作が適正か否かのチエツクが必要である。
する情報を各種検出スイツチで検出してその情報
を制御回路で処理しエンジンを制御する装置であ
る。例えば、エンジンの電子制御気化器では、ス
ロツトルバルブが一定の開度であることをアクセ
ルスイツチで検出してその信号を基にして制御回
路により増量補正等の処理をしている。このよう
な制御装置にはアクセルスイツチ等の検出スイツ
チの動作が適正か否かのチエツクが必要である。
従来は、テスタを用いてアクセルスイツチ自体
の動作をチエツクし、スイツチが異常か否かを判
断していたが、アクセルスイツチが何等かの原因
である抵抗を持つた場合、またはアクセルスイツ
チから電子制御装置までのワイヤハーネス間が断
線している場合には、異常を検出することができ
なかつた。
の動作をチエツクし、スイツチが異常か否かを判
断していたが、アクセルスイツチが何等かの原因
である抵抗を持つた場合、またはアクセルスイツ
チから電子制御装置までのワイヤハーネス間が断
線している場合には、異常を検出することができ
なかつた。
そこで、本発明の目的はエンジンの電子制御装
置の検出スイツチの動作が正常か否かをチエツク
ターミナルでチエツクできるエンジンの電子制御
装置のチエツク装置を提供することにある。
置の検出スイツチの動作が正常か否かをチエツク
ターミナルでチエツクできるエンジンの電子制御
装置のチエツク装置を提供することにある。
前記目的を達成するために本発明によるエンジ
ンの電子制御装置のチエツク装置は、エンジンの
状態に関する情報を検出する検出スイツチからの
信号を制御回路で処理してエンジンを制御する電
子制御装置において、アクセルスイツチに接続さ
れており電源が投入されたときに第一の状態を保
ち前記アクセルスイツチが正常な動作をしたとき
に前記第一の状態から第二の状態に変化させられ
制御信号を発生する半導体スイツチと、前記半導
体スイツチが前記第一の状態になつたことを記憶
保持する記憶回路と、前記記憶回路の出力と前記
半導体スイツチの出力が接続されており前記半導
体スイツチが前記第一の状態を経て前記第二の状
態に入つたときに出力を発生する論理回路とから
構成されている。
ンの電子制御装置のチエツク装置は、エンジンの
状態に関する情報を検出する検出スイツチからの
信号を制御回路で処理してエンジンを制御する電
子制御装置において、アクセルスイツチに接続さ
れており電源が投入されたときに第一の状態を保
ち前記アクセルスイツチが正常な動作をしたとき
に前記第一の状態から第二の状態に変化させられ
制御信号を発生する半導体スイツチと、前記半導
体スイツチが前記第一の状態になつたことを記憶
保持する記憶回路と、前記記憶回路の出力と前記
半導体スイツチの出力が接続されており前記半導
体スイツチが前記第一の状態を経て前記第二の状
態に入つたときに出力を発生する論理回路とから
構成されている。
前記構成によれば本発明の目的は完全に達成で
きる。
きる。
以下、図面等を参照して本発明をさらに詳しく
説明する。
説明する。
第１図は本発明によるエンジンの電子制御装置
のチエツク装置の実施例を示した回路図、第２図
は動作を説明するための波形図である。本実施例
では電子制御気化器のアクセルスイツチを例にし
て説明する。
のチエツク装置の実施例を示した回路図、第２図
は動作を説明するための波形図である。本実施例
では電子制御気化器のアクセルスイツチを例にし
て説明する。
アクセルスイツチ１はスロツトルバルブの開度
が一定角度θに達したときにオンするスイツチで
あり、フイルタ回路２に接続されている。フイル
タ回路２は抵抗R2とコンデンサＣとからなり、
アクセルスイツチ１との接続点にはバツテリ電源
VBが抵抗R1を介して接続されている。フイルタ
回路２の出力は抵抗R3を介してトランジスタTr1
のベースに接続されている。トランジスタTr1は
電源VBが投入されたときにオン状態を保ち、ア
クセルスイツチ１をオンしたときにオン状態から
オフ状態に変化して制御信号を発生するためのも
のである。トランジスタTr1のコレクタには定電
圧源からの基準電圧Vccが抵抗R5を介して接続さ
れている。
が一定角度θに達したときにオンするスイツチで
あり、フイルタ回路２に接続されている。フイル
タ回路２は抵抗R2とコンデンサＣとからなり、
アクセルスイツチ１との接続点にはバツテリ電源
VBが抵抗R1を介して接続されている。フイルタ
回路２の出力は抵抗R3を介してトランジスタTr1
のベースに接続されている。トランジスタTr1は
電源VBが投入されたときにオン状態を保ち、ア
クセルスイツチ１をオンしたときにオン状態から
オフ状態に変化して制御信号を発生するためのも
のである。トランジスタTr1のコレクタには定電
圧源からの基準電圧Vccが抵抗R5を介して接続さ
れている。
トランジスタTr1と抵抗R5の接続点(b)は分岐し
て、一方は制御回路３に接続されており、他方は
記憶回路４，５に接続されている。制御回路３は
電子制御気化器の制御回路であつて、トランジス
タTr1の出力に応じて気化器に介して増量補正等
の処理を行う回路である。記憶回路４はトランジ
スタTr1の出力がローレベルであるときにハイレ
ベルの信号を記憶保持して出力する回路であり、
記憶回路５はトランジスタTr1の出力がハイレベ
ルのときにハイレベルの信号を記憶保持して出力
する回路である。なお、記憶回路５は検出スイツ
チがオンしたのち直ちにオフしてしまうスイツチ
であり、かつ測定に一定時間を要する場合には必
要であるが、アクセルスイツチ１のようにオンし
続けるスイツチであり、運転席にあるチエツクタ
ーミナルでチエツクのできるような場合には必ず
しも必要はない。
て、一方は制御回路３に接続されており、他方は
記憶回路４，５に接続されている。制御回路３は
電子制御気化器の制御回路であつて、トランジス
タTr1の出力に応じて気化器に介して増量補正等
の処理を行う回路である。記憶回路４はトランジ
スタTr1の出力がローレベルであるときにハイレ
ベルの信号を記憶保持して出力する回路であり、
記憶回路５はトランジスタTr1の出力がハイレベ
ルのときにハイレベルの信号を記憶保持して出力
する回路である。なお、記憶回路５は検出スイツ
チがオンしたのち直ちにオフしてしまうスイツチ
であり、かつ測定に一定時間を要する場合には必
要であるが、アクセルスイツチ１のようにオンし
続けるスイツチであり、運転席にあるチエツクタ
ーミナルでチエツクのできるような場合には必ず
しも必要はない。
記憶回路４および５の出力はアンド回路６に接
続されており、アンド回路６の出力はインバータ
In、抵抗R6を介してトランジスタTr2のベースに
接続されている。トランジスタTr2のコレクタに
はバツテリ電圧VBが抵抗R8を介して接続されて
おり、抵抗R8とトランジスタTr2の接続点(f)には
チエツクターミナル７が設けられている。
続されており、アンド回路６の出力はインバータ
In、抵抗R6を介してトランジスタTr2のベースに
接続されている。トランジスタTr2のコレクタに
はバツテリ電圧VBが抵抗R8を介して接続されて
おり、抵抗R8とトランジスタTr2の接続点(f)には
チエツクターミナル７が設けられている。
つぎに、本発明によるエンジンの電子制御装置
のチエツク装置の実施例の動作を説明する。
のチエツク装置の実施例の動作を説明する。
まず、t1の時点で、図示しないイグニツシヨン
スイツチをオンすると、（第２図IGSW）、それぞ
れの電源端子に電圧VB，Vccが供給される。こ
のとき、アクセルスイツチ１はまだオフされてい
るので、トランジスタTr1はオン状態となり(b)点
の電位はローレベルである（第２図ｂ）。したが
つて、記憶回路４はトランジスタTr1のローレベ
ルの信号によりハイレベルの信号を記憶保持して
出力する（第２図ｃ）。この時点では、アンド回
路６の出力はローレベルであるため（第２図ｅ）、
インバータInを介してトランジスタTr2をオンさ
れ、チエツクターミナル７では電圧0Vが測定さ
れる（第２図ｆ）。
スイツチをオンすると、（第２図IGSW）、それぞ
れの電源端子に電圧VB，Vccが供給される。こ
のとき、アクセルスイツチ１はまだオフされてい
るので、トランジスタTr1はオン状態となり(b)点
の電位はローレベルである（第２図ｂ）。したが
つて、記憶回路４はトランジスタTr1のローレベ
ルの信号によりハイレベルの信号を記憶保持して
出力する（第２図ｃ）。この時点では、アンド回
路６の出力はローレベルであるため（第２図ｅ）、
インバータInを介してトランジスタTr2をオンさ
れ、チエツクターミナル７では電圧0Vが測定さ
れる（第２図ｆ）。
いま、t2の時点でアクセルの開度がθを越えア
クセルスイツチ１がオンされると（第２図ａ）ト
ランジスタTr1はオフされて、ｂ点の電位はハイ
レベルとなる（第２図ｂ）。したがつて、記憶回
路５はトランジスタTr1のハイレベルの信号によ
りハイレベルの信号を記憶保持して出力する（第
２図ｄ）。この時点で、アンド回路６はハイレベ
ルになるため（第２図ｅ）、インバータInを介し
てトランジスタTr2をオフされ、チエツクターミ
ナル７には電圧VBが現れる（第２図ｆ）。したが
つて、アクセルスイツチ１がオンし正常に作動し
ていることがわかる。
クセルスイツチ１がオンされると（第２図ａ）ト
ランジスタTr1はオフされて、ｂ点の電位はハイ
レベルとなる（第２図ｂ）。したがつて、記憶回
路５はトランジスタTr1のハイレベルの信号によ
りハイレベルの信号を記憶保持して出力する（第
２図ｄ）。この時点で、アンド回路６はハイレベ
ルになるため（第２図ｅ）、インバータInを介し
てトランジスタTr2をオフされ、チエツクターミ
ナル７には電圧VBが現れる（第２図ｆ）。したが
つて、アクセルスイツチ１がオンし正常に作動し
ていることがわかる。
一方、アクセルスイツチ１がオンされたときに
アクセルスイツチ１が何等かの原因である抵抗を
持ち、トランジスタTr1をオンオフすることがで
きない状態になり、またアクセルスイツチ１と制
御装置までのワイヤハーネス間が断線していたと
すると、トランジスタTr1はオンのままであるの
で、記憶回路４はハイレベルの信号を記憶して出
力するが、トランジスタTr1がローレベルのうち
は記憶回路５はローレベルであるので、アンド回
路６はローレベルを出力するので、インバータIn
を介してトランジスタTr2がオンされてチエツク
ターミナル７では電圧0Vが測定される。
アクセルスイツチ１が何等かの原因である抵抗を
持ち、トランジスタTr1をオンオフすることがで
きない状態になり、またアクセルスイツチ１と制
御装置までのワイヤハーネス間が断線していたと
すると、トランジスタTr1はオンのままであるの
で、記憶回路４はハイレベルの信号を記憶して出
力するが、トランジスタTr1がローレベルのうち
は記憶回路５はローレベルであるので、アンド回
路６はローレベルを出力するので、インバータIn
を介してトランジスタTr2がオンされてチエツク
ターミナル７では電圧0Vが測定される。
アクセルスイツチ１が機構的に作動しないとき
には、トランジスタTr1がオン状態を持続し出力
はローレベルであるので、同様にしてトランジス
タTr2がオンされてチエツクターミナル７では電
圧0Vが測定される。
には、トランジスタTr1がオン状態を持続し出力
はローレベルであるので、同様にしてトランジス
タTr2がオンされてチエツクターミナル７では電
圧0Vが測定される。
以上詳しく説明したように本発明によれば、イ
グニツシヨンスイツチをオンしたのちアクセルを
踏み込めば、正常なときにはチエツクターミナル
７では電圧VBＶが測定され、異常のときにはチ
エツクターミナル７では電圧0Vが測定されるの
で、アクセルスイツチの動作が正常が否かを容易
にチエツクをすることができる。つまり、検出ス
イツチがオンしても、半導体スイツチの状態が変
化しなければ、チエツクターミナルから異常の信
号が検出されるので、アクセルスイツチ１が何等
かの原因である抵抗を持ちトランジスタTr1をオ
ンオフすることができない状態になつたり、また
アクセルスイツチ１と制御装置までのワイヤハー
ネス間が断線していたときにも異常を検出するこ
とができる。
グニツシヨンスイツチをオンしたのちアクセルを
踏み込めば、正常なときにはチエツクターミナル
７では電圧VBＶが測定され、異常のときにはチ
エツクターミナル７では電圧0Vが測定されるの
で、アクセルスイツチの動作が正常が否かを容易
にチエツクをすることができる。つまり、検出ス
イツチがオンしても、半導体スイツチの状態が変
化しなければ、チエツクターミナルから異常の信
号が検出されるので、アクセルスイツチ１が何等
かの原因である抵抗を持ちトランジスタTr1をオ
ンオフすることができない状態になつたり、また
アクセルスイツチ１と制御装置までのワイヤハー
ネス間が断線していたときにも異常を検出するこ
とができる。
なお、アクセルスイツチだけでなく、オンオフ
の２つの状態のあるスイツチであれば、容易に本
発明に適用することができる。また、単数のスイ
ツチのチエツクだけでなく、複数のスイツチのチ
エツクを同一のターミナルですることもできる。
の２つの状態のあるスイツチであれば、容易に本
発明に適用することができる。また、単数のスイ
ツチのチエツクだけでなく、複数のスイツチのチ
エツクを同一のターミナルですることもできる。
第１図は本発明によるエンジンの電子制御装置
のチエツク装置の実施例を示した回路図、第２図
は動作を説明するための波形図である。 １……アクセルスイツチ、２……フイルタ回
路、３……制御回路、４，５……記憶装置、６…
…アンド回路、７……チエツクターミナル、R1
〜R8……抵抗、Tr1，Tr2……トランジスタ、In
……インバータ。
のチエツク装置の実施例を示した回路図、第２図
は動作を説明するための波形図である。 １……アクセルスイツチ、２……フイルタ回
路、３……制御回路、４，５……記憶装置、６…
…アンド回路、７……チエツクターミナル、R1
〜R8……抵抗、Tr1，Tr2……トランジスタ、In
……インバータ。
Claims (1)
- １ エンジンの状態に関する情報を検出する検出
スイツチからの信号を制御回路で処理してエンジ
ンを制御する電子制御装置において、アクセルス
イツチに接続されており電源が投入されたときに
第一の状態を保ち前記アクセルスイツチが正常な
動作をしたときに前記第一の状態から第二の状態
に変化させられ制御信号を発生する半導体スイツ
チと、前記半導体スイツチが前記第一の状態にな
つたことを記憶保持する記憶回路と、前記記憶回
路の出力と前記半導体スイツチの出力が接続され
ており前記半導体スイツチが前記第一の状態を経
て前記第二の状態に入つたときに出力を発生する
論理回路とから構成したことを特徴とするエンジ
ンの電子制御装置のチエツク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4118183A JPS59168244A (ja) | 1983-03-11 | 1983-03-11 | エンジンの電子制御装置のチエツク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4118183A JPS59168244A (ja) | 1983-03-11 | 1983-03-11 | エンジンの電子制御装置のチエツク装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59168244A JPS59168244A (ja) | 1984-09-21 |
| JPH0253619B2 true JPH0253619B2 (ja) | 1990-11-19 |
Family
ID=12601250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4118183A Granted JPS59168244A (ja) | 1983-03-11 | 1983-03-11 | エンジンの電子制御装置のチエツク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59168244A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5580101A (en) * | 1978-12-13 | 1980-06-17 | Hitachi Ltd | Check unit for engine controller |
-
1983
- 1983-03-11 JP JP4118183A patent/JPS59168244A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5580101A (en) * | 1978-12-13 | 1980-06-17 | Hitachi Ltd | Check unit for engine controller |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59168244A (ja) | 1984-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4542462A (en) | Device for controlling a vehicle charging system | |
| JP2826839B2 (ja) | 車輛用安全装置の制御回路 | |
| US4463271A (en) | Transistor switching circuitry having hysteresis | |
| JPH06502820A (ja) | 電気的トリガー装置の機能不全を検出する試験回路 | |
| US20030020441A1 (en) | Power supply circuit with continued power generation after switch turn-off | |
| JPH06232712A (ja) | 負荷制御装置の保護装置 | |
| US7451025B2 (en) | Test mode circuit and reset control method therefor | |
| JPH0253619B2 (ja) | ||
| JP2002266736A (ja) | 点火回路の制御装置 | |
| JPH0253620B2 (ja) | ||
| JPH0215119B2 (ja) | ||
| JP4155621B2 (ja) | 電源回路 | |
| JPH0988708A (ja) | 温度センサ回路 | |
| JPH08198038A (ja) | 車両用電子制御ユニットのバックアップ電源装置 | |
| JPH09258853A (ja) | 計算要素のリセット装置 | |
| JPH0621793Y2 (ja) | 車両用アースの異常検出回路 | |
| JPH0868820A (ja) | 電気機器の断線検出装置 | |
| JPH069553Y2 (ja) | 電源回路 | |
| JPH0719917Y2 (ja) | 車載用電源ｉｃ | |
| JPH01154546A (ja) | 端子開放検出回路半導体装置 | |
| JPH0332443Y2 (ja) | ||
| JPH02252007A (ja) | 自動車搭載電子機器の電源装置 | |
| KR100188721B1 (ko) | 점화신호 검출이 용이한 점화회로 | |
| JP2524925Y2 (ja) | 抵抗値検出回路 | |
| KR100214964B1 (ko) | 아날로그 키보우드검출장치 |