JPH02501099A

JPH02501099A - ビデオ走査ライン中のエッジ並びにドキュメント境界部の位置を決定するための装置及び方法

Info

Publication number: JPH02501099A
Application number: JP63506417A
Authority: JP
Inventors: モートン，ロジャー・ロイ・アダムス; レッデン，ジョン・エドワード
Original assignee: イーストマン・コダック・カンパニー
Priority date: 1987-07-24
Filing date: 1988-07-13
Publication date: 1990-04-12
Also published as: DE3876090T4; DE3876090D1; DE3876090T2; EP0331687B1; WO1989001268A1; EP0331687A1; DE3876090A1; US4833722A

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】ビデオ走査ライン中のエツジ並びにドキュメント境界部の位置を決定するための装置及び方法波　術　分　野本発明は、走査されたビデオ画像の各走査ライン中に含まれているエツジの位置を決定すると共に、この走査ライン中に含まれているドキュメントの一部分の水平方向境界部（リーディング・エツジ及びトレーリング・エツジ）の位置を決定するための装置、及びそれに伴なって同装置に用いられる方法に関する。

背　景　技　術様々なドキュメントのグレイ・スケール画像が、後刻再生するためにしばしばマイクロフィルムに格納され。

これは、かさばるオリジナル・ドキュメントの格納の必要を効果的に除去することによって、格納のスペースを保持する目的で行なわれる。マイクロフィルム化されたドキュメント画像の再生（アクセス）を手動操作で行なうためには、典型的な例としては、所望の画像を収容している該当するマイクロフィルムのロールを捜し出し、そのロールを手動式のリーグ（ｒｅａｄｅｒ）に装填し、そしてそのマイクロフィルムを、所望の画像が入れられている該当するフレームまで送る必要がある。しかる後に、その画像が光学的に拡大されてこのリーグ上に表示される。

さて、特に、非常に多くの点数のドキュメントを保管している記録保管所等において画像再生のための時間をできる限り短縮するために、また更に、再生された画像に電子的にエンハンスメントを施し且つ処理し得るようにするために、当業界においては・、画像管理システムが開発されている。それらのシステムは、例えば、コダック画像管理システム（Ｋｏｄａｋ　Ｉｍａｇｅ　Ｍａｎａｇｅｍｅｎｔ　Ｓｙｓｔｅｍ：ＫＩＭＳ）というシステム等によって代表されるものであり、このシステムは現在、本発明の譲り受け人により製造されている（ＫＩＭＳはイーストマン・コダー、り社（Ｅａｓｔｍａｎ　Ｋｏｎｄａｋ　Ｃｏｍｐａｎｙ）の商標である）、基本的には、このＫＩＭＳシステムは先ず、コンピユータ化されたデータベースの照会を行なうことによって、該当するマイクロフィルムのロール並びにフレームの位置を確認する０次に、コンピュータ制御の下で動作する自動化されたマイクロフィルム・リーグが、即ち、オートローダ（ａｕｔｏｌｏａｄｅｒ）としても知られているいわゆるフィルム・ライブラリが、該当するロールを取り出してそれをリーグに装填する。これが行なわれたならば、フィルム・ライブラリは自動的にロールを該当するフレームまで送る。この後、フィルム・ライブラリは該当フレーム内にあるグレイ・スケールのマイクロフィルム画像を電子的に走査してデジタル化し、そして最終的に、そのようにして得られたデジタル２階調画像を、その格納、表示。

及び／または、プリントを行なうためにローカル−エリア・ネットワークへ送出する。

このＫＩＭＳシステムの内部においては、ドキュメントのマイクロフィルム画像はマイクロフィルム・スキャナによって、また詳しくは、このスキャナの中に備えられている２０４８Ｘ１のＣＣＤアレイ（ｃｅｌｌ　ｃｈａｒｇｅｃｏｕｐｌｅｄ　ｄｅｖｉｃｅ　ａｒｒａｙ）によって、一度にライン１木分づつ走査される。このアレイは、マイクロフィルム画像の真上（ないしは真正面）に配置され、そしてマイクロフィルムがリーグ内を通過する移動の方向に対して略々直角を成すように向きを定められている。マイクロフィルムの下方（ないしは背後）に配設されているライトが画像を透過する光を投射する０以上のようにした結果、ＣＣＤアレイの各々のセルは、マイクロフィルムの走査領域のうちの、そのセル・エレメントのすぐ下（ないしは背後）に位置する部分を、透過した光の強度に比例したアナログ信号を発生する。この走査領域は、通常は実際のドキュメントの画像より５０％程度大きなものとされている。それによって１画像を形成するのに用いられたドキュメントが中心から幾分ずれて、または傾いて撮影されている場合、及び／または、ＣＯＤがマイクロフィルムに対して相対的に水平方向へ僅かにずれ始めた場合であっても１画像の全体が走査される。オーバスキャニング（ロマｅｒｓｃａｎｎｉｎｇ）が必要とされるのは、特に１画像をマイクロフィルム上へ撮影するために、ロータリ式マイクロフィルム撮影機が用いられた場合である。その種の撮影機は１画像を包含する領域等の標準画像領域に対する撮影されたドキュメントの相対的な位置と方向とに、巾広いばらつきを生じさせる。さて、各々のピクセル（ベル）が走査されるにつれて、そのピクセルの強度に対応するアナログ信号が６ビツトのデジタル信号に変換され、続いてこの６ビツト・デジタル信号自体がスレショルド処理されて、そのピクセルのためのシングル・ビットの２進数出力信号が発生される。それらのシングル・ビット２進数値の全てが、１つのフレーム格納メモリの中に格納される。走査が完了したならば、そのドキュメントの走査画像を格納しているフレーム格納メモリの内容は、映像圧縮装置へ転送される。その後、圧縮された２階調画像は、ダウンストリーム電子処理装置によって、その格納、表示、及び／またはプリントを行なうために、ローカル・エリア拳ネットワークへ送出される。

例えば、ネットワーク上に送出されている、２階調マイクロフィルム画像を走査して得られた画像は１画質的な欠陥を持っていることがある。この欠陥は、主として画像ノイズ、及び／または、エッジ不揃いの結果として生じていることがある。

画像ノイズは、画像中に生じる有害なビクセル遷移（即ち、白から黒へ、または黒から白への遷移）の形を取る。従って１画質を向上し圧縮性を増大させるためには、これらの有害なピクセル遷移を画像から除去する必要がある０画像圧縮性は、ビクセル遷移の個数が減少するにつれて増大する。しかしながら、例えば小さな文字等の微細なブタテールは、典型的な場合としては、比較的少ない個数のピクセルに亙って存在しているに過ぎない、従って、より大きな寸法の孤立ピクセル群がノイズとして除去されるようになるにつれて、圧縮性は上昇するものの、微細なディテールは画像から排除されてしまい、それによって画質が劣化することになる。結局のところ、画像エンハンスメント処理の実行中にノイズとして除去すべき孤立ピクセル群の大きさを決定するに際しては１画質と圧縮性との間の兼合いが、存在するのである。

画質と圧縮性との間の良好な妥協点を得るために、画像ノイズは、典型的な例を挙げれば、画像中のいずれの箇所に発生しているものであれ、単一の孤立した「オン」　（即ち黒）のピクセルであればこの画像ノイズであると見なされるようになっている。これより大きな寸法のピクセル群は、必要なディテールであって、画像中に残さねばならないものと見なされる０画像ノイズは、典型的な場合としては３つの発生原因のうちのいずれかによって発生している。即ち、マイクロフィルムに撮影されたドキュメント自体に存在しているいわゆるペーパー・ノイズ、マイクロフィルム媒体の粒子の大きさに起因するいわゆるフィルム拳ノイズ、それに電子的走査システムによって発生される電子的ノイズである。

さて、画像ノイズを除去する目的で画像を適切にスレショルド処理するには、スレショルド・レベルが、走査画像中のテキスト文字を形成している映像パルスを横切る点が、予め定められたノイズ振幅よりは上で、しかもこれらの映像パルスのピーク振幅よりは下に存在しているようにせねばならない、適切なノイズ振幅を検出するための１つの方式に１画像の全体に亙って存在している単一孤立ピクセルの発生状況を観察する方式がある。特にＫＺＭＳシステムにおいては、１インチあたり２００ビクセル（約７９ピクセル／センチメートル）の、典型濃度のマイクロフィルム画像が走査される。ノイズは通常、一方の色（即ち白）のピクセルによって取り囲まれた。他方の色（即ち黒）の孤立ピクセルという形を取っている。明らかにこの寸法のピクセルは、平均的なリーグにより容易に視認できるものではない、従って、単一孤立ピクセルはテキスト文字の一部を形成していることはなく、ノイズであることになる。単一ピクセル・ノイズは、−次元的に孤立している場合、即ちある単一ピクセルが「オン」でありその左隣りと右隣りのピクセルが共に「オフ」である場合もあり、また、二次元的に孤立している場合、即ちその単一ピクセルが「オン」であって、その上下左右に隣接したピクセル、それにおそらくはその単一ピクセルに対して斜めの方向に隣接したピクセルをも含めて、全ての隣接ピクセルが「オフ」となっている場合もある。

理想的には、これによってスレショルドΦレベルを、６ビツトのデジタル映像信号から単一ピクセル・ノイズをフィルタリング除去するための適切なレベルに、設定することができるはずである。残念ながら実際には、単一ピクセル・ノイズは、走査画像中の映像信号の振幅レンジの全範囲に亙る様々な強度レベルで発生し、そのため、スレショルド処理は著しく複雑なものとなっている。詳細に説明すると、第１に、単一ビクセル・ノイズは映像信号のピークに発生することがあり、この映像信号のピークは、背景上に高コントラストで存在しているテキスト文字を形成している被検出ビクセル、即ち、白い背景の上の黒い文字を形成している被検出ビクセルに対応するものである。もしスレショルドがこのレベルに設定されたならば、前景上に低コントラストで存在しているあらゆる文字、即ち白い背景の上のグレイの文字は、不都合にも画像から完全に除去されてしまうであろう、更に詳細に説明すると、そのような文字を形成しているビクセルは、最高コントラストを成す背景上に存在している文字を形成しているビクセルが持っているほどの高いピーク振幅を持っておらず、そのためスレショルド操作によって除去されてしまうのである。従って、このレベルでスレショルド処理が行なわれるならば、誤ったビクセル・バタンを、ひいては誤ったテキストを発生してしまうことになる。第２に、単一ピクセル・ノイズは、背景映像のレベルの僅かに上のレベルで発生することもある。映像信号の中の背景レベルは、走査画像の中の適切な背景レベルに対応する。この部分において発生する単一ピクセル・ノイズは、走査画像中のノイズ振幅を適切に表わしている。従って、スレショルド値を背景レベルより僅かに上に設定すれば、画像ノイズの正確なスレショルド処理が行なわれることになる。第３に。

単一ピクセル・ノイズは映像信号の背景レベル以下のレベルで発生することもある。もしこれがスレショルド値として用いられることになったならば、過度の量のノイズが画像中に歿されることになり、そのため画像圧縮性に悪影響が及ぶことになる。

さて、背景レベルは走査画像中のどのラインについても、そのラインの端から端までの間でかなり変化することがあるため、スレショルド−レベルはこの背景レベルに追随して、この背景レベルより僅かに大きい値に動的に保持されなければならない。

エツジの不揃いは、画質劣化の２番目に重要な原因であり、しばしば１例えばマイクロフィルム化等によって画像が極端に縮小された場合等に生じるものであり、そのような極端な縮小は、その本来の性質によって、オリジナル画像から大量の情報を除去してしまう、特に、マイクロフィルムはすべての写真用媒体と同様に有限の解像度を持つものであり、これが、マイクロフィルム上に撮影することのできるディテールの大きさを制約しがちである。もしドキュメント中に微細なディテールが存在しており、しかもそのディテールがこの解像度以下の大きさにまで縮小されたならば、このディテールはマイクロフィルム化された画像の中ではかすんでしまい、従ってこのマイクロフィルム化画像を走査して得られた画像の中でも、それはかすんで見えることになる。そのために、マイクロフィルム化画像を走査した画像の中の画像エツジは、しばしば、ぎざぎざして、及び／または、かすんで見え、まっすぐには見えないことがある。従って画質を向上させるためには、画像エンハンスメント処理の実行中に、すべての画像エツジの鮮鋭化を行なうべきである。

従って、当業界においては、マルチ・ビットの走査画像の、特にマイクロフィルム画像を走査して得られた画像の、画質エンハンスメントを行ない、しかる後に、その２階調画像内の各ビクセルを適正にスレショルド処理してシングル・ビットの２進数値とするシステムが、要望されている。このようなシステムは、画像からの画像ノイズの除去と画像のエツジの鮮鋭化との両方を行なうことによって１画像エンハンスメントを行なうものとなろう、そのようなシステムは、有利なことに、画像管理システムによって発生された画像の画質を向上させることにおいて、格別の用途を見い出すことになろう。

先に述べたように、ドキュメント、及び／またはスキャナの位置が正しく合せられていないならば、各ドキュメントが実際にその全体を走査されることを保証するためには、全てのドキュメントに対し５０％ものオーバスキャニングを行なうことを余儀なくされる。残念なことに、オーバスキャニングＩｆ所与のドキュメントの境界を超えて走査を行なうために大量の無関係なビクセル情報を発生してしまう、そこで、もしこの無関係な情報が、たとえ圧縮された状態であったとしてもローカル・エリア争ネットワーク上で伝送されたならば、伝送時間とネットワーク帯域中とが浪費されることになる。叉には、そのネー２トワークに備えられているダウンストリーム装置によって、この情報を取扱うために、余分な時間が必要もないのに消費されることにもなる。

伝送される無関係なビクセルの量を減少させるために用いることのできる方法の１つに、走査画像内のドキュメントの左右のエツジ（境界部）を検出し、それらのエツジの上と間とに存在するビクセルだけを伝送するという方法がある０年来、当業界においては、様々なエツジ検出案が提案されてきた。残念ながら、それらの従来技術の検出案は、概して、マイクロフィルム画像を走査して得られた画像に適用するためには余りにも不正確であり、及び／または、実施するには余りにも複雑である。

従って当業界には、走査されたドキュメントのエツジ（水平方向の境界部）を、走査画像中の各走査ライン毎に正確に検出する装置を望む、特別の要望も存在している。更には、そのような装置は、画像管理システムの内部で発生されるマイクロフィルム化画像を走査して得られる画像の中のエツジの検出に、特に適したものであるべきである０本発明は、この特別の要望に応えるものである。この特別の要望を満たすについては、有利なことに、本発明に係る回路が、以上の総体的要望の充足を容易なものとしており、それには、ここに開示される画像エンハンスメント・システムが用いられている。

発明の開示従って本発明の目的は、各走査ラインの内部に存在している走査ドキュメントのエツジを正確に検出するための装置を提供することにある。

特別の目的の１つは、この種の装置であって、しかも１画像管理システムの内部で発生される。マイクロフィルム画像を走査して得られる画像の、走査ライン内に存在する走査ドキュメントの境界部を成しているリーディング−エツジとトレーリング・エツジとを、正確に検出する装置を提供することにある。

また別の特別の目的は、この種の装置であって、しかも極めて容易に実施することのできる装置を提供することにある。

以上の目的並びに更なる目的は１本発明の教示に拠れば、以下の如き装置によって達成される。即ち、この装置は、先ず最初に、走査画像内の背景レベルを表わす。

そして入力ビクセル値に付随する、背景値を送出する。

もし、この背景値が第１の基準値を超えているならば、第１信号が発生される。

もしこの入力ピクセル値が第２の基準値を超えているならば、第２信号が発生される。

次いで、これらの第１及び第２信号の予め定められた論理状態コンビネーションに基づいて、エツジ遷移が４１ｆｊされる。リーディング争エツジやトレーリング・エツジ等のエツジ遷移が、入力ピクセル値または背景レベルのいずれかにおいて検出された場合には、例えばプログラムされたアレイ争ロジック回路並びに種々のカウンタ等を用いて構成された制御回路が、そのエツジ遷移が有効リーディング・エツジないし有効トレーリング・エツジに関するものか否かを、即ち、その遷移自体の後に、予め設定された個数の類似のビクセル値が続いて発生しているか否かを判定する。有効リーディング・エツジないし有効トレーリング・エツジが検出された場合には、制御回路が適当な信号を発生して、その入力ビクセル値の水平ビクセル・アドレスを、リーディング・エツジないしトレーリング・エツジとして格納する。更には、現在走査ラインについての全てのリーディング・エツジ及びトレーリング・エツジの判定が完了したならば、最も広い間隔を有するリーディング／トレーリング・エツジ対が、現在走査ラインの内部に位置する走査ドキュメントの一部分の、指定リーディングエツジ及び指定トレーリング・エツジ（水平方向境界部）として選択される。

図面の簡単な説明本発明の教示は、添付図面に関する以下の詳細な記載を考察することにより、容易に理解されるであろう、それらの添付図面に関し、第１図は、本発明の教示に従って構成されたマイクロフィルム走査／画像エンハンスメント・システムの一実施例のブロック・グイ７グラムを図示しており、第２図は、第２Ａ図と第２Ｂ図の図面の正しいつなぎ合せ方を図示しており。

第２Ａ図及び第２Ｂ図は、まとまって、第１図に示された画像処理回路４０のブロック・ダイアグラムを図示しており。

第３図は、第２Ａ図及び第２Ｂ図に示された画像処理回路４０の一部を構成している、シェーディング補正回路４２６のブロックやダイアグラムを図示しており、第４図は、第２Ａ図及び第２Ｂ図に示された画像処理回路４０の同じく一部を構成している、ガンマ補正回路４３２のブロック・グイ７グラムを図示しており。

第５図は、第５Ａ図と第５Ｂ図の図面の正しいつなぎ合せ方を図示しており、第５Ａ図及び第５Ｂ図は、まとまって、第２Ａ図及び第２Ｂ図に示された画像処理回路４０の同じく一部を構成している、５Ｘ５コンボリユ一シヨン回路４４５のブロック・グイ７グラムを図示しており、第６図は、第５図に示された５×５コンボリユ一シヨン回路４４５に用いられる５×５ウインドウ４６を構成しているビクセルと、それらのビクセルに対応するコンボリューション係数との、グイ７グラムを図示しており。

第７図は、第２Ａ図及び第２Ｂ図に示された画像処理回路４０の同じく一部を構成している、ビクセル逆平均化回路４５１のブロック・ダイアグラムを図示しており、第８図Ｊよ、第２Ａ図及び第２Ｂ図に示された画像処理回路４０の同じく一部を構成している、センタ・ビクセル・ルックアップ回路４５５のブロック・ダイアグラムを図示しており、第９図は、第２Ａ図及び第２Ｂ図に示された画像処理回路４０の同じく一部を構成している、ノイズ検出器／フィルタ回路４６３のブロックφダイアグラムを図示しており、＄１０図は、第１０Ａ図と第１０Ｂ図の図面の正しいつなぎ合せ方を図示しており、第１０Ａ図及び第１０Ｂ図は、まとまって、第２Ａ図及び第２Ｂ図に示された画像処理回路４０の同じく一部を構成している。ノイズ追随回路４６７のブロック・ダイアグラムを図示しており、第１１図は、　！８１１Ａ図と第１１Ｂ図の図面の正しいつなぎ合せ方を図示しており、第１１Ａ図及び第１１Ｂ図は、まとまって、第２Ａ図及び第２Ｂ図に示された画像処理回路４０の同じく一部を構成している、背景追随回路４７５のブロック・グイ７グラムを図示しており、第１２図は、第１２Ａ図〜第１２ｃ図の図面の正しいつなぎ合せ方を図示しており、第１２Ａ図〜第１ＬＣ図は、まとまって、第２Ａ図及び第２Ｂ図に示された画像処理回路４０の同じく一部を構成している、ドキュメント・エツジ検出回路４８１のブロック・ダイアグラムを図示しており、第１３図は、第１３Ａ図と第１３Ｂ図の図面の正しいつなぎ合せ方を図示しており、第１３Ａ図〜第１３Ｄ図は、まとまって、第２Ａ図及び第２Ｂ図に示された画像処理回路４０の同じく一部を構成している、ウィンドウィング・フレーム・バッファ４８９のブロック・ダイアグラムを図示しており、第１４図は、第２Ａ図及び、＠２Ｂ図に示された画像処理回路の内部に備えられているマイクロコンピュータ・システム４８５により実行される、メイン番ループ１４００ｔ−図示しており、第１５図は、第１４図に示されたメイン・ループ１４００の一部として実行される校正ルーチン１５００のフローチャートを図示しており、第１６図は、第１６Ａ図と第１６Ｂ図の図面の正しいつなぎ合せ方を図示しており。

第１６Ａ図及び第１６Ｂ図は、まとまって、第１５図に示された校正ルーチン１５００の一部として実行される、ランプ・オフ補正ルーチン１６００のフローチャートを図示しており、第１７図は、第１７Ａ図と第１７Ｂ図の図面の正しいつなぎ合せ方を図示しており、第１７Ａ図及び第１．７Ｂ図は、まとまって、第１５図に示された校正ルーチン１５００の同じく一部として実行される、ランプ・オフ診断ルーチン１７００のフローチャートを図示しており、第１８図は、第１８Ａ図〜第１８Ｃ図の図面の正しいつなぎ合せ方を図示しており、第１８Ａ図〜第１８Ｃ図は、まとまって、第１５図に示された校正ルーチン１５００の同じく一部として実行される、ランプ・オン補正ルーチン１８００のフローチャートを図示しており、第１９図は、第１９Ａ図と第１９Ｂ図の図面の正しいつなぎ合せ方を図示しており、第１９Ａ図及び第１９Ｂ図は、まとまって、第１８Ａ図〜第１８０図に示されたランプ番オン補正ルーチン１８００の一部として実行される、反転／スケール・ルーチン１９００のフローチャートを図示しており、第２０図は、第１５図に示された校正ルーチン１５００の同じく一部として実行される、ランプ・オン診断ルーチン２０００のフローチャートを図示しており、第２１図は、＠２１Ａ図〜！２１Ｃ図の図面の正しいつなぎ合せ方を図示しており、第２１Ａ図〜第２１Ｃ図は、まとまって、第１４図に示されたメイン拳ループ１４００の一部として実行される、ドキュメント−エツジ検出ルーチン２１００のフローチャートを図示しており、第２２図は、第２１Ａ図〜第２１Ｃ図に示されたドキュメント・エツジ検出ルーチン２１００の一部として実行される、最大間隔対判定ルーチン２２００のフローチャートを図示しており、第２３図は、第２３Ａ図〜８２３Ｃ図の図面の正しいつなぎ合せ方を図示しており、第２３Ａ図〜第２３Ｃ図は、まとまって、第２１Ａ図〜第２１Ｃ図に示されたドキュメント・エツジ検出ルーチン２１００の同じく一部として実行される。先行ライン・エツジ対選択ルーチン２３００のフローチャートを図示しており、第２４図は、第２４Ａ図〜第２４Ｃ図の図面の正しいつなぎ合せ方を図示しており、そして。

第２４Ａ図〜第２４Ｃ図は、まとまって、第２１Ａ図〜第２１Ｃ図に示されたドキュメント・エツジ検出ルーチン２１００の同じく一部として実行される、トップ／ボトム・ルーチン２４００のフローチャートを図示している。

理解を容易にするために、幾つかの図面に共通している同一の要素を示すためには、同一の引用番号が使用されている。

発明を実施するための形態当業者は、以下の記載を読了した後には、本発明に係る画像エンハンスメント／スレショルド処理システムが、走査されたグレイ・スケール画像に対して電子的にエンハンスメント処理とスレショルド処理とを行なうための広範な様々な用途に使用し得るものであることを。

容易に理解することになろう０例えば、具体的なその種の用途の中には、ドキュメントの走査画像を、その画像のファクシミリによる伝送に先立って、エンハンスメント処理及びスレショルド処理するという用途も含まれよう、さて、本発明に係るシステムは、２階調マイクロフィルム画像を走査して得られる画像をエンハンスメント処理及びスレショルド処理するための画像管理システムに、また更に具体的には、例えば、コダック画像管理システム（Ｋ　Ｉ　ＭＳ）というシステム（ＫＩＭＳはイーストマン・コダック社の商標である）に、用いるのに特に適しているため、そのような使用環境にあるものとして説明をすることにする。

Ａ、システム全体の説明第１図には、本発明の教示に従って構成された、マイクロフィルム走ｆ／Ｍｔエンハンスメント・システムの一実施例のブロック・グイ７グラムが図示されており、このシステムは、例えば、ＫＩＭＳシステム等に用いられるのに適したものとして構成されている。基本的には１本発明に係るこのシステムは、グレイ拳スケールのマイクロフィルム画像を走査して得られたマルチ拳ビットの画像“をエンハンスメント処理して、その画像から画像ノイズを実質的に除去すると共に、その画像内の画像エツジを鮮鋭化し、しかる後に、このエンハンスメント処理された画像を、後に続く画像圧縮処理に適するように、スレショルド処理してシングル・ビットの２値化映像信号とするものである０本発明に係るこのシステムは、便宜を考慮して、ＫＩＭＳ装置の一部を構成しているところの、一般的にはフィルム・ライブラリとして知られている（ただし以前はオートローダとして知られていた）自動式マイクロフィルム・リーグの一部を、形成している０画像エンハンスメント処理は、ノイズの除去とエツジの鮮鋭化とを含むものであって、この処理は、走査されたマイクロフィルムから走査ビクセル情報を受取る、画像処理回路４０によって実行される。この回路４０の出力は、リード４９を介して、映像圧縮のための圧縮回路５０へ転送され、そして圧縮の後に、ネットワーク・インタフェース６０とリード６５とを介して、ＫＩＭＳシステムの一部を構成しているローカル−エリア・ネットワーク上へ発信される。

前記フィルム・ライブラリは、コンピュータ制御式の自動機構を含んでおり、この自動機構は、該当するマイクロフィルムのロールを取り出し、そのロールをこのフィルム・ライブラリの内部に備えられている自動マイクロフィルムｅリーグへ装填し、更に続いて、このリーグを用いてこのフィルムを、走査すべきドキュメントのマイクロフィルム画像が入れられているフレームまで送るものである。

このフィルム・ライブラリの内部に備えられている機械的なフィルム取扱い機構は、本発明の一部を構成するものではなく、また、本発明を完全に理解する上で説明する必要もないため、この機構は図面からは完全に省かれている。リーグの内部に使用されているマイクロフィルム走査機構についての基礎的な理解だけは本発明を完全に理解し認識する上で必要なものであるため、同機構は簡略化した形で図示しである。

マイクロフィルム１０は、図示の如く、一般的には２つの画像を例えば画像１１と画像１７のようにそのフィルムの巾方向に並べて、隣り合わせに収容している。

それらの各画像は、典型的な一例としてはそのオリジナル会ドキュメントの寸法の４０分の１の大きさとされている０例えば画像１１の如きマイクロフィルム画像は、マイクロフィルムスキャナによって、更に詳しくはこのスキャナの内部に備えられている２０４８Ｘ１のセル電荷結合デバイス（ＣＯＤ）アレイ２２によって、一度にライン１木分づつ走査される。このＣＣＤアレイはマイクロフィルム画像の正面に配置されており、また、マイクロフィルムの移動方向に対し直角の方向に向きを定められている。ランプ７がマイクロフィルム１０の背後に配設されており、このランプ７はこのフィルムを透過するように光を投射し、透過した光は続いて光学系２０へ入射する。この光学系は、水平方向の１本の走査ラインの光だけが、例えば両端の光線１４と１６とを含めてそれらの間に延在している走査ラインの光だけが、確実にＣＣＤアレイ２２へ到達するようにしている。

実際にはこの光学系２０は１画像１１を構成する各水平走査ラインヲ、約５０％余分にオーバスキャンするように設定されている。このようにすることによって１画像１１を形成するために用いられたドキュメン）１３が中央から幾分ずれて、ないしは（第１図に示されているように）傾いた状態で撮影された場合、及び／または、ＣＯＤがマイクロフィルムに対して相対的に水平方向に僅かにずれ始めた場合にも１画像の全体が走査されるようになっている。オーバスキャニングが必要とされるのは、特に、ロータリ式マイクロフィルム撮影機を使用して画像のマイクロフィルム１０への撮影が行なわれている場合である。この種のマイクロフィルム撮影機は１例えば画像１１を収容している領域のような標準画像領域に対する、例えばドキュメント１３のような撮影されたドキュメントの相対的な位置と向きとに大きなばらつきを発生する。詳細に説明すると、画像１１の走査の際にＣＣＤアレイ２２によって走査される領域は１例えば、点線のボックス１２によって境界が示されている領域となる。

この結果、このＣＣＤアレイの各々のセルは、走査領域１２の一部分を透過してそのセル上に合焦した光の強度に比例した。アナログ出力を発生することになる。各々のＣＯＤセルは、１本の走査ライン中の１つのビクセルを発生する。現在ラインの走査が完了したならば、フィルム・ライブラリ内のフィルム搬送機構（不図示）がフィルムを矢印９の方向へ垂直に送り、次のドキュメント画像を光学系２０の背後の正しいスタート位置へ適切に移動させる。これが行なわれたならば、ＣＣＤアレイ２２は一度に走査ライン１本分づつ、画像の端から端まで垂直に移動する。ランプ７は、マイクロコンピュータ・システム（これについては後に詳述する）から送出される「ランプ・オン／オフ」制御信号によって、ランプ駆動回路５とリード６とを介して適切に付勢され、このマイクロコンピュータ・システムは画像処理回路４０の内部に備えられた後置走査処理回路４８の一部を構成している。

ＣＣＤアレイ２２は典型的な一例としては、１０ｚ４個の直列に接続されたＣＯＤセルから成るグループが２つ、互い違いに組み合わせられたものによって構成されており、一方のグループは奇数ビクセルのためのものであり、他方のグループは偶数ビクセルのためのものである。リード２３を介してこのＣＣＤアレイに供給されている適当なりロッキング信号の制御の下に、偶数チャネルと奇数チャネルの双方についての連続したビクセルのストリームが、走査領域２２内の各走査ライン毎に、このアレイから同時に、そして偶数ビクセルと奇数ビクセルの夫々についてリード２４上及びリード２８上へ、シフト壷アウトされている。各々のチャネルのビクセル情報は、続いて夫々のアナログ・デジタル（Ａ／Ｄ）コンバータにより変換される。詳細に説明すると、Ａ／Ｄコンバータ２６は、ＣＣＤアレイ２２から出ているり−ド２４を介して偶数チャネルのビクセル情報を受取り。

そしてリード３２上に発生している適当な「変換」制御パルスの制御の下に、対応する６ビツト・デジタル・ピクセル値をリード２７上へ送出している。同様にして、Ａ／Ｄコンバータ２９は、ＣＣＤアレイ２２から出ているリード２８を介して奇数チャネルのビクセル情報を受取り、そしてリード３１上に発生している適当な変換制御パルスの制御の下に、対応する６ビツト・デジタル・ピクセル値をリード３０上へ送出している。それらの変換パルスはピクセル−７ドレツシング回路３４から送出されている。この回路は更に、画像中の走査が実行されている現在ピクセルの（ｘ、ｙ）アドレスをも発生している。このアドレスは、リード３５上に発生される垂直（ｙ）ビクセル・アドレスであるＹＣＮＴ　（即ちｙカウント）と、リード３６上に発生される水平（Ｘ）ビクセル・アドレスであるＸＣＮＴ　（即ちＸカウント）とから成るものである。システム拳クロック・パルスはクロック回路３８によって発生され、リード３９上へ送出されている。

画像処理回路４０は、画像エンハンスメント、ノイズ除去、並びにドキュメント・エツジ検出を実行する。詳細に説明すると、この回路４０の内部においては、入力してくるデジタル・ピクセル値は、リード２７と３０とを介して、前置走査処理回路４２へ導かれる。この回路は先ず、照明の照度レベルの違い、並びにＣＣＤアレイの個々のセルの間の反応性の違いに起因する、ビクセル毎のシェーディング（陰影）の相違に対処するための補正を画像に加える。その後に、走査された画像のビクセルは、いわゆるガンマ補正によって、異なったタイプのマイクロフィルムの間に存在している相違に対処するための補償を施され、それらのマイクロフィルムのタイプには、例えばシルバー−ポジティブ、シルバー書ネガティブ、ジアゾ、それにビジキュラー等のタイプがある。

前置走査処理が完了したならばノ補正を施された走査ビクセルは、リード４３を介して画像エンハンスメント回路４４へ導かれ、この回路は、走査画像をエンハンメント処理すると共に、その画像から信号ピクセル・ノイズを実質的に除去する。そのようにして得られたピクセルは、リード４７を介してｔ＆置光走査処理回路４８供給され、この回路は、走査画像領域１２の内部に位置する外接長方形１１のトップ・エツジ、ボトム・エツジ、レフト・エツジ、及びライト・エツジを検出する。この外接長方形は、ブイクロフィルムの方向（即ち、マイクロフィルムの移動方向）に平行な向きを持ち、そして走査ドキュメント１３を完全に包含する。略々最小の長方形であると定められている。さて、オーバスキャニングは、大量の無関係なビクセル情報、即ち、走査画像領域１２の内部ではあっても外接長方形１１の外部に位置しているピクセルについての値を発生するため、後置走査処理回路４８は、外接長方形１１の輪郭上及びその内部に位置している走査ビクセルにつ鯵イの、エンハンスメント処理された値だけを、圧縮回路５０へ転送する。

第１図に示された画像処理回路４０のブロック・ダイアグラムが第２Ａ図及び第２Ｂ図に示されており、それらの図の、図面の正しいつなぎ合せ方が第２図に示されている。既に述べたように、画像処理回路４０は、前置走査処理回路４２、画像エンハンスメント回路４４、及び後置走査処理回路４８から構成されている。前置走査処理回路４２と画像エンハンスメント回路４４とは共に専用ハードウェアによって画像処理を行なっており、また、後置走査処理回路４８は専用ハードウェアとソフトウェアとの両方を利用しているため、先ずこれら３つの回路の全てについて、そこに用いられているハードウェアの詳細な説明をし、その後に、後置走査処理回路４８に用いられている。詳しくはマイクロコンピュータ・システム４８５に用いられている、ソフトウェアの説明をすることにする。

Ｂ１画像処理用ハードウェアさて、図示されているように、画像処理回路４０の内部においては、入力してくる６ビツトの偶数ビクセル値と奇数ピクセル値とは、夫々リード２７とリード３０とを介して前置走査処理回路４２へ供給されている。この回路４２の内部においては、これらの入力ピクセルはマルチプレクサ４２２へ導かれている。様々なりロック信号及び制御信号の制御の下に、マルチプレクサ４２２は入力してくるビクセルを連続的に、しかも偶数チャネル用リード２７と奇数チャネル用リード３０とから交互に、リード４２４へ転送する。このマルチプレクサ４２２と、それに画像処理回路４０を構成しているその他の回路とを制御するための制御信号は、リード３５上に発生されているシステム参クロック信号に応答して、制御回路４９３によって発生される０回路４９３は様々な制御信号及びクロ７り信号を、夫々リード４９５とリード４９７とを介して送出している０図面を簡明にするために、これらの図には、以下の説明を理解する上で必要な制御信号並びにクロック信号だけが明示されている０本発明に係る回路を構成するためにはそれら以外の更なるクロック信号及び制御信号も必要であり、また、使用される特有の信号は特有の装置によって制御されなければならない、しかしながら、それらの信号とそれらの信号の回路への連結態様とは、当業者には、以下の説明から容易に理解できるものであるので、それゆえ図面からは省かれている。

リード４２４上に発生している、マルチプレクサ４２２から送出されたピクセルは、シェーディング補正回路４２６へ供給される。この回路は、第３図に関連して詳細に説明するが、入力してくる各ビクセルに所定のオフセッ′ト補正ファクタを加え、そうして得られた和に所定のゲイン補正ファクタを乗じることによって、各ピクセルの値を補正する。これらのオフセット・ファクタとゲイン・ファクタとは、走査ラインの端から端までの間で変化し、それによって、ＣＣＤアレイの出力に現われるところの光学的なシェーディングとＣＯＤピクセルの不均一な反応とに、対処するための補正を行なう、これらの補正ファクタの値は、第１５図に関連して後に詳述する校正プロセスの実行中に決定され、この校正プロセスにおいては、オフセット・ファクタはランプ７（第１図参照）を消灯した状態でテスト走査を行なうことによって得られ、一方、ゲイン・ファクタはこのランプを点灯した状態でテスト走査を実行する間に得られる。シェーディング補正を施されたピクセル値は、リード４２８を介してガンマ補正回路４３２へ転送される。この回路は、第４図に関連して詳述するが、入力してくる各々の６ビツトのピクセル値に対して、画像再生システムに用いられる可能性のある種々のタイプのマイクロフィルムの間に存在する、諸転写特性の相違に対処するための補償を施すものである。それらの種々のフィルム・タイプには、例えば、シルバー・ポジティブ、シルバー・ネガティブ、ジアゾ、それにビジキュラー等のタイプが含まれる。諸転写特性には、一般的に、強度ロールオフ距離（ｉｎｔｅｎｓｉｔｙ　ｒｏｌｌｏｆｆ　ｄｉｓｔａｎｃｅ）　、フィルム・ライズ距ｇｉ　（ｆｉｌｍ　ｙｉｓｅ　ｄｉｇｔａｚ＋ｃｅ）　、等々が含まれる。従って、予め決められている幾つかのフィルム・タイプのうちのどれでも１つの反応曲線（照度対強度の曲線）を、画像エンハンスメント回路４４への入力として最適な単一の曲線に沿わせるために、ガンマ補正を有効に利用することができる。更にまた、入力してくるピクセル値を反転し、それによってポジティブ画像からネガティブ画像への変換を行なうために、ガンマ補正を利用することも可能である０画像エンハンスメント回路４４に用いられているノイズ除去アルゴリズムはネガティブ画像に対して機能するように設計されているため、ガンマ補正を利用してノイズのフィルタリング除去の以前にポジティブ画像からネガティブ画像への変換を行なうことによって、ネガティブ画像についての好適な結果を得ることができる。

シェーディング補正回路４２６並びにガンマ補正回路４３２の内部に備えられている夫々のランダム・アクセス・メモリ（ＲＡＭ）は、適切な補正ファクタのテーブルを格納するものである。これらのメモリに対しては、校正プロセスの実行中に、後置走査処理回路４８の内部に備えられているマイクロコンピュータ・システム４８５によって、アドレス／データ・バス４８７を介してロードが行なわれる。これらのＲＡＭに対してロードを行なうための具体的な方法については、第３図に示されているシェーディング補正回路４２６と関連させて後に詳述する。更にまた、予め定められるデータ争テーブルを格納するために用いられるＲＡＭメモリが、背景追随回路４７５、ノイズ追随回路４６７、センタ会ビクセル・ルックアップ回路４５５、並びにノイズ検出器／フィルタ回路４６３の夫々の内部にも備えられており、以上の回路は全て、画像エンハンスメント回路４４の内部に備えられている。それらの全てのＲＡＭに対しても、同じように、校正プロセスの実行中に、マイクロコンピュータ・システム４８５によって、アドレス／データ・バス４８７を介して適切にデータのロードが行なわれる。

ガンマ補正回路４３２から送出される補正されたピクセルは、リード４３を介して画像エンハンスメント回路４４へ転送される。この回路は、既に述べたように、走査画像から単一ビクセル争ノイズをフィルタリング除去した上、続いて行なわれるフレーム格納メモリ内への格納に先立って、各々の６ビツト・ピクセル値を適切にスレショルド処理してシングル・ビット２階調値とする。

基本的に、画像エンハンスメント回路４４は、走査画像のエンハンスメントを行なうと共にそこに含まれている各ピクセルのノイズ成分を低減する（それによってその信号−雑音比を増大する）ものである、この画像エンハンスメント回路４４は、先ず最初に、現在走査ピクセル値を中心とした５×５ウインドウのピクセル値と、予め定められている係数から成る５×５の７レイとの間のコンボリューションを実行して画像中の高周波数成分を強調することによって、画像エツジのエンハンスメントを行なう、このコンボリューションによって得られたピクセルの値は、即ち具体的にはコンボリューション回路４４５からリード４５０上へ送出される；ンポリューシ菖ン処理後ピクセルは、スレショルド処理回路への１つの入力を形成し、このスレショルド処理回路は、具体的にはセンタ・ピクセル争スレショルド比較器４５９である。この比較器が、各々のマルチ参ビットの（即ちコンボリューション処理後の）ピクセル値を、それに対応するシングルφビット２進数値（このセンタ・ピクセル比較器の出力）に変換するのである。詳細に説明すると、リード４５０上に発生するマルチ・ビットのコンポリューシ、ン処理後ピクセルは、リード４５７上に発生するマルチ・ビット２進数と比較されるのである。

有利な構成として、ノイズｅレベルと背後レベルとの両方が各ピクセル毎に決定されるようになっており、即ち、当業界において一般的に行なわれているように、各走査ライン毎に決定されるのではない、この方式によって、背景の値とノイズ成分の値とが、またひいてはり一ド４５７上に発生するマルチ・ビット・スレシ１ルド・レベルが、当業界における公知のフィルタリング・システムの場合と比較してはるかに迅速に、局部的変動に対して反応するようになっており、それによって、当業界においてこれまで利用されてきたものと比較して、より正確なスレショルド処理が行なえるようになってい詳細に説明すると、比較器４５９への他方の入力は、リード４５７上に発生しノイズ及び背景レベルと共に変動するものであって、この入力は、センタ・ビクセル・ルックアップ回路４５５から送出される、予め定められている値である。この回路４５５は、ノイズ検出器／フィルタ回路４６３に用いられる３×３ウインド゛つのセンタ・ビクセルを成している各々のビクセルの値をスレショルド処理する際に使用される。予め定められるビクセル値を、格納している。この回路４５５から送出される個々の値は、以下の３つの要因によって決定される。即ち、現在走査ビクセルを中心とした領域の、背景強度レベル、現在センタ・ビクセルを中心とした３×３ウインドウのノイズ成分、それに現在走査ビクセルの逆平均化値の３つである。これらのうちの背景レベルとノイズ成分とは、２つの適合性フィルタによって決定される。それらのフィルタの一方は、第１１図に関連して後に詳述する背景追随回路４７５であり、このフィルタは走査ビクセルの背景レベルに適合性を持って追随（トラッキング）し、そしてこの背景レベルを表わす６ビツト値をリード４７４上へ送出する。基本的には、背景レベルは、現在ビクセルの値、直前の走査ビクセルの背景レベルの値、並びに、直前の走査ラインの中のしかも現在走査ビクセルの真上に位置している走査ビクセルの値の、予め定められた関数によって決定される。

他方の適合性フィルタは、ノイズ追随回路４６７とノイズ検出器／フィルタ回路４６３とから構成されている。ノイズ検出器／フィルタ回路４６３は、予め定められている幾つかのノイズ・バタンのうちのいずれかのバタンか、比較器４５９から送出されるスレショルド処理後画像の中に存在しているか否かを判定する。

詳細に説明すると、回路４６３は、比較器４５９から送出される現在スレショルド処理後ビクセルを中心とした、スレショルド処理後ピクセルの３Ｘ３ウインドウを形成する。

このウィンドウの中のバタンは、続いて、ビクセル・ノイズとして予め定められ、以前から格納されていたノイズ・バタンと比較される。このウィンドウの中のバタンと予め格納されていたバタンとの間に一致が存在した場合には、「ノイズ・フラグ」という形の信号がリード４６５を介してノイズ追随回路４６７へ送出される。この信号は、ノイズ追随回路に作用してその出力値をインクリメントさせ、この出力値は、引続き発生するノイズがない場合には、二次元的に指数関数的に減少する。このノイズ・フラグとノイズ追随回路とが、ノイズ追随回路４６７、加算器４７３、センタ・ピクセルφルックアップ回路４５５、比較器４５９、及びノイズ検出器／フィルタ回路４６３を含む閉ルーブーサーボ制御系の中のフィードバック経路を形成しているため、ノイズが検出された場合には、センタ・ビクセル・ルックアップ・テーブル回路への入力として供給されている値が変化し、それによって、ノイズを含まない適切なセンタ・ビクセル値が得られるようになっている。加えて、ノイズ検出器／フィルタ回路４６３は、前記３×３ウインドウ内のセンタービクセルからノイズをフィルタリング除去しく即ちその値を変更し）、このフィルタリング処理したセンタ・ビクセル値をリード４７上へ送出する。これらのフィルタリング処理されたビクセル値は、後置走査処理回路４８の内部に備えられているウィンドウィング会フレームーバッファ４８９ヘシリアルに供給されてその内部に格納される。

さて、以上の全体的概要に留意しつつ、画像エンハンスメント回路４４の詳細な記載へと、説明を移すことにする。詳細に説明すると、前置走査処理回路４２によって既に補正を施されてリード４３上に送出されている、入力してくるビクセル値は、先ず、奇数／偶数ビクセル平均化回路４４１へその入力として供給される。この平均化回路は隣接する２つのビクセルの平均値を算出するものであり、これは単純に、２つの隣接したビクセルを加え合せた上、その和を右方へ１つシフトさせることによって「２」で割る除算を実行するという方法で行なわれている。こうして得られた平均値は、リード４４３を介して５Ｘ５コンボリユ一シヨン回路４４５へその入力として供給されている。有利なことに、この平均化回路は類似した互いに隣接する画像部分に対するＣＯＤアレイの応答の中に存在する差（例えば奇数チャネルと偶数チャネルとの間のオフセット等）をも平滑化しており、それによって、奇数／偶数に関連したノイズを補正後ビクセルから有利に除去している。加えて、この平均化は殆どコストを上昇させることなく、コンボリューションが行なわれるサンプル領域を拡張している。具体的に説明すると、平均化の後に５×５コンボリユーシヨンが行なわれることによって、コンボリューションに用いられるサンプル・ビクセル領域が、６×５ウインドウへと効果的に拡張されている。

コンボリューション回路４４５は、リード４４３上に発生している現在平均化ビクセル値を中心とした５×５の移動ウィンドウのビクセル値のコンボリューションを行ない、そしてコンボリューション処理後マルチ・ビットφピクセル値をリード４５０上へ送出する。このコンボリューションは、走査されたマイクロフィルム画像中に存在している巾が２ピクセル以上のピクセル拳バタンのエツジを鮮鋭化するために採用されている。詳細に説明すると、ペーパー上の画像が縮小されてマイクロフィルムに撮影されるときには、ある量の画像の解像度が失われる。この解像度の損失は、そのマイクロフィルム画像が後刻、拡大されたときに明らかとなる。即ち、ある量の微細なディテールが失われており、以前は鮮鋭であった画像エツジが幾分かすれて見える。コンボリューションは、走査されたマイクロフィルム画像に対して、解像度の損失を埋め合せるための実質的な補償を加えるものである。エツジの始点に位置しているピクセルの振巾はかなりの量増大され、一方、それを囲繞している全てのピクセルの振巾は減少されるが、ただしこの減少の量は増大の量よりは小さい、この結果、前者のピクセルの振巾は元の強度レベルよりかなり高い正の値のピークに達し、これによってコンポリューシ、ン出力に「スパイク（突出した高レベル部分）」が作り出され、一方、後者の囲繞している方のピクセルの値は幾分負の値となり、それによってピーク値の周囲に「堀」が形成される。このようにして２画像の信号−雑音比が実質的に強化される。ウィンドウのサイズは５×５に設定されており、これは、ハードウェアのコスト及び複雑度と、結果として得られる画質との間の良好な妥協点を得ることを目的として設定されたものである。一般的に、ウィンドウのサイズが増大すると、それに応じて画質が向上し、そのわけは、コンポリューシ、ン演算が、その他の方向に生じているピクセル変化をも検出することができるようになるからである。残念ながら、コンボリューション回路を構成する上でのコスト及び複雑度もまた。ウィンドウのサイズが増大するにつれて上昇することになる。

具体的に説明すると、２Ｘｌないし１×２のピクセル・ウィンドウを採用した場合には、水平方向及び垂直方向のピクセル・パタンが鮮鋭化されるだけであり、従って、一般的には文字に対して適用することはできない。

３×３ウインドウを採用した場合には、水平方向及び垂直方向に存在しているピクセル・パタンのみならず、更に、そのウィンドウのセンタ・ピクセルを通る斜めの方向に存在するピクセル争パタンも鮮鋭化される。５×５ビクセル・ウィンドウを採用した場合には、更にその他の斜め方向のピクセル・パタンも鮮鋭化される９文字画像のためには、５×５ウインドウであれば、許容し得る８度に高度の画像エンハンスメントが行なわれる。従って、より大きなウィンドウを設定することに付随して必要となるハードウェアにかかる更なるコストとその更なる複雑度とを勘案の上、このサイズが採用されているのである。明らかなことであるが、メモリ回路並びにシフト・レジスタのサイズが増大して、しかもそれらの価格が低下すれば、それにつれてより大きなウィンドウを設定して使用することが可能となる。コンボリューション回路４４５に用いられている複数個の係数は、第６図に関連して後に詳述するように、予め定められている２進数値である。入力が一定不変の場合にはそれに応答してゼロ出力が送出されるようにするために、それらの係数には１合計がゼロにならねばならなという制約が課せられている。既に述べたように、コンポリューシ璽ン回路４４５のマルチ・ビット出力は、リード４５０を介してセンタービクセル・スレショルド比較器４５９へ、その一方の入力として供給されている。

コンボリューション回路４４５は更に、リード４４７を介して、５×５ウインドウを構成しているセンタ・ピクセルの値を送出している。センタ・ビクセル−ルックアップ回路４５５は、みずからの出力にピクセル１個分の時間の遅れを余儀なくされているため、コンボリューション回路４４５を構成するために用いられているシフト・レジスタは、そのセンタ・ピクセルの左隣りに位置しているピクセルに対応する（ｘ＋１、Ｙ）の位置から、タップを引き出されている。このピクセル１個分の遅れのために、リード４５０に発生しているコンポリューシ璽ン処理後ビクセルと、リード４５７に発生しているセンターピクセル・ルックアップ回路４５５の出力とは、常時、共に同一のピクセルに対して同期されている。

センタ・ビクセル−ルックアップ回路４５５は、２つの特定の入力に応答して１つの値を送出する。即ち、現在ピクセルの値と、それに、このピクセルに存在している背景レベルとノイズ−レベルとを組み合わせたレベルとの、２つである。

ビクセル逆平均化回路４５１は、逆方向に実行することによって、シェーディング補正後ピクセル（このピクセルはライン４３を介して供給されている）の元の値を再生するものである。このピクセル逆平均化回路に、ある走査ラインの先頭のピクセル値が供給されたならば、その走査ライン内に存在している各ピクセルの平均化データが与えられさえすれば、このビクセル逆平均化回路は、その走査ラインの残りのすべてのピクセルの元のピクセル値を決定することができる。

逆平均化処理されたピクセルは、センタ・ピクセル・ルックアップ回路４５５への一方の入力として、リード４５３上に送出される。

背景追随回路４７５は、リード４４７上に発生している現在ピクセル値及び先行ピクセル値に応答して、現在ピクセルの背景レベルを表わすマルチ・ビット値を、加算回路４７３への一方の入力として、リード４７４上へ送出している。この背景レベルは、そのレベルにおいて白ビクセルが黒ビクセルへ変化する（ネガティブ・フィルムの場合）ところの、そして近傍領域のピクセル強度の関数であるところの、レベルであると見なすことができる。このレベルは、後に詳述するように動的に変化するものである。リード４７０上に発生している、加算回路４７３への他方の入力は、ノイズ追随回路４６７から送出されている。この入力は現在ピクセルのノイズ・レベルを表わしている。ノイズ・ピクセルが検出されたときには常に、このノイズ追随回路が、予め設定されているファクタをリード２４０上に送出し、このファクタは加算回路４７３の働きにより、リード４７１上ではその値が増加しており、そのためルックアップ回路４５５に、比較器４５９で用いられるスレショルド値として、より高いスレショルド値を発生させる。ノイズ追随回路４６７は、Ｘ画像方向と７画像方向との両方向へ指数関数的に減少して行く出力を発生する。この出力は、ゼロになるまで、または再びノイズが検出されるまで、ピクセル毎に減少し続ける。ノイズ検出器／フィルタ回路４６３によって単一ピクセルの画像ノイズが検出される毎に、同回路は即座に「ノイズ・フラグ」リード４６５上にパルスを発生させる。それらのパルスの各々は、ノイズ追随回路４６７に作用してその出力を予め定められた量だけインクリメントさせ、上昇させる。このインクリメントの量は変更することもでき１、また、好ましくは１０進数値の「４５」に設定される。

後置走査処理回路４８は、ドキュメント・エツジ検出回路４８１、マイクロコンピュータ・システム４８５、及びウィンドウ・フレーム・バッファ　４　Ｂ　９　ヲ含／ｖでいる。基本的には、後置走査処理回路４８の機能は、オーバスキャン画像領域（第１図の走査画像１２）の内部に位置する走査ドキュメント（第１図に示されたドキュメント１３）を包含する。外接長方形１１のエツジを検出して、そしてこの外接長方形１１の輪郭上及びその内部に位置しているスレショルド処理後ピクセルを、ウィンドウィング・フレーム・バッファ４８９から圧縮回路５０へ、リード４９を介して供給することである。ドキュメント−エツジ検出回路４８１は、第１２Ａ図〜第１２Ｃ図に関連して後に詳述するように、夫々リード４４７とリード４７４とに発生している現在ピクセル値とそれに対応する背景レベルとに応答して、走査画像中の各走査ライン内のエツジの検出を行なう、この回路は、そのようなエツジの各々毎に、そのエツジに関連するピクセル位置（ＸＣＮＴ値）を、アドレス／データ・バス４８７を介してマイクロコンピュータ・システム４８５へ供給する。すると、このマイクロコンピュータ拳システムは、所与の１本の走査ラインについてのそれらのエツジのうちのいずれが、その走査ラインにおける走査ドキュメン）１３のリーディング・エツジ及びトレーリング・エツジであるのかを判定する。詳細に説明すると、所与の１本の走査ラインについての全てのエツジがドキュメント・エツジ検出回路４８１によって検出完了されたならば、同回路は、リード４８６を介してパルスを送出し、マイクロコンピュータ・システム４８５に割込みをかける。この割込みに応答して、このマイクロコンピュータ・システムは、第２１Ａ図〜第２１Ｃ図に示されたドキュメント・エツジ検出ルーチン２１００に関連して後に詳述するように、エツジ間の間隔が最大である一対のエツジの位置を特定する。このエツジ対の位置が特定されたならば、より小さい値のピクセル位置にある方のエツジがそのドキュメントの実際のリーディング争エツジとして指定され、そして、より大きい値のピクセル位置にある方のエツジがそのドキュメントの実際のトレーリング・エツジとして指定される。このプロセスは、走査領域全体の中の各走査ライン毎に、割込みを利用して反復実行される。それと同時に、このマイクロコンピュータによってそのドキュメントのリーディング・エツジ位置及びトレーリング・エツジ位置のヒストグラムが作成される。さて、全ての走査ラインの処理が完了したならば、マイクロコンピュータはこのヒストグラムに基づいて、最左端のピクセル位置から右方へ移動しながら、そのピクセル位置までの間にリーディング・エツジのうちの１０％が存在するような最初のピクセル位置を決定する。このピクセル位置が、全走査領域の内部に位置ししかも走査ドキュメントを包含する、外接長方形（第１図に示された長方形１１）のリーディング争エツジ（レフト・エツジ）として指定される。マイクロコンピュータは続いて、同様の解析を実行してこの外接長方形のライト・エツジの位置を特定する。詳細に説明すると、マイクロコンピュータは、最右端のピクセル位置から左方へ移動しながら、そのピクセル位置までの間にトレーリング・エツジのうちの１０％が存在するような最初のピクセル位置を決定する。このピクセル位置が、この外接長方形のトレーリング・エツジ（ライト・エツジ）として指定される。更にマイクロコンピュータは、それらのピクセル位置に基づいて、そして後に詳述する方法により、この外接長方形のトップ・エツジとボトム・エツジとが存在する走査領域中の垂直ピクセル位置を決定すると共に、それらに対応するメモリ・アドレスを決定する。さて、外接長方形のトップ・エツジ、ボトム警エツジ、レフト・エツジ、並びにライト−エツジの夫々のピクセル位置が得られたなら、マイクロコンピュータ令システムは、始点ピクセル（この長方形の上方左方の角）に対応するメモリ・アドレスと、この長方形の水平方向及び垂直方向のサイズとを発生する。マイクロコンピュータｅシステムは続いて、この始点アドレスと垂直／水平方向サイズ情報（水平方向についてはピクセルの個数、垂直方向については走査ラインの本数）とを、アドレス／データ・バス４８７を介して、ウィンドウィング・フレーム珍バッファ４８９（間もなく詳述する第１３Ａ図〜第１３Ｂ図を参照のこと）へ供給する。

すると、このウィンドウイングーフレーム・バッファは、外接長方形のエツジ上及びその内部に格納されているピクセル値を読出し、それらのピクセルをリード４９を介して圧縮回路５０へ供給する。

以上でシステムの全体の説明は完了したので、以下の説明においては、先ず、第２Ａ図及び第２Ｂ図に示されている各々の回路を詳細に説明し、その後に、マイクロコンピュータ・システム４８５によって実行されるソフトウェアを説明することにする。

シェーディング補正回路４２６は、第２Ａ図及び第２Ｂ図に示された画像処理回路４０の一部を構成するものであり、第３図に図示されている。先に述べたように、このシェーディング補正回路は、リード４２４上に発生している入力してくる各ピクセルの値に対し、１本の走査ラインの端から端までの間に存在している照度の差と、ＣＣＤアレイの個々のセルの間に存在する応答性の差とに対処するための補正を加えるものである。この補正は、入力してくる各ピクセルの値に所定のオフセット補正ファクタを加算し、続いて、そうして得られた和に所定のゲイン補正ファクタを乗じることによって、達成されている。これらのオフセット・ファクタとゲイン番ファクタとは、走査ラインの端から端までの間で変化し、それによって、ＣＣＤアレイの出力に現われる、光学的なシェーディング（陰影）の差と、ピクセル毎の反応性の差とに対処するための補正を行なっている。

詳細に説明すると、シェーディング補正回路４２６の内部においては、リード４２４上に発生して入力してくるマルチ会ビットのピクセル値は、加算回路４２６２の一方の入力へ導かれる。この加算回路の他方の入力は、オフセット補正ルックアップ・テーブル４２７４から供給される、このピクセルに関するオフセット補正値である。このテーブルは、例えば、システムの校正の実行中に適切なオフセット補正ファクタをロードされる、ＲＡＭメモリである。このテーブルの内部に格納される値を発生させるために、ランプ７（第１図参照）を消灯した状態で、先にテスト走査が行なわれている。適当なオフセット補正ファクタを得るために、水平ビクセル・アドレスＸＣＮＴが、リード３６を介して、テーブル４２７４ヘアドレスとして供給されている。従って、リード４２４上に発生して入力してくるいずれのピクセルに対しても、任意の走査ライン上におけるそのピクセルに対応するオフセット・ファクタが、テーブル４２７４から送出される。加算回路４２６２は、入力してくるピクセル値とこのオフセット補正値とを合算し、そうして得られた和を、オーバフロー／アンタフロー調整回路４２６４へ供給する。この回路はプログラマブル・アレイ会ロジック（ｐｒｏｇｒａｍｍａｂｌｅ　ａｒｒａ７　ｌｏｇｉｃ：以下、ＰＡＬ）を用いて構成されている。このＰＡＬは、この和が１０ビツトの許容範囲をオーバフローまたはアンダフローしている場合には、この和の値を適切に変更して、この和の値がその許容範囲内に入るようにする。このようにして調整された和の値は続いて、（ハードウェアの）乗算回路４２６６へ、その一方の入力として供給される。この乗算回路への他方の入力は、入力ビクセルに関するゲイン補正値であり、このゲイン補正値は、ゲイン補正ルックアップ・テーブル４２７０から供給される。このテーブルは１例えば、システムの校正の実行中に適切なゲイン補正ファクタがロードされる、ＲＡＭメモリである。このテーブルの内部に格納される値を発生させるために、ランプ７（第１図参照）を点灯し、また、マイクロフィルムｅリーグ内に光を妨げるマイクロフィルムが存在していないようにした状態で、先にテスト走査が行なわれている。入力してくるピクセルに該当するゲイン補正ファクタを得るために、水平ピクセル・アドレスＸＣＮＴが、リード３６を介してテーブル４２７０ヘアドレスとして供給されている。従って、リード４２４上に発生して入力してくるいずれのピクセルに対しても、任意の走査ライン上におけるそのピクセルに対応するゲイン拳ファクタが、テーブル４２７４から送出される０乗算回路４２６６は、前述の和の値にこのゲイン補正ファクタを乗じ、それによって得られた積を、リード４２８を介して、シェーディング補正後ピクセルとしてガンマ補正回路４３２へ供給する。

先に述べたように、オフセット補正テーブル４２７４とゲイン補正テーブル４２７０とに格納されているオフセット補正ファクタとゲイン補正ファクタとは、システムの校正の実行中に、決定されて夫々のＲＡＭメモリに格納される。更に詳細に説明すると、該当するテスト走査、例えばランプをオフにしたテスト走査がシステムの校正動作の一部として実行完了され、モして後置走査処理回路４８（第２Ａ図及び第２Ｂ図参照）の内部に備えられているマイクロコンピュータ・システム４８５が、任意の走査ライン上の、各々のピクセルのための適切なオフセット補正ファクタの値の決定を完了したならば、それらの値はテーブル４２７４にロードされる。先ず最初に、それらの値をこのテーブルに書込むために、水平ビクセル・アドレスＸＣＮＴがテーブル内の先頭のピクセルを指定するように設定される。その後に、ないしはそれと同時に、このマイクロコンピュータ−システムはこの先頭ピクセルに該当するオフセット補正値をデータ・バス４８７５へ送出する。続いてこのマイクロプロセッサ争システムは、適切なパルスを「オフセット選択」制御信号線へ送出し、この信号は、ラッチ４２７６の「ロード」入力へ供給される。このパルスはこのラッチに作用して、データ・バス上に送出されている値を格納させると共に、その値を、そのデータ出力ピンとリード４２７７とを介して、テーブル４２７４のデータ入出力Ｃｌ１０）端子へ供給させる。

続いて、マイクロプロセッサ−システム４８５は適当なハイ・レベルの「オフセット書込み」制御信号をテーブル４２７４の「書込みイネ−−ｊルＪ（ＷＥ）入力へ供給する。このレベルは、このテーブルを構成しているＲＡＭメモリに作用して、データ・バス４８７５　（このデータ・バスは第２Ａ図及び第２Ｂ図に示されたアドレス／データΦバス４８７（７）一部を構成している）上に送出されている値を、ＸＣＮＴ値によって特定されているメモリ位置へ書込ませる。この書込み動作が完了したならば、ＸＣＮＴ値がインクリメントされてこのプロセスが反復される。このプロセスは、残りの全てのオフセット補正ファクタがこのテーブルに格納されてしまうまで、反復して実行される。

第３図に示されているゲイン補正ルックアップ・テーブルに対しても、これと実質的に同一の方法により、ラッチ４２７２とデータ・バス４８７５とによってロードが行なわれる。

ガンマ補正回路４３２は、第２Ａ図及び第２Ｂ図に示された画像処理回路４０の一部を同じく構成するものであり、このガンマ補正回路のブロック・ダイアグラムが第４図に図示されている。既に述べたように、この回路はシェーディング補正を施された６ビツト・ピクセル値の各々に対して、ＫＩＭＳシステムに用いることのできる、例えばシルバー・ポジティブ、シルバー・ネガティブ、ジアゾ、及びベジキュラー等の異なったタイプのマイクロフィルムの間に存在する、諸転写特性の差に対処するための補償を施すものである。それらの特性には。

一般的に、強度ロールオフ距＠　（ｉｎｔｅｎＳｉｔｙ　ｒａｌｌｏｆｆｄｉｓｔａｎｃｅ）　、７　イルム・ライズ距＠　（ｆｉｌｍ　Ｂｓｅｄｉｓｔａｎｃｅ）　、等々が含まれる。それゆえガンマ補正は。

予め定められている幾つかのフィルム・タイプのうちのどれでも１つの反応曲線（照度対強度の曲線）を、有利に、画像エンハンスメント回路４４への入力として最適な単一の曲線に沿わせるものである。更にまた、ガンマ補正を利用して、入力してくるビクセル値を反転し、七れによってポジティブ画像からネガティブ画像への転換を行なうことも可能である。

入力してくるシェーディング補正が施されたマルチ・ビットのビクセル値は、リード４２８により、１２ビツト・マルチプレクサ４３２２の一方のデータ入力ＩＮＡへ導かれる。このマルチプレクサは、それらのビクセル値と、アドレス・バス４８７７上に発生されてこのマルチプレクサの第２のデータ入力ＩＮＢへ供給されるアドレスとの、いずれか一方をガンマ補正ルックアップ・テーブル４３２４へ転送する。ガンマ補正を実行すべきときには、このマルチプレクサの選択入力Ｓに供給されている「ガンマ・アドレス選択」制御信号のレベルが、このマルチプレクサに、入力してくるビクセル値を通過させてテーブル４３２４へ入力アドレスとして供給させるように、適宜セットされる。この制御信号は、このテーブルへデータを書込むべきときには逆のレベルにセットされる。ガンマ補正の実行中は、入力してくる各々のピクセルの値が、このテーブル４３２４に対するアドレスとして用いられて、このテーブル４３２４から、対応するガンマ補正後ピクセル値がアクセスされて取り出される。この値は、アクセスされて取り出されると、最上位６桁のビットがリード４３を介して画像エンハンスメント回路４４へ供給される。

ガンマ補正ファクタは、走査の実行に先立ってガンマ補正ルックアー、プ・テーブル４３２４にロードされる定数である。それらのファクタは、異なったタイプのマイクロフィルムがフィルムＯライブラリによって取り出されて走査されるときに、しばしば変更される。詳細に説明すると、フィルム・ライブラリがマイクロフィルムのロールをマイクロフィルムφリーグに装填した後で、しかもその走査が行なわれる前に、ガンマ補正ルックアップ・テーブル４３２４に、これから走査されるフィルムの特定のタイプに応じた適切なガンマ補正ファクタがロードされる。異なったフィルム・タイプのその各々のためのガンマ補正ファクタは、定数のテーブルの形を取っている。それらの全ての定数テーブルは、予めマイクロプロセッサ・システム４８５（第２Ａ図及び第２Ｂ図参照）に格納されている。マイクロプロセッサ・システムは、フィルム容器上に記されている種々の目印記号に基づいて特定のフィルムやタイプを判別したならば、該当するテーブルをアクセスして、そのテーブルの内容をテーブル４３２４を構成しているＲＡＭメモリ内へ書込む、これを行なうために、このマイクロプロセッサ−システムは、先ずｒガンマ・アドレス選択」制御信号を第４図に示すように適切なレベルにセットし、それによって、マルチプレクサ４３２２に、アドレス・バス４８７７（このアドレス−バスは第２Ａ図及び第２Ｂ図に示されたアドレス／データ・バス４８７の一部を形成している）上に発生しているアドレスをガンマ補正ルックアップ・テーブル４３２４のアドレス入力へ転送させる。これと略々同時に、マイクロプロセッサ・システムは該当するガンマ補正定数テーブルをアクセスして、アドレス拳バス４８７７上に明示されているアドレスに対応する特定のガンマ補正ファクタをデータ・バス４８７５上へ送出し、このデータ会バスは、第４図に示すように、この係数をラッチ４３２８のデータ入力へ供給する。続いてマイクロプロセッサ・システムは、「ガンマ選択」制御ラインを介して、このラッチの「ロード」制御入力へパルスを供給する。このパルスに応答して、ラッチ４３２８は、データ・バス４８７５上に発生している値をラッチすると共に、それをリード４３を介してテーブル４３２４のデータ入出力端子へ供給する。統いて、マイクロコンピュータ・システム４８５は適切なハイレベルのｒガンマ書込み」制御信号を、テーブル４３７４の「書込みイネーブルＪ　（ＷＥ）入力へ供給する。このレベルは、このテーブルを構成しているＲＡＭメモリに作用して、データ・バス４８７５上に発生している値を、アドレス・バス４８７７上に発生しているアドレスによって特定されているメモリ位置へ書込ませる。この書込み動作が実行完了したならば、続いて、アドレスがインクリメントされると共に新たなデータがデータ・バスへ送出されてこのプロセスが反復される。このプロセスは、これから走査される特定のタイプのマイクロフィルムのための残りの全てのガンマ補正ファクタがこのテーブルに格納されてしまうまで、友復して実行される。

５×５コンボリユ一シヨン回路４４５は、第２Ａ図及び第２Ｂ図に示された画像処理回路４０の同じく一部を構成するものであって、この回路のブロック・グイ７グラムが第５Ａ図及び第５Ｂ図に図示されており、それらの図面の正しいつなぎ合せ方が第５図に示されている。

さて、以下の説明に関しては第６図も併せて参照されたい、第６図は、−２ンポリユ一シヨン回路４４５に用いられる５×５ウインドウを構成している個々のピクセルと、このウィンドウ内のそれらの各々のピクセルに対応するコンボリューション係数とを示している。

このコンボリューション回路は、基本的に、５本の走査ラインを格納し、モして５Ｘ５の移動ウィンドウを形成する複数のピクセルの値を同時に送出する。遅延ラインを含んでいる。それらの各個は、その値に対応するコンボリューション係数を乗じられた後に、互いに加え合されて合算される。それらの係数はその値が「０」、「＋１」または「２」であるため、各乗算は、加算、シフト、及び／または、減算によって実行することができる。詳細に説明すると、第５Ａ図及び第５Ｂ図に示されているように、リード４４３上に発生して入力してくる平均化されたピクセルは、ライン命ディレィ４４５７．４４Ｂ３．４４７５、及び４４８２をシーケンシャルに通過するように導かれ、それによって、最も新しい走査ライン（ラインＹ＋１）、２番目に新しい走査ライン（ラインＹ）、３番目に新しい走査ライン（ラインＹ−１）、及び４番目に新しい走査ライン（ラインＹ−２）が格納される。それと同時に、入力ピクセルもまた。５×６ビツトのシフト拳レジスタ４４５１に供給される。このシフト・レジスタは現在走査ライン（ラインＹ＋２）上の最も新しい５個のピクセルを格納する。

コンボリューションには、それらのうちの３個のピクセル（第１番目、第３番目、及び第５番目）が用いられるため、シフト争レジスタ４４５１は、ピクセル（Ｘ＋２、Ｙ＋２）（７）値をリード４４５２へ、ピクセル（Ｘ、Ｙ＋２）（７）値をリード４４５３へ、！？、、ピクセル（Ｘ−２，Ｙ＋２）＋７）値をリード４４５４へ、いずれも同時に送出する。これらの各個は加算回路４４９２の夫々の入力へ同時に供給される。この加算回路の出力はインバータ４４９３によって補数化され、そうして得られた補数化値は加算回路４４９５へ、その一方の入力として供給される。この加算回路４４９５は、全てのピクセル値の和を反転したものを出力し、従って、値ｒ−ＩＪを乗じるべきであった個々のビクセル値の。

その全ての和を送出する。リード４４９８上に発生するこの反転された和は、続いて加算回路４５０５へ、その一方の入力として供給され、この加算回路４５０５は、その係数が負数である全てのビクセル値の和と、リード４５０３上に発生しているその係数が正数である全てのビクセル値の和とを、合算する。リード４５０上に発生される、この加算回路４５０５の出力が、コンボリューションの結果である。

さて、直前の走査ライン、即ち走査ラインＹ＋１について説明すると、この走査ラインを構成しているピクセルはライン・ディレィ４４５７から送出され、クロ、キングされてシフト・レジスタ４４６０へ入力されている。ウィンドウの第２横列を形成している。そしてこの走査ライン内に位置している５個のピクセルのうちの１個だけがコンポリューシ、ンに用いられる。そのピクセルレイ直はピクセル（ｘ、ｙ＋ｉ）であり、リード４４６１上に発生され、そのコンボリューション係数は「＋２」である、従って、このピクセル値はリード４４６１を介して加算回路４５０１の入力のうちの１つへ転送される。この加算回路は、正のコンボリューション係数を持つ全てのピクセルの和を出力する。さて、このピクセル（ｘ、ｙ十ｉ）の値を２倍にしなければならないが、これは単にこのピクセルの値を１つだけシフトすることによって実行することができる。これは、シフト・レジスタ４４６０と加算回路４５０１の前記入力との間の接続を、ポジションを１つオフセットして適当に配線することによって、即ち、リード４４６１上の最下位桁ビットの出力を加算回路４５０１の入力ＩＮＩの最下位の１桁上のビットの入力リードへ配線し、その他の出力もそれと同様に配線することによって、容易に実現される。Ｏで囲んだ「×２」の記号は、このようなオフセットした接続を表わすものである。同様のオフセット接続がピクセル（Ｘ、Ｙ）及びピクセル（Ｘ、Ｙ−１）についても施されている。

ウィンドウ内の中央の走査ライン、即ち走査ラインＹについて説明すると、この走査ラインを構成しているピクセルはライン・ディレィ４４６３から送出され、クロッキングされてシフト・レジスタ４４６６へ入力されている。ウィンドウの中央の横列を形成している、そしてこの走査ライン内に位置している５個のピクセルの全てが、コンボリューションに用いられる。それらのピクセル値のうちの２つ、即ち、リード４４６９と４４７３の上に発生する８１番目と第５番目のピクセル（Ｘ＋２゜Ｙ）及び（Ｘ−２，Ｙ）は、各々、コンボリューション係数が「−１」であり、それゆえ夫々加算回路４４９２の入力と加算回路４４９６の入力とへ同時に転送されている。加算回路４４９６の出力は、インバータ４４９７によって補数化された後に、加算回路４４９５へその第２の入力として供給される。この走査ラインにおける残りの３個のピクセルのうち、中央のピクセル値（Ｘ、Ｙ）はコンボリューション係数が「＋２」であり、それゆえ加算回路４５０１の入力のうちの１つへ、すぐ上に説明したようにオフセット式に接続されている。残りのビクセル値、即ち第２番目と第４番目のピクセル（Ｘ＋１、Ｙ）及び（ｘ−１、Ｙ）４ｉ、各’ｒ−３７ポリユーシヨン係数が「＋１」であり、そのため、夫々リード４４７０と４４７２とを介して直に加算回路４５０１の対応する入力へ接続されている。

次の走査ライン、即ち走査ラインＹ−１について説明すると、この走査ラインを構成しているピクセルはライン・ディレィ４４７５から送出され、クロッキングされてシフト・レジスタ４４７８へ入力されている。ウィンドウの第４横列を形成している。そしてこの走査ライン内に位置している５個のピクセルのうちの、１個だけがコンボリューションに用いられる。このビクセル値はビクセル（Ｘ、Ｙ−１）であり、リード４４８０上に発生し、そのコンボリューション係数は「＋２」である、従って、このピクセル値はリード４４８０を介し、しかもポジションを１つオフセットした接続により、加算回路４５０１の入力のうちの１つへ転送される。

最後に、ウィンドウの最後の走査ライン、別の言い方ではボトム走査ライン、即ち走査ラインＹ−２について説明すると、この走査ラインを構成しているビクセルはクロッキングされてシフト・レジスタ４４８５へ入力される。それらのピクセル値のうちの３個のビクセル、即ち、夫々リード４４８６．４４８７、及び４４８８上に発生する第１番目、第３番目、及び第５番目のビクセル（Ｘ＋ｌ、Ｙ −２）、（Ｘ、Ｙ−２）、及び（ｘ−ｉ、Ｙ−２）は、各々コンボリューション係数が「−１」であり、それゆえ、加算回路４４９６の夫々の入力へ、同時に転送されている。

このコンポリュー９１７回路は更に、リード４４７を介して、この５×５ウインドウを構成しているセンタービクセルの値を送出している。センタ・ビクセル・ルックアップ回路４５５（第２Ａ図及び第２Ｂ図参照）は、その出力にビクセル１個分の時間遅れを余儀なくされているため、必要なピクセル値は、シフト拳レジスタ４４６６内の第４番目のポジション、即ちビクセル（ｘ＋１、Ｙ）において得られる。このビクセルは。

第６図に示されているウィンドウの中の、センタ・ビクセルの左隣りに位置しているビクセルに対応する。ピクセル１個分の遅れのために、リード４５０上に発生するコンボリューション処理後ビクセルは、５×５ウインドウ（第２Ａ図及び第２Ｂ図参照）内の実際のセンタ・ビクセルである。従って、コンボリューション処理後ピクセルとセンターピクセル争ルックアップ回路４５５の出力とは共に、常時、同一のビクセルに対して同期されている。

ピクセル逆平均化回路４５１は、第２Ａ図及び第２Ｂ図に示された画像処理回路４０の一部を構成するものであり、そのブロック・ダイアグラムが第７図に図示されている。先に述べたように、このビクセル逆平均化回路は、平均化のプロセスを逆方向に実行することによって、シェーディング補正後ビクセル（それらのビクセルは第２Ａ図及び第２Ｂ図のライン４３を介して供給される）の元の値を再生する。このビクセル逆平均化回路に、ある走査ラインの先頭のピクセル値が供給されたならば、この回路は、その走査ライン中に存在している各ビクセルの平均化されたデータが与えられれば、その走査ライン中の残りの各ビクセルの元の値を決定することができる。逆平均化処理後ピクセルはリード４５３上に発生される。

基本的には、逆平均化回路４５１は次のような方式で機能する。現在走査ライン中のビクセルがＸＯ、ＸＩ　。

、、、、Ｘｎで与えられているとすれば、それらのビクセルの平均化値（ＡＩ　、Ａ２　、Ａ３１．、、、Ａｎ）は以下の式で与えられる。

Ａｉ　＝　（ＸＯ＋ｘｌ　）　／２　（１）Ａ２　＝　（Ｘｉ　＋Ｘ２　’）　／２　（２）以下同様にして最後の平均化値は次のとおり。

Ａｎ　＝　（Ｘｎ−１＋Ｘｎ　）　／　２　（３）さて、この走査ラインの中の先頭のビクセルの値がｘＯであることが分っているならば、等式（１）を未知のピクセル値（逆平均化ピクセル値）であるｘｌについて解くことにより、下式が得られる。

Ｘｉ　＝２−Ａｌ　−ＸＯ（４）こうして得られたビクセルＸＩの値を等式（５）に代入することにより、次の（逆平均化）ピクセル値であるｘ２が得られ、以下のようになる。

Ｘ２　＝２−Ａ２　−Ｘｉ　（５）従って、ある走査ラインの先頭のビクセルの値が分れは、統〈各ビクセルの値は、各々の対応する平均化ピクセル値と先行する逆平均化ビクセル値とを用いて、算出することができる。一般的に、逆平均化回路４５１は以下の等式を実行する。

Ｘｎ　＝　２　・Ａｎ　−Ｘｎ−１（６）従って、走査ラインを構成する一連の元のピクセル値（逆平均化ビクセル値）を、その走査ラインについての一連の平均化ビクセル値から再生するためには、本発明に係る方式を用いれば、そのラインの先頭ビクセルの値を格納しておくことが必要とされるに過ぎない、このことは、ひいては、過去において行なわれていたような、そのライン中の全てのビクセルについてその平均化ビクセル値と非平均化ピクセル値（元のピクセル値）との両方を格納しておくことの必要性を、有利に除去している。この結果、逆平均化回路４５１は、当業界においてこれまで公知であり、そして採用されていた方式と比較して、より簡明な、従ってより安価な方式を提供するものである。

更に詳細に説明すると、リード４４７上に発生している、コンボリューション回路４４５から入力してくるセンタ・ビクセル（平均化ビクセル）Ａｎは、ポジションな１つオフセットした接続を介して、減算回路４５１１の正入力へ導かれる。このオフセットした接続は、り一部４４７上に発生している値を２倍にする効果を持っている。減算回路４５１１の他方の入力（負入力）へは、ラッチ４５１５によって発生されリード４５１７上へ送出されている出力値が供給される。ラッチ４５１５はピクセル１個分の遅延をもたらすものである。

リード４４７上に発生されて入力してくる平均化ピクセル値の夫々について、減算回路４５１１は、そのピクセルの逆平均化値Ｘｎを算出し、この値の算出は、その直前のピクセルの値Ｘｎ−１をこの平均化ピクセル値の２倍の値から減じることによって行なわれる。逆平均化回路４５１を機能させるために、先ず最初に、ラッチ４５１５の内容が、このラッチのリセット入力（「Ｒ」入力）へり一部４５１９を介して供給される制御信号（「リセット」信号）によって、クリアされる。この結果、先行ピクセル値Ｘｎ−１が初期値として「０」にセットされる。現在走査ラインの先頭ピクセルの値は通常は「０」またはその他の既知の値であるが、その値がり−ド４４７を介して逆平均化回路４５１へ供給される。基本的には、その次に続くピクセル０クロツク・サイクルの間に、この先行ピクセル値Ｘｎ−１は、クロッキングされて減算回路４５１１とラッチ４５１５を通過する。それと同時に、即ち、先頭ピクセル値がリード４４７へ送出されてからピクセル・クロック・サイクル１回分だけ後に、現在平均化ピクセル値Ａｎがこのリード４４７へ送出される。この結果、このピクセル・クロック・サイクルの終了の時点においては、現在逆平均化ピクセル値Ｘｎがリード４５１３上に発生しており、また、この値は、リード４５１７上に発生する先行ピクセル値Ｘｎ−１となって、次回のピクセル会クロック・サイクルの間に用いられることになる０以上のプロセスは反復して実行され、それによって現在走査ラインの残りの全ての逆平均化ピクセル値が算出される。

センタ管ピクセル・ルックアップ回路４５５は、第２Ａ図及び第２Ｂ図に示された画像処理回路４０の一部を構成するものであり、そのブロック・グイ７グラムが第８図に図示されている。先に説明したように、この回路４５５は予め定められたピクセル値を格納しており、それらのピクセル値は、ノイズ検出器／フィルタ回路４６３によって用いられる３×３ウインドウのセンタ・ピクセルを構成している各ピクセルの値をスレショルド処理する際に用いるべく、センタ・ピクセル拳スレショルド比較器４５９へ供給されるピクセル値である。この回路４５５のテーブルから送出される個々の値は、以下の３つの要因に従って決定される。

即ち、現在走査ピクセルの近傍区域における走査領域の背景強度レベル、現在センタ・ピクセルについて算出されたノイズ成分、それに現在走査ピクセルの逆平均化値の３つである。

詳細に説明すると、３種類の入力情報がこの回路へ供給され、それらの情報をまとめて用いることによって。

メモリのアドレスが形成される。特に、逆平均化ピクセル値はり一部４５３上に発生され、また、それらの逆平均化ビクセル値の各々毎に、そのピクセルに対応する。

背景レベルとノイズ成分との和を表わす値が、リード４７１上に発生される。これらの、リード４５３及び４７１上に発生される信号は、まとめてマルチプレクサ４５５１の１つの入カニＮＡへ供給される。このマルチプレクサはｒＣ，Ｐ、（センタ・ピクセル）アドレス選択」信号の命令を受けており、この選択信号は、このマルチプレクサの適当な選択入力（Ｓ入力）へ供給されていて、リード４３５及び４７１上に発生している信号と、アドレス・バス４８７７上に送出されてこのマルチプレクサの入力ＩＮＢへ供給されている信号との、いずれか一方を、リード４５５３を介してセンタ拳ピクセル争ルックアップ・テーブル４５５５のアドレス入力へ転送する。このアドレス選択信号は、画像処理回路４０（第２Ａ図及び第２Ｂ図参照）の内部に備えられているヤイクロプロセッサーシステム４８５から送出される。

テーブル４５５５は、第８図に示されており１例えば複数のＲＡＭメモリ回路を用いて構成される。このテーブルにアドレスが供給され、そして、このテーブルの中に用いられているＲＡＭメモリが（不図示のクロック信号により）適切にクロッキングされたならば、それらのメモリはそれに応じたセンタΦピクセル出力値を、センタ管ピクセル・スレショルド比較器４５９で使用するためにリード４５７上へ送出する。システムの初期化の実行中に、マイクロプロセッサｅシステム４８５（第２Ａ図及び第２Ｂ図参照）は、格納定数の内部テーブルをアクセスして、それらの定数をセンタ拳ビクセル・ルックアップ・テーブル４５５５内へ適切に転写する。これを行なうために、このマイクロプロセッサ・システムは。

第８図に示すように、先ず最初にｒＣ、Ｐ　、アドレス選択」信号を適当なレベルにセットして、マルチプレクサ４５５１に、アドレス・バス４８７７上に発生しているアドレスをセンタ・ピクセル・ルックアップ・テーブル４５５５のアドレス入力へ転送させる。これと略々同時に、このマイクロプロセッサ・システムは該当するセンタ・ピクセル・テーブルをアクセスして、アドレスψバス４８７７上に特定されているアドレスに対応する特定のピクセル値をデータ・バス４８７５へ送出し、このデータ・バスはこの係数をラッチ４５５７のデータ入力へ供給する。続いてこのマイクロプロセッサ−システムはｒＣ、Ｐ　、選択」制御ラインを介してこのラッチの「ロード」制御入力へパルスを供給する。このパルスに応答して、ラッチ４５５７はデータ争バス４８７５上に発生している値をラッチすると共に、その値をリード４５７を介してテーブル４５５５のデータ入出力端子へ供給する。１＆いてマイクロコンピュータ・システム４８５は、適当なハイ・レベルのｒｃ　、　ｐ　、書込み」制御信号をこのテーブル４５５５の「書込みイネーブル」入力（ＷＥ入力）へ供給する。このレベルは、このテーブルを構成しているＲＡＭメモリに書込み動作を行なわせ、即ち、データ・バス４８７５上に発生している値を、アドレス・／＜ス４８７７上に発生しているアドレスによっテ特定されているメモリ位置へ書込ませる。この書込み動作が完了したならば、アドレスがインクリメントされ、新たなデータがデータ争バスへ送出され、そしてこのプロセスが反復される。このプロセスは、残りの全てのセンタービクセル値がテーブル４５５５に書込み完了されるまで、反復して実行される。

ノイズ検出器／フィルタ回路４６３は、第２Ａ図及び第２Ｂ図に示された画像処理回路４０の一部を構成するものであり、そのブロック拳ダイアグラムが第９図に図示されている。既に述べたように、ノイズ検出器／フィルタ回路４６３は、予め定義されている幾つかのノイズ・バタンのうちのいずれかが、比較器４５９から送出されているスレショルド処理後画像の中に存在しているか否かを判定するものである。この回路４６３は、比較器４５９から送出されている現在スレシ、ルド処理後ビクセルを中心とした、３×３のスレショルド処理後ピクセルのウィンドウを形成する。Ｉ＆いて、このウィンドウ内のピクセル・バタンか、ピクセル・ノイズとして予め定義され予め格納されていたノイズ・バタンと比較される。このウィンドウ内のバタンと予め格納されていたバタンのいずれかとの間に一致が存在するならば、「ノイズ・フラグ」という形の信号がリード４６５を介してノイズ追随回路４６７へ送出される。更にこの回路４６３はこの３×３ウインドウ内のセンタ争ビクセルから単一ビクセル・ノイズをフィルタリング除去しくこのセンタ・ピクセルの値を変更し）、そしてフィルタリング処理後センタ・ピクセル値をリード４７上へ送出する。り一ド４７上に発生されるそれらのフィルタリング処理後センタ・ビクセル値は、後置走査処理回路４８（第２Ａ図及び第２Ｂ図参照）内に備えられているウィンドウ・フレーム−バッファ４８９へ転送される。

特に、第９図に示すように、センタ・ピクセル拳スレショルド比較器４５９かも送出されたシングル・ビット・ピクセルは、リード４６１を介して３×３ウインドウ発生器４６３１へ供給される。このウィンドウ発生器は２つのライン・ディレィと３つの３ビフト・シフト・レジスタとを含んでおり、それらは、３×３ピクセルの移動ウィンドウを発生させるために、ラインーディレィ４４５７及び４４６３、並びにシフト・レジスタ４４５１．４４６０、及び４４６６　（第５Ａ図及び第５Ｂ図参照）と同様の方式で接続されている。このウィンドウ発生器４６３１から同時に送出される９個のピクセルは、第９図に示されたリード４６３３を介して、３×３ノイズ・パタン検出ルックアップ・テーブル４６３５へ、そのアドレスとして、並列に供給される。

、このルックアップ・テーブルは、３Ｘ３ウインドウの内部に発生し得る予め定義されたノイズ・バタンを格納している、複数のリード・オンリ・メモリ（ＲＯＭ）を含んでいる。３×３ウインドウの内部に発生し得る４つの異なったノイズ拳バタンが、それらのＲＯＭの内部に格納されているが、ただし、一度にそれらのバタンのうちの１つだけが（不図示の公知のアドレッシング回路によって）選択されて用いられる。テーブル４６３５は２つの別個の出力を発生する。３×３移動ウインドウが、ＲＯＭの内部に格納されているバタンと一致するノイズ・バタンを含んでいる場合には、ハイ・レベル信号が出力ＤＯ２に発生される。続いてこのハイ・レベル信号はクロッキングされてフリップ・フロップ４６３７及び４６３９を通過し、それによってリード４６５上に、クロック・サイクル２回分だけ持続するパルスが発生される。このパルスが「ノイズ・フラグ」である、このパルスは、ノイズ追随回路４６７（第２Ａ図及び第２Ｂ図参照）に、その出力値をインクリメントさせ、このノイズ追随回路については第１０図に関連させて後に詳述する。第９図に示すように、テーブル４６３５の他方の出力である出力ＤＯＩはリード４７上へ送出され、この出力は、単一ピクセル・ノイズが除去された後の３×３ウインドウのセンタ・ピクセルの値である。具体的には、比較器４５９から送出されたセンタ・ピクセルがノイズのために「黒」　（例えば２進数の「ｌ」）となっている場合には、このピクセルの値はテーブル４６３５によって「白」　（例えば２進数の「０」）に変更される。

ノイズ追随回路４６７は、第２Ａ図及び第２Ｂ図に示された画像処理回路４０の一部を構成するものであり、そのブロック・グイ７グラムが第１０Ａ図と第１０Ｂ図とを組み合わせたものによって図示されていて、それらの図面の正しいつなぎ合せ方が第１０図に示されている。先に述べたように、ノイズ追随回路４６７は、り一ド４６５上に発生する各々のノイズ・フラグのパルスに応答して、Ｘ方向とＸ方向との両方向へピクセル毎に徐々に指数関数的に減少して行く出力を発生する。二次元的なフィルタである。このフィルタの出力は走査画像内の現在ノイズ・レベルに追随する。このフィルタの出力は、各々のノイズ・フラグのパルスに応答して所定の値づつ増加し、この所定の値は好ましくは１０進数値の「４５」に等しく、モしてＸ方向とＸ方向との両方向へ減少して行き、ついにはその出力の値が「Ｏ」に達する。

第１０Ａ図及び第１０Ｂ図に示すように、ノイズ追随回路４６７はＹフィルタ・セクション４６７０とＸフィルタ・セクション４７１Ｏとから成り、これらのセクシ璽ンは、夫々Ｙ方向とＸ方向とに、ビクセル毎に指数関数的に減少して行く出力を発生する。更に詳細に説明すると、Ｙフィルタ・セクション４６７０の内部においては、予め定義されている指数型減少関数［Ｔを時間としたときに、１／（１−Ｔ）という形で表わされる］が、ノイズ追随Ｙ　ＥＸＰルックア、プ・テーブル４６７９に格納されており、このテーブルは好ましくはＲＡＭ回路である。この関数は、走査ラインの方向に対して直角の方向であるＹ方向における。

フィルタリングの機能を果たすものである。別の言い方で説明すると、走査ライン上の任意のピクセルＰについての始値が与えられたならば、このルックアップ・テーブルの出力は、隣接する次の走査ライン上に存在する同位置のピクセル、即ち同一の縦列内の隣接する次のピクセルのための値を発生し、この値は、始値を指数的に変化する小さな量だけ減少させた値に等しい、ここで、続く数本の走査ラインに亙って、この縦列内の残りの全てのピクセルにおいてノイズが出現しないものと仮定すれば、ルックアップ・テーブル４６７９によって発生される、この縦列内のそれらのピクセルの値は、減少して行く指数関数の形を呈することになる。

更に詳細に説明すると、このルックアップ争テーブル４６７９は２つの値によってアクセスされ、それらの値はまとまって、リード４６７７上に１つのアドレスを形成する。一方の値は、ノイズ−７ラグ・リード４６５上に発生するシンプル・ビット・パルスである。また、ルックアップ拳テーブル４６７９によって発生され、その後、ライン記憶装置４６７１を介して走査ライン１木分遅延されたマルチ・ビット出力が、他方の値である。これらの両方の値はラッチ４６７５の夫々のデータ入力へ供給され、その際、ノイズ拳フラグ・ビットはり一ド４６５を介して入力され、遅延されたルックアップ・テーブル４６７９の出力はリード４６７３を介して入力される。

動作について説明すると、ノイズ・フラグ赤パルスはり−ド４６５を介してう゛フチ４６フ５の適当な入力ビットへ、データとして供給される。これと同時に、ＹＥＸＰルックアップ・テーブル４６７９の出力が、ライン格納装置４６７１への入力データとして用いられるべく、ラッチ４６８４に格納される。ＹＥＸＰ値がこれから格納されることになるライン格納装置内部のアドレスは、リード３６上に発生している水平ビクセル・アドレスＸＣＮＴによって特定されている。続いて制御回路４９３（第２Ａ図及び第２Ｂ図参照）が、適当なライン格納装置書込み信号のパルスを送出して、この値をライン格納装置４６７１内に書込む、このＹ　ＥＸＰ値がこのライン格納装置内の適当なロケーシ、ンに書込まれたならば、このライン格納装置は、そのロケーションについての遅延値をアクセスし、そうして得られた値を、第１０Ａ図及び第１０Ｂ図に示すように、リード４６７３へ送出する。この遅延値とノイズ・フラグの値との両方が、クロッキングされてラッチ４６７５内にラッチされ、そしてそこから、ｌＯビット拳アドレスとしてＹＥＸＰルックアップ・テーブル４６７９へ送出される。

このアドレスと、それに、内部に用いられているＲＡＭ回路へ供給される適当なり口７り信号（不図示）とに応ド４６８２へ送出する。従って、以上から分るように、テーブル４６７９から送出される処理中の現在ビクセルのための値が、すぐ後に続く走査ライン内の同位置のピクセルのための値を部分的に決定するのである。ノイズ拳フラグにパルスが発生した場合には、Ｙ　ＥＸＰテーブルは、その出力値を予め定められている量だけ、典型的な一例としては１０進数値の「４５」だけ、増加させる。リード４６８１上へ送出されるこのＹ　ＥＸＰテーブルの出力は、Ｘフィルタ・セクション４７１Ｏへ、その入力として転送される。

先に述へたように、Ｘフィルターセクション４７１０は、走査ラインの方向に対して平行な方向であるＸ方向における、フィルタリングの機能を果たすものである。

別の言い方で説明すると、走査ライン上の任意のピクセルＰについての始値が与えられたならば、このルックアップ・テーブルの出力は、この走査ライン上の次のピクセルのための値を発生し、この値は、始値を指数的に変化する小さな量だけ減少させた値に等しい、ここで、この同一の走査ライン内において続いて連続して発生する幾つかのピクセルにおいては、ノイズが出現しないものと仮定すれば、ルックアップ争テーブル４７１９から送出されるこの走査ライン内のそれらのピクセルのための値は、減少して行く指数関数の形を呈することになる。

更に詳細に説明すると、Ｘフィルタ◆セクション４７１０の内部においては、予め定義されている指数型減少関数［この関数も同じく、Ｔを時間としたときに、１／（１−Ｔ）という形で表わされる］が、ノイズ追随Ｘ　ＥＸＰルックアップ・テーブル４７１９に格納されており、このテーブルは好ましくはＲＡＭ回路である。

Ｘフィルターセクション４７１０は、Ｘフィルタ・セクション４６７０の作動方式に極めて類似した方式で作動する。詳細に説明すると、ルックアップ争テーブル４７１９は、リード４７１７上に発生するアドレスによってアクセスされる。

このアドレスは２つの値の和から成るものである。一方の値は、リード４６８１上に発生するＸフィルタ・セクション１６７０の出力である。また％Ｘ　ＥＸＰルックアップ・テーブル４７１９から送出されてその後ラッチ４７２３を介してピクセル・クロック−サイクル１回分だけ遅延されたマルチ・ビット出力が、他方の値である。動作について説明すると、リード４６８１を介して直接入力されるＸフィルタ・セクシ璽ン４６７０の出力と、リード４７２５上に発生されるルックアップ・テーブル４７１９の遅延された出力との両方が、加算回路４７１１の夫々の入力へ供給される。

これらの値の和が、リード４７１３上に送出され、そしてクロッキングによってラッチ４７１５内に、Ｘ　ＥＸＰルックアップ・テーブル４７１９へのアドレスとしてラッチされる。このアドレスと、それに、Ｘ　ＥＸＰルックアップψテーブル４７１９を形成しているＲＡＭ回路へ供給される適当なりロック信号（不図示）とに応答して、このルックアップ・テーブルは、該当するＸＥｘＰ値をアクセスし、そしてその値をリード４７２５へ送出する。従って１以上から分るように、テーブル４７１９から送出される処理中の現在ビクセルのための値が、すぐ後に続くピクセルのための値を部分的に決定するのである。リード４７０上へ送出される出力値は、走査画像中に出現するノイズ−レベルに追随する、二次元的にフィルタリング処理された値である。先に述べたように、この値はリード４７０を介して加算回路４７３（第２Ａ図及び第２Ｂ図参照）へ供給される。

Ｘ　Ｅ　Ｘ　Ｐ　）Ｌ／　−／　り７−／プ・テーブル４７１９とＹＥＸＰルックアップ・テーブル４６７９とのいずれにも、システムの初期化の実行中に、マイクロコンピュータ・システム４８５によって適当なデータがロードされ、このデータのロードは、具体的には、少し後に詳述する第１４図に示されているブロック１４１０の実行によって行なわれる。初期化を行なうためには、適当なデータとアドレス情報とが、このマイクロコンピュータ・システムから、アドレス番バス４８７７　（このアドレス・バスは第１０Ａ図及び第１０Ｂ図に示されている）とデータ・バス４８７５とを介して、そして更に、Ｙ　ＥＸＰルックアップ・テーブル４６７９についてはアドレス・ラッチ４６８７とデータ・ラッチ４６９ｏとを介して、またＸ　ＥＸＰルックアップ・テーブル４７１９についてはアドレス拳ラッチ４７２７とデータ・ラッチ４７２９とを介して、これらのテーブルへ供給される。

このマイクロコンピュータ・システムによる。これらの両方のテーブルへのデータの書込みは、センタ・ピクセル・ルックアップ・テーブル４５５５　（第８図参照）に関連して先に説明した方式と実質的に同一の方式で、適当なアドレス・バス／データ・バス選択信号と書込み信号とを用いて行なわれる。

背景追随回路４７５は、第２Ａ図及び第２Ｂ図に示された画像処理回路４０の一部を構成するものであり、そのブロック・ダイアグラムが第１１Ａ図と第１１Ｂ図とを組み合わせたものによって図示されており、それらの図面の正しいつなぎ合せ方が第１１図に示されている。

背景追随回路４７５は、先に述べたように、走査画像中の各ピクセルの背景レベルに、適合性をもって追随する６ビツト値を発生する。この背景レベルはピクセル毎に動的に変化するレベルであり、そして、そのレベルにおいて白ビクセルが黒ピクセルへ変化する（ネガティブ−フィルムの場合）ところの、そして近傍領域のピクセルの背景強度の関数であるところの、レベルであると見なすことができる。

現在ピクセルＶの背景レベルは、以下の式を用いて決定することができる。

■の背景＝ｍｉ　ｎ　（ｂ、ｃ）−ｆ　［ｍｉｎ　（ｂ、ｃ）−Ｖ］　（７）ここで、ｂは、現在ピクセルと同一の縦列の中に位置しておりしかも直前の先行走査ラインの内部に位置しているピクセルである、ピクセルＢの背景レベルであり、また、Ｃは、現在走査ライン中に位置している直前のピクセルである、ピクセルＣの背景レベルである。

現在ピクセルＶに対するピクセルＢ及びＣの相対的な位置が、現在走査画像の部分図４７８５に図示されている。関数ｆは、好ましくは、関数４８８０の如き形を呈する、非線形の経験的にめられた関数である。この関数は、即ち追随して発生される背景レベルは、現在ピクセルの値が走査画像の背景レベル（即ち紙面レベル）に近付いて行く方向へ変化するときには、即ち「黒」（１０進数値の・「６３」）から「白」　（１０進数値の「Ｏ」）へ変化するときには、迅速に反応する（映像のレベルに密着して追随する）が、現在ピクセルの値が文字データのレベルに近付いて行く方向へ変化するときには、即ち「白」から「黒」へ変化するときにはより小さな迅速性で反応する。背景追随回路４７５は、以上の関係を以って、現在ピクセルＶの背景レベルを発生する。

更に詳細に説明すると、予め定義された関数ｆの値が背景追随ルックアップ・テーブル４７６８に格納されており、このテーブルは好ましくはＲＡＭ回路を用いて構成される。このテーブルは２つの値をアドレスとして使用してアクセスされる。即ち、現在ピクセルＶの値と、２つの先行背景値（ｂ及びＣ）のうちの最小値との、２つである。現在ピクセルであるピクセル（Ｘ＋１．Ｙ）の値は、リード４４７を介して背景追随回路４７５へ供給される０画像処理の実行中に、この値はマルチプレクサ４７６７へ転送され、そしてルックアップ・テーブル４７６８へ、そのアドレス入力の最下位の６桁のビット（Ｏ〜５）への入力として、供給される。他方の入力であるｍｉ　ｎ　（ｂ、ｃ）は、リード４７６３上に発生し。

画像処理の実行中にマルチプレクサ４７６５を通して転送され、そしてこのルックアップ・テーブルへ、そのアドレス入力の最上位の６桁のビットへの入力として、供給される。ライン格納装置４７５１、ラッチ４７５５゜比較器４７５７、及びマルチプレクサ４７６１が、先行背景値すとＣとの間の最小値を決定するために用いられている。特に、ライン格納装置４７５１は、種々のクロッキング信号並びに制御信号（不図示）に応答して、先行走査ラインのピクセルであってしかも水平ビクセル壷アドレスＸＣＮＴの現在値によって与えられるロケーションに格納されているビクセルの値を、リード４７５３上へ送出する。この値は、マルチプレクサ４７６１の１つの入力ＩＮＢへ供給されると共に、比較器４７５７へも、その１つの入力ＩＮＡとして、供給されている。

一方、ラッチ４７７９の内容は、現在走査ライン上に位置している先行ビクセルＣの背景値を含んでいる。この値は、フィードバック・リード４７８１を介して、マルチプレクサ４７６１の別の入力ＩＮＡへ転送される。更にこの背景値Ｃは比較器４７５７へも、その１つの入力ＩＮＢとして転送される。比較器４７５７はｂ背景値とＣ背景値とを比較し、それら２つのうちのいずれがより小さいかを示すシングル会ビット出力を発生する。このシングル・ビットはマルチプレクサ４７６１の選択入力へ供給される。従って、背景レベルｂが背景レベルＣを超えている場合には、比較器４７５７から発生される出力レベルはハイであり、これはマルチプレクサ４７６１に対し、背景レベルＣをリード４７６３上へ転送するように命令する。また逆に、背景レベルＣが背景レベルｂを超えている場合には、比較器４７５７から送出される出力レベルはローであり、これはマルチプレクサ４７６１に対し、背景レベルｂをリード４７６３上へ転送するように命令する。このリード４７６３上に発生する値は、ルックアップ・テーブル４７６８へ供給されるアドレスの一部になる。

さて、テーブル４７６８へ、完成したアドレスが供給されたならば、このルックアップ・テーブル４７６８を構成しているＲＡＭ回路が、適当なりロック信号並びに制御信号（不図示）に応答して、該轟する予め格納されている関数ｆの値（この値は２の補数の形で格納されている）をアクセスして、その値をリード４７７０上へ送出する。この値は加算回路４７７５へ、その一方の入力として、転送される。この加算回路への他方の入力は、マルチプレクサ４７６１から送出される最小値ｍｉ　ｎ　（ｂ、ｃ）である、リード４７７７上に発生するこの加算回路の出力が、現在ビクセルＶの背景値である。続いてこの値はクロッキングされてラッチ４７７９内ヘラツチされ、このラッチは、この値にビクセル１個分の遅延を加える。こうして、ラッチ４７７９からクロッキングされて出力される値は、先行ビクセルの背景値として用いられる値であり、それゆえリード４７８１を介して比較器４７５７とマルチプレクサ４７６１との、夫々の入力へ転送される。ラッチ４７７９の出力は、更にビクセル１個分の遅延を加えるために、クロッキングされてラッチ４７８３を通過させられる。この更なる遅延によって、加算回路４７３（第２Ａ図及び第２Ｂ図参照）へその一方の入力として供給される背景追随回路４７５の出力が、この加算回路の他方の入力へ供給されるノイズ追随回路４６７の出力と、同期することになる。

ライン格納装置がアクセスされて背景値が送出される度ごとに、その送出の後に、現在背景値がこのライン格納装置に格納される。詳細に説明すると、このライン格納装置が背景値を発生したならば、適当なりロック信号並びに制御信号（不図示）がラッチ（＠ＩＩＡ図及び第１１Ｂ図参照）へ供給され、それによって、そのときリード４７７７上に発生している現在背景値が、このラッチ内に格納されると共にリード４７５３上へ送出される。その後に、適当なりロック信号並びに制御信号（例えば不図示の信号のうちの、ライン格納装置書込み信号等）がライン格納装置に供給され、それによって、り一ド４７５３上に発生している現在背景値が、このライン拳バッファの中の、水平ビクセル−アドレスＸＣＮＴの現在値によって与えられているロケーションに書込まれる。

ルックアップ・テーブル４７６８へは、マイクロコンピュータ−システム４８５によって、システムの初期化の実行中に関数ｆの適切な値がロードされ、このロード動作は、具体的には、メインループ１４００　（第１４図参照、同図については間もなく詳述する）の中のブロック１４１Ｏの実行によって行なわれる。このマイクロコンピュータ・システムは、先ず最初に、第１１Ａ図及び第１１Ｂ図にｒＢ　、　Ｔ　、アドレス選択」信号と記されている、マルチプレクサ４７６５及び４７６７へ供給されている選択信号のレベルを、適当なレベルにセットすることによって、これらの両方のマルチプレクサに対し、リード４４７上に発生する現在ピクセル・レベルやり−ド４７６３上に発生するｍ１ｎ（ｂ、ｃ）値ではなく、バス４８７７上に発生しこれらの各マルチプレクサの入力ＩＮＢへ供給されるアドレスの方を、ルックアップ・テーブル４７６８のアドレス入力へ転送するように命令する０次に、マイクロプロセッサ会システムは適切なアドレスをアドレス・バス４８７７へ送出し、このアドレスはマルチプレクサ４７６５及び４７６７を通過してルックアップ・テーブル４７６８へ転送される。その後。

マイクロコンピュータ・システムは、その固有のメモリに格納されている関数ｆの値をアクセスし、そしてその値をデータ・バス４８７５へ送出する。これが実行されたならば、マイクロコンピュータは適当な選択信号（ｒＢ、Ｔ、選択」信号）をラッチ４７７２へ供給することによって、バス４８７５上に発生しているこのデータをこのラッチに格納し、そして更にこのデータをり−ド４７７０へ、ルックアップ番テーブル４７６８への入力とするために転送する。その後、マイクロコンピュータ争システムは適当な書込み信号（ｒＢ、Ｔ、書込み」信号）をルックアップ・テーブル４７６８へ供給して、このテーブルの内部に用いられているＲＡＭ回路がこのデータ値をこのテーブル内の適切なアドレスへ格納するようにする。関数ｆの次のデータ値を転送するために、マイクロコンピュータ・システムは、アドレスを変更し、新たなデータ値をアクセスしてその固有のメモリから取り出し、このデータ値をデータ・バス４８７５へ送出し、このデータをラッチ４７７２へ格納し、そして、ルックアップ・テーブル４７６８を構成しているＲＡＭメモリにこのデータ値を適切に格納するよう命令し、以下、連続する各々の関数ｆの値について同じ動作を実行する。

ドキュメント・エツジ検出回路４８１のブロック・グイ７グラムが、第１２Ａ図〜！ｇ１２Ｃ図を組み合わせたものによって図示されており、それらの図面の正しいつなぎ合わせ方が第１２図に示されている。ドキュメント−エツジ検出回路４８１は、先に述べたように、走査画像内の各走査ライン中のエツジを検出するものである。

この回路は、それらのエツジの各々について、そのエツジに関するピクセル位＠（ＸＣＮＴ値）を、アドレス／データ・バス４８７を介してマイクロコンピュータ・システム４８５へ供給し、これは、続いてこのマイクロコンピュータ・システムがそのピクセル位置を用いて、所与の走査ラインにおけるそれらのエツジのうちのいずれが、その走査ラインのドキュメントの実際のリーディング・エツジ及びトレーリング・エツジであるかを判定するためである。

基本的には、回路４８１は、背景値及びセンタ・ピクセル値をスレショルド値と比較し、その比較の結果を用いて種々のカウンタを制御するという方式で機能する。

それらのカウンタの１つの組は映像フィルタを構成しており、この映像フィルタは、映像信号（入力してくるセンターピクセル値）の中の有効エツジ遷移を検出すると共に、ノイズに起因する。除去しなければ映像信号中に存在することになる偽遷移を除去している。それらのカウンタの別の組は背景フィルタを構成しており、この背景フィルタは、背景値の中の有効エツジ遷移を検出すると共に、ノイズに起因する、除去しなければ背景値に存在することになる偽遷移を除去している。それらのカウンタの個々の出力は、続いてリーディング／トレーリング・エツジ検出回路へ供給され、この検出回路はそれらの出力に基づいて、有効リーディング・エツジないし有効トレーリング・エツジが実際に現在走査ライン中に発生しているか否かを判定する。そのような有効エツジが発生している場合には、この検出回路は適当な制御信号を発生して、そのエツジのピクセル位置（ＸＣＮＴ値）を先入れ先出しくＦＩＦＯ）メモリ回路に格納する。

１本の走査ラインの全体が処理されたならば、回路４８１はドキュメント・エツジ検出割込みをリード４８６上へ送出する。この割込みに応答して、マイクロコンピュータ−システムが、全てのエツジ位置をアクセスしてＦＩＦＯから取り出し、そして、現在走査ラインについての、走査されたドキュメントの実際のリーディング及びトレーリング・エツジ（アクチュアル・リーディング・エツジ及びアクチュアル会トレーリング・エツジ）から成るエツジ対の位置を決定する。

詳細に説明すると、回路４８１の内部においては、リード４７４上に発生して入力してくる背景値、もしくはリード４４７上に発生して入力してくるセンタ・ピクセル値（映像値）が、比較器５１３７．５１４１、及び５１４５の各々の一方の入力へ導かれている。これらの比較器は、映像レベルと背景レベルとの両方を、２つの異なったスレショルド・レベル、即ち、リード５１３０上に発生している「カットオフ」レベル、及びリード５１１３上に発生している「アクチュアル・カットオフ」レベルと比較する。大ざっばに言ってしまえば、背景レベルは映像レベルに追随すると言える。更に詳しく言うならば、背景値は、映像値のいかなる上昇にも密着して追随するが、この映像値の低下に対しては、幾分緩慢に反応する。これと対照的に、カットオフｅレベルは映像レベルと背景レベルの両方に極めて緩慢に追随し、典型的な例を挙げれば、数百側のピクセルに相当する距離を移動してようやく１カウント低下すると共に、その約１０倍の緩慢さで上昇する。背景レベルはしばしばカットオフ・レベル上を上下し、その結果、このカットオフ・レベルに対して行なわれる比較の結果は幾分不安定なものとなるため、アクチュアル・カットオフ・レベルは、−貫してこのカットオフ・レベルより所定のオフセット値だけ、典型的な例としては１０カウントだけ、低い値を持つようにしである。そのようにすることによって、背景レベルが通常はアクチュアル−カットオフ値の上方に留まるようにしてあり、それによって、ノイズに起因する不安定な動作が排除されている。背景値を２つの別個のスレショルド値に対して比較することによって、システム動作のチェックがなされており、これは、不安定な応答を有利に低減している。これらの両方のカットオフ−レベルは、カットオフ値発生回路５１００によって発生されており、この回路については後に詳述する。比較器５１４１は、リード４４７上に発生している映像値［センタ・ピクセル（ｘ＋１、Ｙ）の値Ｊを、カットオフ値と比較する。

さて、走査画像中に有効エツジが発生したか否かを判定するために、以上の３個の比較器の出力を利用して６個の別個のカウンタが制御されている。それらのカウンタのうちの３個、具体的には、映像バンプ（隆起部）カウンタ５１８１、映像トレーリング−エツジ番カウンタ５１８５．並びに映像リーディング−エツジ・カウンタ５１８７は、まとまって映像フィルタ５１８０を構成している。残りの３個のカウンタ、具体的には、背景バンブ・カウンタ５１７１．背景トレーリング・エツジ番カウンタ５１７５．並びに背景リーディング・工７ジΦカウンタ５１７７は、まとまって背景フィルタ５１７０を構成している。これらの映像フィルタと背景フルタとは、２つの機能を果たしている。即ち、ａ）これらのフィルタは、夫々映像レベルと背景レベルとにおいて検出された臣ツジが、走査画像内において充分に長い距離に背景レベルとの中のエツジ遷移それ自体の後に、充分に広い区間（最小有効エツジ範囲）に亙って同一の値を有する複数のビクセルが続いて存在するか否かを判定する機能と、それに、ｂ）余りにも短い（最大ノイズ・エツジ範囲より短いかまたはそれと等しい）遷移、即ちノイズに起因する遷移をフィルタリング除去する機能との、２つである。

例えば、映像信号中のリーディング・エツジは、映像信号中の立上り遷移であって、しかもその後に、その全てがカットオフ値を超える値を持つ少なくとも所定の個数のビクセル、典型的な例としては２０個のビクセル（これが最小有効エツジ範囲である）が続いて発生している遷移であると定義される。さて、もしそのようなエツジが予め定められている最小距離、典型的な例としては少なくともビクセル「５」個分の範囲（これが最大ノイズ・エツジ範囲である）に亙って存在しているのではない場合には、このエツジはノイズであると見なされて無視される。また一方、映像信号中のトレーリングエツジは、映像信号中の立下り遷移であって、しかもその後に、その全てがカットオフ値以下の値を持つ、この場合もまた、少なくとも所定の個数のビクセル、典型的な例としては同じ＜ｒ２０Ｊ個のビクセルが続いて発生している遷移であると定義される。もしこのトレーリング−エツジがビクセル「５」個分の距離に亙って存在しているのではない場合には、このエツジはノイズであると見なされて無視される。同様にして、背景フィルタは、同じビクセル距離を用いて、背景値の中に検出された工。

ジが充分長く続いているか否かを判定する。

さて、以上を理解したところで、比較器５１３７゜５１４１、及び５１４５の出力は、夫々のリード５１３９．５１４３、及び５１４７を介して、エツジ検出スレショルド制御ロジック５１５３の、それらの出力のための入力へ転送される。

このロジックは、典型的な一例としては、プログラマブル・アレイ・ロジックを用いて構成されている。このアレイは予め定義されている論理関数を格納しており、そして、映像フィルタ５１８０内のカウンタ並びに背景フィルタ５１７０内のカウンタの動作の方式と、カットオフ値が変化する方向（上昇／低下）とを決定する。最終状態マシンとして機能する。詳細に説明すると：　１つまたは２つ以上の比較器出力のレベルの変化によってエツジ遷移が検出されたときには、適切な背景ないし、映像のリーディングないしトレーリング書カウンタ、５１８５ないし５１７５、ないしは、５１７７ないし５１８７に、所定の値が、即ち「２０」が、回路５１５３によってロードされ、この回路５１５３は、出力リード５１６１ないし５１６３、ないしは、５１６５ないし５１６７へ送出される適当な信号を発生する０例を挙げて説舅すると、例えばリーディング・エツジは、映像値がカットオフ値並びにアクチュアル・カットオフ値以下に低下したときに、発生したものと判定される。これに対してトレーリング・エツジは、例えば、映像値と背景値との両方がカットオフ・レベル以上に上昇したときに１発生したものと判定される。これと同時に回路５１５３は、映像バンブ・カウンタ５１８１と背景バンプ・カウンタ５１７１とのいずれかに、予め定められている最小距離値、典型的な例としては「５」ビクセルを、ロードする。その他の全てのカウンタはｒＱＪのままである０例えば、比較器５１４１から送出されている出力レベルが低下し、それによって映像レベルのリーディング・エツジが発生したことが示されたならば、ロジック５１５３は、リード５１６７上にパルスを発生してカウンタ５１８７に値「２０」をロードすると共に、リード５１５９上にもパルスを発生して映像バンプ・カウンタ５１８１に値「５」をロードする。同様に、映像のトレーリング・エツジが発生したならば、ロジック５１５３は、比較器５１４１から送出されている出力信号のレベルの上昇という変化に応答して、リード５１６１上にパルスを発生してカウンタ５１８５に最小有効エツジ範囲、即ち値「２０」をロードすると共に、リード５１５９上にパルスを発生して最大ノイズ範囲値、即ち値「５」を映像バンプ・カウンタにロードする。同様にして、背景リーディング・エツジまたは背景トレーリング・エツジが検出された場合には、カウンタ５１７１と５１７７、またはカウンタ５１７１と５１７５の、いずれか一方の組だけに該当する初期値がロードされる。

さて、初期値が格納されたカウンタの各々は、エツジ遷移に続く各ビクセル期間中にｒｌＪづつデクリメントされる。最初の５個のビクセルの期間中に次のエツジ遷移が出現した場合には、ロジック５１５３は、単に、みずからの複数の出力のうちのあるものに適当なパルスを発生することによって、該当するカウンタの全てに対して、最小有効エツジ範囲値の再ロードを行なわせ、それによって、結果的に先のエツジ遷移は無視されることになる。また一方、次のエツジ遷移が最初の５個のビクセル（最大エツジ・ノイズ範囲）の期間中ではなくその後に出現した場合には、そのエツジ遷移が映像レベルに発生したのかそれとも背景レベルに発生したのかに応じて、映像バンブ・カウンタ５１８１と背景バンブ・カウンタ５１７１とのいずれか一方がアンダフロー（ロール・オーバ）してそのキャリイ出力端子（ＣＯ端子）にパルスを発生する。双方のバンブ・カウンタ５１７１と５１８１のキャリイ出力は、夫々リード５１７３と５１８３を介してロジック５１５３の対応する入力へフィードバックされ、このフィードバックが行なわれるのは、現在のエツジ遷移が有効エツジである可能性があり、従って続く各ビクセル毎に更にデクリメントを継続して行なうべきである旨を知らせるためである。

さて、検出エツジが少なくとも最小有効工フジ範囲に亙って、即ち個数「２０」に亙って連続している場合には、映像フィルタ及び背景フィルタの中の残りの４個のカウンタのうちで、最も新しく最小有効エツジ範囲値をロードされたカウンタが最後にアソダフローし、即ちゼロを通り越してロール・オーバし、そしてそのカウンタのキャリイ出力端子ＣＯにパルスを発生する１例えば。

映像リーディング−エツジ遷移が比較器５１４１の出力に生じるレベルの変化に基づいて初めて検出されたときには、映像リーディング−エツジ・カウンタ５１８７に「２０」がロードされ、続いてこのカウンタ５１８７は連続する各ビクセル毎にデクリメントされて、ついにはこのカウンタの内容がアンダフローしてキャリイーアウト拳パルスが発生され、このパルスがリード５１８８上に「映像リーディング」フラグとして発生することになる。同様にして、映像トレーリング・エツジ、背景リーディング・エツジ、ないしは背景トレーリング−エツジを表わす遷移が、比較器５１３７．５１４１、ないしは５１４５から発生されている出力信号のレベルの変化に基づいて初めて検出され、そしてそのエツジが少なくともビクセル「２０」個分の範囲に亙っていたならば、映像トレーリング・エツジ争カウンタ５１８５、背景リーディング・エフジ−カウンタ５１７７、または背景トレーリング争エツジ・カウンタ５１７５が、続いて行なわれるデクリメントの結果、最終的にアソダフローしてキャリイ・アウト・パルスを発生することになる。このパルスは、リード５１８６．５１７８、または５１７６上に、夫々、「映像トレーリング」フラグ、「背景リーディング」フラグ、または「背景トレーリング」フラグとして発生する。

これら４つのフラグの全ては、リード５１８６．５１７６．５１７８．及び５１８８を介して、垂直ピクセル番アドレスＹＣＮＴの現在値と共に、リーディング／トレーリング・エツジ検出回路５１９０へ、その入力として供給されている。

この回路もまた、プログラマブル・アレイ・ロジック（ＰＡＬ）を用いて構成される。

この回路には、これら４つのフラグの状態と垂直ビクセル拳アドレスＹＣＮＴとに基づいて有効検出エツジをリーディング・エツジまたはトレーリング・エツジとして分類する予め定義された関数が、予めプログラムされている。詳細に説明すると、もし映像リーディング・フラグと背景リーディング・フラグの両方がハイ状態であれば、これは、現在走査ラインの中に、アクチュアル・リーディング・エツジが丁度検出されたところであることを表わしている。この場合には、回路５１９０はリーディング／トレーリング・リード５１９２（ＰＡＬの出力０１）上にハイ・レベルを送出し、このハイレベルは、ラッチ５２０１の該当するデータ入力端子へ転送される。また一方、もし映像トレーリング・フラグと背景トレーリング・フラグの両方がハイ状Ｓであれば、これは、現在走査ラインの中に７クチユアル・トレーリング争エツジが丁度検出されたところであることを表わしている。従ってこの場合には、回路５１９０はリーディング／トレーリング・工７ジ・リード５１９２上にロー・レベルを送出する０以上のいずれかが行なわれると同時に、回路５１９０は更に、クロック、パルスをクロックφリード５１９６（ＰＡＬの出力０３）上へ送出する。

このクロック−パルスは、ラッチ５２０１のクロック入力へ転送され、そして検出エツジの始まりの時点において発生していた水平ビクセル位置がこのラッチ５２０１に格納されるようにする。この位置は、水平ビクセル・アドレスＸＣＮＴの現在値から最小有効エツジ範囲値、即ち１０進数値の「２０」を減じたものに等しい、詳細に説明すると、システムの初期化の実行中に、マイクロコンピュータ・システムによって、この最小有効エツジ範囲値がデータ拳バス４８７５へ送出され、そしてラッチ５２０７に格納される。その後、この値は減算回路５２１１の一方の入力ＩＮＢへ供給され、それと同時に、水平ピクセル会アドレスＸＣＮＴの現在値がこの減算回路の他方の入力ＩＮＡへ供給される。従って、有効エツジが検出されたときには、そのときリード５２１３上に発生している減算器５２１１の出力が、エツジ遷移の開始の時点において存在していたビクセルの位置となっている。この位置はラッチ５２０１の該当するデータ入力端子へ供給されており、有効エツジが検出されたときにはクロッキングされてこのラッチ内にラッチされる。このラッチの出力は、即ちこのエツジ位置と、このエツジがリーディング・エツジかそれともトレーリング・エツジであるかということとは、ＦＩＦＯメモリ回路５２０５のデータ入力へ転送される０次のピクセル期間中ニ、リーディング／トレーリング・エツジ検出回路５１９０は出力端子０４にパルスを発生し、このパルスハＦ　Ｉ　Ｆ　Ｏ書込ミリード５１９８ヲ介シテ、ＰＩＦＯ５２０５の書込みイネーブル入力へ供給される。このパルスは、このＦＩＦＯに、そのときそのデータ入力端子へ供給されている値を格納をさせる。このプロセスは、現在走査ライン上の連続する検出エツジの各々毎に反復され、それにより、この走査ラインに関する全てのエツジ位置がＰＩＦＯ５２０５の内部に格納される。さて、この走査ライン全体の処理が完了したならば、回路５１９０はニュー・ライン出力リード５１９４（ＰＡＬの出力リード０２）上にパルスを発生する。このパルスは、次の走査ラインが処理されようとしていることを知らせるものであり、また、ＦＩＦＯに格納されることによって、異なった走査ラインについてのエツジ位置データの間に区切りを付けるように機能する。このＦＩＦＯは、ニュー・ライン番リード４８６上に、マイクロコンピュータ・システムへのドキュメント検出割込みであるところの、パルスを送出する。この割込み信号に応答して、マイクロコンピュータ拳システムはＦＩＦＯの内容の読出しを行ない、そこに格納されているリーディング／トレーリング・エツジ位置を得る。先行する走査ライン中にエツジが検出されているか否かにかかわらず、ニュー・ライン・パルスが発生される。マイクロコンピュータ・システムは適当なリード（不図示）を介してこのＦＩＦＯの様々な制御端子に、即ち、ＦＩＦＯ読出し端子、ＦＩＦＯ満杯状態端子、ＦＩＦＯ空状態端子等に接続されており、そしてそれらの制御端子を利用してこのＦＩＦＯの内容の読出しを行なう、このＦＩＦＯから発生されるエツジ位置は、様々なデータ出力端子（Ｄｏ端子）を介してデータ・バス４８７５へ送出され、そしてそこからマイクロコンピュータ・システムへ供給される。

既に説明したように、カットオフ値発生回路５１００は、比較器５１３７．５１４１、及び５１４５で使用される。カットオフ・レベルの値とアクチュアル・カットオフ参レベルの値とを発生する。これらのカットオフ値は先に述べたように、時間と共に変化して、映像値と背景値との両方に緩慢に追随する。詳細に説明すると、回路５１００の内部において、カットオフ値は、演算論理装置ｔ（ＡＬＵ）５１２５、カウンタ５１３３、及びう７チ５１２９と、加算レジスタ５１１７及び減算レジスタ５１２１とがいっしょになって、発生されている。システムの初期化の実行中に、予め定められている定数であって続いてカットオフ値のインクリメントおよびデクリメントに用いられるところの定数が、マイクロコンピュータ・システムによって、データ・バス４８７５を介して加算レジスタ５１１７と減算回路５１２１とに（減算回路へは、減算を実行するために２の補数の形で）格納される。更にまた、システムの初期化の実行中にこのマイクロコンピュータ・システムはデータ・バス４８７５を介して、初期カットオフ値をカットオフ・カウンタ５１３３に格納する。さてここで、走査画像中の任意のピクセルの処理の実行中に、もしそのピクセルの背景値がカットオフ・レベルより大きければ、この大小関係は比較器５１４５から送出されている出力レベルによって示されるのであるが、その場合には、カットオフ・レベルが低過ぎるのであり、従ってそれをインクリメントする必要がある。それゆえ、ロジック回路５１５３は、出力端子０７を介して出力リード５１５７ヘレベル変更信号を送出する。これによって、加算レジスタ５１１７がその内容をそのデータ出力端子（Ｄｏ端子）へ送出し。

そしそこの出力端子はＡＬＵ５１２５の入力ＩＮ２に接続されている。このＡＬＵの他方の入力ＩＮＩは、う７チ５１２９とフィードバック・リード５１２７とを介して、みずからが先に送出した先行出力を受取っている。

このＡＬＵは、その２つの入力端子に発生されている２つの値を合算する。この合算の結果、このＡＬＵがオーバフローした場合には、キャリイ・アウト・パルスが、このＡＬＵによって発生されてカウンタ５１３３のクロック入力（ｒｃＪ）へ供給される。リード５１５７を介して回路５１５３から送出され、カウンタ５１３３のアップ／ダウン入力へ供給されている加算信号は、このときハイ状態となっているため、カウンタ５１３３はこのときその内容を「１」だけインクリメントする。リード５１３０上に発生するこのカウンタの出力が、カットオフ値である。

さて一方、現在その処理を実行中のピクセルについて、もしその背景値がカットオフ・レベルより小さければ、この大小関係は比較器５１４５から送出されている出力レベルによって示されるのであるが、そのような場合には、カットオフ・レベルが高過ぎるのであり、従ってそれをデクリメントする必要がある。その場合には、ロジック回路５１５３は、出力端子０８を介して出力リード５１５５ヘレベル変更信号を送出する。これによって、減算レジスタ５１２１がその内容をそのデータ出力端子（Ｄｏ端子）へ送出し、この出力端子はＡＬＵ５１２５の入力ＩＮ２に接続されている。続いて、このＡＬＵは、基本的にはその出力を減算レジスタ５１２１の内容の分だけデクリメントする。このデクリメントの結果、このＡＬＵがアンダフローした場合には、キャリイ・アラ）−パルスが、このＡＬＵによって発生されて５１５７を介して回路５１５３から送出され、カウンタ５１３３のアップ／ダウン入カヘ供給されている加算信号は、このときロー状態となっているため、カウンタ５１３３はその内容を「１」だけデクリメントし、それによってリード５１３０上に発生している力７トオフ値を低下させる。加算レジスタ５１１７と減算レジスタ５１２１とに格納されていてそれらのレジスタから供給されるインクリメントの量は、通常極めて小さいことから、カットオフ・レベルは非常に緩慢に変化する。

さて以下に説明するように、カットオフ値に上方または下方への変化が生じたときには、それによって、アクチュアル・カットオフ値にも同じ変化が生じる。詳細に説明すると、リード５１１３上に送出されるアクチュアル・カットオフ値を発生させるために、リード５１３０上に送出されているカットオフ値が、減算回路５１ｏ７の一方の入力へ導かれている。他方の入力はレジスタ５１０３から供給されている。このレジスタには、システムの初期化の実行中にマイクロコンピュータ−システムによって、データ・バス４８７５を介して、予め定められた値がロードされており、この値はカットオフ値とアクチュアル争カットオフ値との間のオフセットの値であり、典型的な例としては「１０」という数である。減算回路５１０７は、このオフセット値をカットオフ値から減じる減算を実行し、そうして得られた差の値をラッチ５１１１へ、その入力データとして供給する。続いてこの差の値は、クロック信号（不図示）によりクロッキングされてこのラッチ内にラッチされ、そしてその後。

リード５１１３上にアクチュアル・カットオフ値として送出される。

ウィンドウィング争フレーム・バッファ４８９のブロック・ダイアグラムが、第１３Ａ図〜第１３Ｂ図を組み合わせたものによって図示されており、それらの図面の正しいつなぎ合せ方が第１３図に示されている。基本的には、先に述べたように、ある１つの走査画像を形成しているピクセル値は、その全てが、先ずこのウィンドウィングΦフレーム・バッファ４８９に格納される。その後、マイクロコンピュータ・システムによって測定された、外接長方形の先頭ピクセルの位置（上方左方の角）の始点アドレスとこの長方形の水平及び垂直方向のサイズとが、このウィンドウィング争フレーム・バッファに適切にロードされる０以上が実行完了されたならば、このウィンドウィング・７レーム囃バツフアは映像マスキング動作を実行して、この外接長方形のエツジ上及びエツジ内に位置する全てのビクセル値を読出す、このようにして得られたビクセルは、シリアル形式で、リード４９を介して、圧縮回路５０へ供給される。

先に述べたようにノイズ検出器／フィルタ回路４６３（第２Ａ図及び第２Ｂ図参照）から送出される、フィルタリング処理を施され走査画像を形成する全てのセンターピクセル値は、その画像に対してマスキング処理が行なわれる前に、先ずフレーム・バッファ５０１３に格納される。ある１つの走査画像についてのピクセル情報をこのフレーム・バー、ファに格納するためには、メモリ制御回路５０１７が、適当な制御ｌ＠号をアドレス−セレクタ５００９へ供給して、Ｘアドレス・カウンタ４８９１とＹアドレス・カウンタ４８９４との両方によって発生され組み合わさって１つのものとなるアドレスを、フレーム・バッファ５０１３のアドレス入力へ転送する。このフレーム・バッファは、好ましくは、充分な容量のＲＡＭ回路を用いて構成される。リード４７上に発生して入力してくるビクセル値は、シリアル争パラレル・コン／＜−夕５００５へ導かれ、このコンバータは好マシくは、適当なサイズのシフト・レジスタを用いて構成される。適当なシステム・クロック信号（不図示）の制御の下に、コンバータ５００５は入力してくる幾つかの連続したシングル・ビット・ビクセル値から成るグループをパラレル形式に変換し、そうして得られたパラレル値をフレーム・バッファ５０１３のデータ入力Ｄｉｎへ供給する０以上が完了したならば、メモリ制御回路５０１７は、適当な制御信号をフレーム勢バッファへ供給して書込み動作を起動し、それによって、そのときこのフレーム１１　／＜ッファのアドレス入力に発生している。Ｘアドレス会カウンタ４８９１２：Ｙアドレス◆カウンタ４８９４とから供給されているアドレスに、ビクセル値を格納させる。この書込み動作が完了したならば、入力してくる現在走査ライン上の連続したビクセル値の次のグループの格納に備えて、Ｘアドレス・カウンタ４８９１の内容が「１」だけインクリメントされる。フレーム・バッファ内の１木の横列の全体が充填された後には、Ｘアドレス・カウンタの内容がロール・オーバして「０」となり、またＹアドレス・カウンタは１次の横列のビクセルの格納に備えて「１」だけインクリメントされる０以上のプロセスは、走査画像内の最後の走査ライン上に位置している最後のピクセルがこのフレーム・バッフアノ中へ書込まれてしまうまで反復して実行され、この最後のピクセルが格納される時には、Ｘアドレス−カウンタとＹアドレス・カウンタとの両方が、次の走査画像の格納に備えて「０」にリセットされる。これらのカウンタび第２Ｂ図参照）から送出されている適当なピクセル・クロックによって、クロッキングされている。

さて、外接長方形の輪郭上及びその内部に位置しているビクセル値を読出すために、マイクロコンピュータ・システムは、データーバス４８７５とアドレス拳バス４８７７とを用いて、外接長方形の始点ピクセルの位置に対応するＸメモリ・アドレスとＸメモリ・アドレスとを、夫々、Ｘウィンドウ・アドレス令カウンタ４９９５とＹウィンドウ・アドレス争カウンタ５００１とにロードする。その後Ｃマイクロコンピュータは、再びそれらのアドレス・バスとデータ・バスとを用いて、メモリ位置を単位として測られる外接長方形の水平方向サイズ（巾）をＸウィンドウ・サイズ・カウンタ４９９１にロードレ、そして、メモリ横列（走査ライン）を単位として測られる垂直方向サイズ（長さ）をＹウィンドウ・サイズ・カウンタ４９９７にロードする。これらの動作が完了したならば、続いて、フレーム・バッファ５０１３内に格納されているビクセルであってしかも外接長方形のトップ会エツジ、ボトム・エツジ、レフト・エツジ。

及びライト・エツジのエツジ上及びその内部に位置しているピクセルが読出される。詳細に説明すると、フレーム・バッファ５０１３内に格納されている該当するビクセルを読出す（即ち映像マスキング動作を実行する）ためには、メモリ制御回路５０１７から適当な制御信号が送出され、そしてカウンタ４９９５及び５００１に格納されている始点ピクセル位置のＸメモリ・アドレスとＹメモリーアドレスとを選択するために、予め定められている制御信号がアドレス・セレクタ５００９へ転送される。このアドレスφセレクタ５００９は典型的な例としてはマルチプレクサにより構成されている。これらのアドレスは続いてこのアドレス・セレクタ５００９を介してフレーム・バッファのアドレス入力へ転送される。

この後、メモリ制御回路５０１７は適当な制御信号をフレーム会バッファへ送出して、このフレーム・バッファのアドレス入力にそのとき発生しているアドレスにおける読出し動作を起動する。フレーム拳バ７ファのデータ出力端子Ｄｏｕｔに送出される一群のビクセル値は、続いて、メモリ制御回路５０１７から送出される適当な制御信号によ゛リフロッキングされて、ラッチ５０２４の内部にラッチされる。その後、このラッチ５０２４の内部に格納された値は、パラレル形式で、パラレル・シリアルφコンバータ５０２７　（典型的な例としてはシフト・レジスタである）の入力へ供給され、このコンバータは続いて適当なシステム・クロック信号（不図示）を用いてこのパラレル値をピッ）−シリアル形式に変換し、変換された値はり一ド４９を介して圧縮回路５０へ供給される。さて、このメモリ位置の読出しが完了したならば。

カウンタ４９９１の内容がｒｌＪだけデクリメントされ、そしてカウンタ４９９５の内容がｒｌＪだけインクリメントされる。これによって、外接長方形内の最初の走査ライン上にある、次の一群のピクセル値がアドレスされる。フレーム・バッファは、この新たなアドレスにおいて読出し動作を実行するよう適切に命令される０以上のプロセスは、この走査ラインの末端の読出しが完了するまで継続して実行される。それが完了したならば、「０」にまでデクリメントされていたカウンタ４９９１の内容が、ロール−オーバし、それによって、エンド・オブ・スキャン参うイン拳リード４９９３上にパルスが発生される。このパルスは、カウンタ４９９５に、次の走査ラインの読出しに備えて始点Ｘアドレスの値の再ロードを行なわせる。このとき、Ｙウィンドウ・アドレス・カウンタ５００１は、外接長方形内の続く次の走査ラインをアドレスするために、既に「１」だけインクリメントされた状態となっている。１本の走査ラインの全体の読出しが完了したところであるから、続いて、ＹウィンドウΦサイズ・カウンタ４９９７の内容が「１」だけデクリメントされる。明らかに、ウィンドウィング・フレーム・バッファ回路４８９の動作速度を上昇させるためには、パラレル・シリアル争コンバータ５０２７をフレーム−バッファ５０１３と同時に動作させ、それによって、ある一群のビクセル値をシリアル形式に変換してリード４９へ送出することと、次の一群の値をアクセスしてこのフレーム・バッファから取り出すこととが、同時に実行可能であるようにすれば良い、いずれにせよ。

フレーム・バッファの読出しを行ない、且つ、そうして得られたパラレル拳ピクセル値をビット・シリアル形式に変換するという以上のプロセスは、走査ライン上に存在している最後の一群のピクセルが読出され、変換され、そしてリード４９に洋画されてしまうまで、残りの各走査ライン上の残りのピクセル群の各々毎に、反復して実行される０以上が完了したならば、その時点においてはデクリメントされて「０」になっているカウンタ４９９７の内容が、ロール・オーバする。このロール・オーバによって、エンド・オブ・イメージ・リード４９９９上にパルスが発生され、このパルスは、カウンタ５００１にそれから先のデクリメントを停止させる。

この時点においては、外接長方形の輪郭上及びその内部に位置スる全てのピクセルが、既にフレーム・バッファ５０１３から読出されており、そして、シリアル形式で既に圧縮器５０へ転送されている。

Ｃ９画像処理用ソフトウェア以上で、本発明に係るシステムに用いられる／Ｘ−ドウエアの詳細な説明は完了したので、これより、マイクロコンピュータ・システム４８５によって実行されるソフトウェアについて詳細に説明する。

１、メイン−ループ第１４図は、マイクロコンピュータ・システムによって実行されるメイン・ループのフローチャートを図示している。基本的には、メイン会ループ１４００は、システムの校正を行ない、シェーディング補正回路４２６（第３図参照）内のルックアップ拳テーブル（ＲＡＭ）４２７０と４２７４とに適切なデータをロードし、そして、先に説明したようにリード４８６（第２Ａ図及び第２Ｂ図参照）上に発生するドキュメント・エツジ割込みの、その各々の発生の度ごとに、処理中の現在走査ラインについての、ドキュメントのアクチュアル拳リーディング・エツジ並びに７クチユアルｅトレーリング・エツジの判定を行なう、全ての走査ラインの処理が完了したならば、このルーチンは、外接長方形内の先頭ビクセルのメモリ位置とこの長方形のサイズとを判定する。これらのメモリ・アドレスと長方形のサイズとは、続いてルーチン２１００によって、ウィンドウィング・フレーム１１　／＜ッファへ供給される。

詳しく説明すると、このシステムのマイクロコンピュータ・システムに初めて電源が供給されるときには。

第１４図に示すように、処理はルーチン１４００へ入り、そしてブロック１４１０へ進む、このブロックは、マイクロコンピュータ−システムの内部の固有のメモリをアクセスし、そして適当なデータをこのメモリから、センタ・ビクセルφ ルックア７プ・テーブル（ＲＡＭ）ルックアップ拳テーブル（ＲＡＭ）４６７９．及び背景追随ルックアップ・テーブル（ＲＡＭ）のテーブル４７６８へ転送し、これらのテーブルは全て画像処理回路４０の内部に包含されている（特に、夫々、第８図、第１ＯＡ及び第１０Ｂ図、並びに第１１Ａ及び第１１Ｂ図を参照のこと）、これが完了したならば、処理はブロック１４２０へ進み、校正ルーチン１５００を起動する。このルーチンは、第１５図に関連して後に詳述するように、適当なゲイン・ファクタ及びオフセット−ファクタを算出し、そしてそれらのファクタを、後に、一方の側端から他方の側端に亙る（サイド・ツー拳サイドの）シェーディングの差に対処するための補正を走査マイクロフィルム画像に施す際にシェーディング補正回路４２６がそれらのファクタを利用できるようにするために、オフセット補正ルックアップ・テーブル（ＲＡＭ）４２７４内部と、ゲイン補正ルックアップ・テーブル（ＲＡＭ）４２７０の内部とに格納する。ブロック１４２０が全て実行されたならば、処理はブロック１４３０へ進む、このブロックは、走査すべきマイクロフィルムのタイプ（シルバー・ポジティブ、シルバー・ネガティブ、ジアゾ、またはビジキュラー）をフィルム・ライブラリから供給される情報に基づいて判定し、そしてこの情報に応答して、該当するガンマ補正ファクタのテーブルを、マイクロコンピュータ・システム内の固有のメモリから、ガンマ補正回路４３２（第４図参照）の中に備えられているガンマ補正ルックアップ−テーブル（ＲＡＭ）４３２４へ転写する。この期間中にフィルム・ライブラリは更に、該当する走査すべきマイクロフィルムのロールを、使用可能なマイクロフィルム−スキャナに装填する。

さて、ガンマＱテーブルが完全に転写されたならば、システムの校正と初期化とは完了しており、マイクロフィルムの走査を開始することができる。従って処理はブロック１４３５へ進み、このブロックはその実行時にはｇｓ１４図に示すように、信号を（不図示のリードを介して）フィルム・ライブラリへ送出して走査を開始させる。これが実行されたならば、処理はブロック１４４０へ進む、さて、先に述べたように、入力してくる各々の走査ビクセルは、先ず前置走査処理回路４２によって処理され、次いで画像エンハンスメント回路４４（第２Ａ図及び第２Ｂ図参照）によって処理される。しかしながら、エツジ検出は、１木のライン全体のビクセルの走査が完了するまでは行なわれない、そのため、マイクロコンピュータ書システム４８５は１判断ブロックエ４４０（第１４図参照）を度復実行しつつ、ライン４８６（第２Ａ図及び第２Ｂ図参照）を介して割込みが発生するのを待つ、この割込みは、１本の走査ラインの全体の処理が完了したことと、それに、リーディング・エツジとトレーリング・エツジとのエツジ対（このエツジ対は１対のことも、複数対のこともある）がドキュメント・エツジ検出回路４８１の内部に格納完了され、先に説明したように、コンピュータ・システムがそれらを利用できるようになったこととを、知らせるものである。この割込みが発生したなら、処理は、この判断ブロック１４４０から発しているｒＹＥＳＪ経路を介してブロック１４６０へ進む、このブロックはドキュメント拳エツジ検出ルーチン２１００を起動して、ドキュメント・エツジ検出回路内に格納されているリーディング／トレーリング・エツジ対をアクセスし、それらのエツジ対を、後に第２１Ａ図〜第２１Ｃ図に関連して詳述する方式で適切に処理し、それによって、現在走査ラインについての実際のドキュメントのリーディング・エツジ位置及びトレーリング会エツジ位置（ドキュメントの境界）を確認判定すると共に、全ての走査ラインの処理が完了したときには、外接長方形内の先頭ビクセルのメモリ・アドレスとこの長方形のサイズとを確認判定する。これらの先頭ビクセル・アドレスと長方形サイズとのいずれもが判定されたならば、ルーチン２１００はその情報をウィンドウインク管フレーム・バッファ４８９（第２Ａ図Ｒび第２Ｂ図参照）へ渡してこの長方形の外部に位置する全ての望域をマスクし、そうして、この外接長方形の輪郭上及びその内部に位置している処理後ビクセルを、映像圧縮回路５０（第２Ａ図及び第２Ｂ図参照）へ転送する。ドキュメント・エツジ検出ルーチン２１００がその実行を完了したならば、処理は、画像の次の走査の処理に備えて、第１４図に示すように経路１４７０を介してブロック１４３０ヘル−プ６７（ツタする。

２、システム校正ルーチン　゛校正ルーチン１５００のフローチャートが第１５図に図示されている。このルーチンは、適当なゲイン・ファクタ及びオフセット・ファクタを算出し、そしてそれらのファクタを、後に、一方の側端から他方の側端へ亙るシェーディング（陰影）の差に対処するための補正を走査マイクロフィルム画像に加える際にシェーディング補正回路４２６（第３図参照）がそれらのファクタを利用できるようにするために、オフセット補正ルックアップ拳テーブル（ＲＡＭ）４２７４の内部とゲイン補正ルックアップ・テーブル（ＲＡＭ）４２７０の内部とに格納する。

このルーチンへ入ったなら、処理はブロック１５１Ｏへ進み１種々の変数を初期化する。これが実行されたなら、マイクロコンピュータはフィうレム拳ライブラリに対し、後に詳述するように、マイクロフィルムがスキャナ内に存在していない状態で画像の走査を開始するように命令する。斯かる走査は、一度は照明ランプ７（第１図参照）が「オフ」の状態で実行されてオフセット補正ファクタのテーブルが作成され、そして二度目にはこの照明ランプが「オン」の状態で実行されてゲイン補正ファクタのテーブルが作成される。これらのテーブルは続いて、シェーディング補正回路４２６（第３図参照）内に備えられている該当するＲＡＭルックアップ・テーブルに格納される。

更に詳細に説明すると、第１５図に示すように、全ての該当する変数が初期化されたならば、処理はブロー２り１５２０へ進み、後に第１６Ａ図及び第１６Ｂ図に関連して詳述するランプ・オフ補正ルーチン１６００を起動し、ランプ・オフ走査を実行してオフセット補正値のテーブルを決定する。この後、処理はブロック１５３０へ進み、後に第１７Ａ図及び第１７Ｂ図に関連して詳述するランプ番オフ診断ルーチン１７００を起動し、ランプを消灯した（ランプ・オフの）状態で種々の診断テストを実行し、それによって、マイクロフィルム・スキャナ内に備えられている光学部分の反応を部分的にテストする。さて、それらの診断テストが完了したならば、処理はブロック１５４０へ進み、ランプ会オン補正ルーチン１８００を起動する。

このルーチンは、後に第１８Ａ図及び第１８Ｂ図に関連して詳述するように、ランプ・オン走査を実行してゲイン補正値のテーブルを決定する。この後、処理はブロック１５５０へ進み、このブロックは、その実行時にはランプ・オン診断ルーチン２０００を起動する。このルーチンは、実行されると、後に第２０図に関連して詳述するように、ランプを点灯した（ランプ・オンの）状態で種々の診断テストを実行し、そして、マイクロフィルム・スキャナ内に備えられている光学部分の性能に関する、また別の診断テスト情報を発生する。さて、ルーチン２０００が全て実行されたならば、処理はブロック１５６０へ進み、ルーチン１６００と１８００とにおいて決定されたオフセット補正テーブルとゲイン補正テーブルとを、マイクロコンピュータ・システムの内部に含まれている固有の記憶装置（例えばディスク記憶装置等）の中の適当なファイルに格納する。これが実行されたならば１校正ルーチン１５００は全ての実行が完了されており、それゆえ、続いて処理はメイン・ループ１４００ヘリターンする。

ランプ参オフ補正ルーチン１６００のフローチャートが第１６Ａ図及び第１６Ｂ図に図示されており、それらの図面の正しいつなぎ合せ方が第１６図に示されている。このルーチンはランプ・オフ走査を実行し、オフセット補正値のテーブルを決定し、そしてそのテーブルをシェーディング補正回路４２６（第３図参照）の内部に備えられているオフセット補正ルックアップ・テーブル（ＲＡＭ）４２７４に格納する。

ルーチン１６００に入ったならば、第１６Ａ図及び第１６Ｂ図に示すように、処理は先ずブロック１６１０へ進む、このブロックは、その実行時にはランプφオン／オフ信号のレベルを適切に設定し、この信号は、ランプ駆動回路５（第１図参照）に対して照明ランプ７を付勢するよう命令するために、マイクロコンピュータ・システムから送出される信号である。この後、ランプが最大限に発光されしかもマイクロフィルム・スキャナ内にフィルムが存在しない状態で、処理はピクセル縦列平均化ルーチン１６４０へ進み、このルーチンは、走査ライン１本の中にある２０４８個のピクセルのその個々のビクセルのための、サイド・ツー・サイド命オフセット補正ファクタ（一方の側端から他方の側端までに亙って分布するオフセット補正ファクタ）を、平均値をめることによって算出するものである。ルーチン１６４０が実行されたならば、ブロック１６６０が実行されて、２０４８個のオフセット補正ファクタの全てが、オフセット補正ルックアップ−テーブル（ＲＡＭ）４２７４に格納される。ａいて処理は、このランプ・オフ補正ルーチン１６００を出て校正ルーチン１５００（第１５図参照）ヘリターンする。

基本的には、走査ライン中の各々のビクセルのためのサイド・ツー・サイド・オフセット補正ファクタは、そのビクセルに対応する垂直方向に並んだ複数のビクセルの、平均値となるように（ビクセル縦列平均化）算出が行なわれ、それらの垂直方向に並んだ複数のピクセルは、２５６０本の走査ラインから成る画像の全域の中に位置する互いに等間隔の１６本の走査ラインの各々の中に存在する、ピクセルである。更に詳細に説明すると、ビクセル縦列平均化ルーチン１６４０へ入ったなら、処理は先ずブロック１６２０へ進む、このブロックは、実行されると、マイクロフィルム・スキャナに対し、画像を走査し且つそれによって得られた値を格納するよう命令する。この後、ブロック１６２２が実行されてライン合計値（ＬＳＵＭ）が「０」にセットされる０次いでブロック１６２４が実行されて、ピクセル合計値（ＰＳＵＭ）と、ライン・カウンタの内容（ＬＩＮＥ　Ｃ０ＵＮＴ）と、それに２０４８個の個別のピクセル縦列合計値の各々（ＰＣＳＵＭＯｌＰＣＳＵＭｌ、、、、、ＰＣ５ＵＭ２０４７）が、「０」にセットされる。

この時点で、処理はブロック１６２６へ進み、現在ピクセルの値（Ｐ　ｎ）を現在走査ラインについてのビクセル合計値（ＰＳＵＭ）に加算する。これが実行されたなら、処理は判断ブロック１６２９へ進み、この判断ブロックは、現在走査ラインの最後尾に到達したか否かを判断する。もし到達していなければ、現在走査ライン上の次のビクセルを処理するために、この判断ブロックから出ているｒＮＯＪ経路１６３１を介して処理はブロック１６２６へ戻される。また一方、現在走査ラインの最後尾に到達している場合には、判断ブロック１６２９から出ているｒＹＥｓ」経路１６３０を介して処理はブロック１６３７へ進み、このブロックは、現在走査ラインの中の各々のピクセルの値を、そのピクセルに対応するピクセル縦列合計値、ＰＣＳＵＭＯ，ＰＣＳＵＭＩｌ、。

０、ＰＣ３ＵＭ２０４７、に加算する。この後、処理はブロック１６３９へ進み、ルーチン１６４０により処理が行なわれている最中の現在走査ラインを指示するライン会カウンタの値ＬＩＮＥ　Ｃ０ＵＮＴを、１０進数値ｒ１６０Ｊだけインクリメントする。これが実行されたなら、処理は判断ブロック１６４２へ進められ、この判断ブロックは１画像中の最後の走査ライン、即ち、第２５６０番の走査ラインが処理されたか否かを判定する。もしこの最後のラインが処理されていなかったならば、次の走査ラインを処理するために、「ＮＯ」経路１６４４を介して処理はブロック１６２６へ戻される。

また一方、この最後の走査ラインが処理されていたならば、判断ブロック１６４２はｒＹＥｓ」経路を介して処理をブロック１６４６へ進める。このブロック１６４６は、その実行時には、各々の対応するビクセル位置について、１６個のビクセルの合計値を１０進数値「１６」で除す除算を行なうことによって、ピクセル縦列平均値（ＰＣＡＶＧ）を算出する。この算出された各々のピクセル縦列平均値が、対応するビクセル位置についてのすイド・ツー・サイド・シェーディング・オフセー７ト補正ファクタである。この平均値が全て算出されたなら、処理はルーチン１６４０を出て、先に述べたようにブロック１６６０へ進む。

ランプ・オフ診断ルーチン１７００のフローチャートが第１７Ａ図及び第１７Ｂ図に示されており、それらの図面の正しいつなぎ合せ方が第１７図に示されている。

基本的には、このルーチンはランプ・オフの状態で種々の診断テストを実行し、それによって、マイクロフィルム・スキャナ内に備えられている光学部分の反応を部分的にテストするものである。

更に詳細に説明すると、ルーチン１７００に入ったならば、処理はブロック１７１０へ進み、このブロックは最大及び最小のピクセル縦列平均値、即ちオフセット・ノイズの最高量及び最低量を判定すると共に、それらの各々の値に関するピクセル位置を判定し、そしてこの情報をプリントする。この情報はシステムのオペレータにシステム内の電子的ノイズの範囲を知らせる。電子回路が適切に機能していれば、この範囲の巾は、典型的な例としてはＯ〜２ピクセル以内に留まっている。この情報がプリントされたならば、処理はブロック１７２０へ進み、このプロ、りは、実行されると、マイクロフィルム−スキャナに対して画像を走査するよう命令する。この最初の走査が完了したならば、このブロックは、特定の走査ラインについてこの走査によって得られたピクセルを、ラインＡとして格納する。この特定の走査ラインは、走査ラインＳＬと呼称することにするが、典型的な例としては第１０００番目の走査ラインである。ａいて処理はブロック１７３０へ進み、このブロックは、ラインＡに関して得られたデータを診断するための１種々の診断指標値を算出する。それらの診断指標値には、最小強度値、最大強度値、平均値、標準偏差値、それに奇数／偶数平均値の差の値が含まれている。奇数／偶数平均値は、走査ラインＳＬを構成している隣り合った奇数ピクセルと偶数ピクセルとの対に各々について、そのデータの平均値を取ることによって算出される。それらの平均値の全てがブロック１７３０により算出されたなら。

個々の奇数／偶数平均値の間の差の値の、平均値が算出される。奇数／偶数平均値の値は、画像中に生じているサイド・ツー・サイド・シェーディング変動の量を表わしている０以上が実行されたならば、それによって得られた値が、オペレータがそれらを利用できるように、プリントされる。

次に、ルーチン１７００は、光学走査系の反応が時間と共に変動するか否かを判定して、その変動度の指標値を発生する。これを行なうために、ルーチン１７００は画像の第２回目の走査を行ない、そしてそれら両方の画像走査によって発生した、同一の走査ラインＳＬについての、ただし異なった時刻における。走査結果の値を比較する。詳細に説明すると、マイクロコンピュータは先ず、予め定められた時間だけ待機し、この時間は、典型的な例としては第２回目の走査の開始の前の数秒間である。この待機は、スキャナがみずからをリセットできるように、そして過渡状態が収まることができるようにするために必要である。この期間が経過した後に、処理はブロック１７４０へ進む、このブロックは、実行時には、マイクロフィルム・スキャナに対し画像を走査するよう命令する。この第２回目の走査が完了したならば、このブロックは、それによって得られた走査ラインＳＬについてのピクセルをラインＢとして格納する。この後、処理はブロック１７５０へ進み、このブロックは、ラインＡ及びラインＢ上の対応するピクセルの間の差を判定する。この差は、光学走査系における時間依存性の変動度を表わすものである１次いで、この結果は、オペレータがそれを利用できるように、このブロックによってプリントされる８以上が実行されたならば、処理はブロック１７６０へ進み、このブロックは、第１６Ａ図及び第１６Ｂ図に関連して先に説明したランプ・オフ補正ルーチン１６００において既に決定されているオフセット補正ファクタを用いて、ラインＡとラインＢについて走査されたピクセルに対して、補正を加え、それによって、補正ラインＡと補正ラインＢとを発生する。これが実行されたならば、ブロック１７９０が実行されて、補正ラインＡと補正ラインＢとに存在している対応するピクセルの値の間の時間的な差が、ピクセル毎に判定される。これが実行されたならば、このブロックはその結果を、システムのオペレータが利用できるようにプリントする。この時点でランプ・オフ診断ルーチン１７００の実行は完了し、処理は校正ルーチン１５００ヘリターンする。

ランプ・オン補正ルーチン１８００のフローチャートが第１８Ａ図〜第１８Ｃ図に図示されており、それらの図面の正しいつなぎ合せ方が第１８図に示されている。

基本的には、このルーチンはランプ・オン走査を実行することによりゲイン補正値のテーブルを決定し、それをシェーディング補正回路４２６（第３図参照）内に備えられているゲイン補正ルックアップ（ＲＡＭ）テーブル４２７０内に格納するものである。

さて、第１８Ａ図〜第１８Ｃ図に示すように、処理は先ずブロック１８０５へ進む、このブロックは、実行時には、マイクロコンピュータ−システムからランプ駆動回路５（第１図参照）へ送出されるランプφオン／オフ信号をセットし、それによって、この駆動回路に照明ランプを付勢させる。この後、処理はブロック１８１０へ進み、このブロックはピクセル縦列平均化ルーチン１６４０の計算を実行し、このルーチンは、第１６Ａ図及び第１６Ｂ図に関連して先に説明したように、マイククロフィルム・スキャナに対し画像を走査するよう命令しくこのときもスキャナ内にはフィルムは存在していない）、そして走査ライン１本の中にある２０４８個のビクセルの各々について、ビクセル縦列平均値を算出する。それらの平均値の全てが算出されたなら、処理はブロック１８１３へ進む、このブロックは、実行時には、各々のピクセル縦列平均値を構成しているピクセル値の最小値と最大値の、その位置（走査ライン番号）と値とを判定し、そしてその結果をプリントする。このようにして得られた値は、システムのオペレータに、ランプ・オン強度レベルと、走査画像中に生じている垂直方向のシェーディングの差の範囲とに対応するデータを提供する。これらの強度レベルの全ては、好ましくは５０台のなかばの１０進数値を持ち（６ビツトの場合の強度の範囲は１０進数値の「０」から「６３」までである）、そして、シェーディングに異常がなければ、この範囲の巾は比較的狭い（典型的な例としては、１桁の、それも小さい方の数字の、変動中となる）はずである、この後。

処理はブロック１８１５へ進み、このブロックは、互いに近接した３２ｆｆｌのビクセル縦列平均値からなるグループが６４グループあるうちの、その各々のグループについて局部的平均ピクセル値（ＰＬＡＶＧ）を算出する。

この後、処理はブロック１８２０へ進み、これらの各グループの中の任意の２つのビクセル縦列平均値の間に存在する差のうちの、最大の差の値を捜し出す、そのような差の値が捜し出されたならば、ブロック１８２０はそれらの差の値の各々と、それに対応するピクセル位置とを、システムのオペレータが利用できるようにプリントする０次いで、ブロック１８２５が実行されて、全グループの中における、最小と最大のビクセル縦列平均値を判定し、そしてその結果をプリントする。それらの最大と最小の値の間の差は、走査画像内に存在するサイド・ツー中サイド・シェーディング差（一方の側端から他方の側端に亙る範囲内におけるシェーディングの差）の指標を提供するものである。

さて、この時点で、ブロック１８３５〜１８６ｏが実行されて、走査ライン内に存在している「デッド」ピクセル（死ピクセル）の個数が勘定される。「デッド」ピクセルとは、そのピクセルの局部的平均ピクセル値の８０％より小さいビクセル縦列平均値を持つピクセルであると定義されている。詳細に説明すると、処理は先ずブロック１８３５へ進み、このブロックは、その実行時には、「デッド」ピクセル（Ｄ　Ｐ）カウンタの内容をクリアし、即ちその内容を「０」にセットする０次いで。

処理はブロック１８４０へ進み、このブロックは、ビクセル縦列平均値をその局部的平均ピクセル値に対して比較対照する。もしこのビクセル縦列平均値がその局部的平均ビクセル値の８０％より小さければ、判断ブロック１８４０は、その「ＹＥＳ」経路を介して処理をブロック１８５０へ進める。このブロック１８５０は、実行されると、デッド・ピクセル・カウンタＤＰの内容をｒｌＪだけインクリメントする。この後、処理はブロック１８５５へ進み、このブロックは、連続する次のビクセル縦列平均値を選択する。これが行なわれたならば、処理は判断ブロック１８６０へ進み、この判断ブロックは、全てのビクセル縦列平均値がそれらに対応する局部的平均ビクセル値に対して比較対照されたか否かを判断する。全てが比較対照されていなかったならば、この判断ブロックは、ｒＮＯＪ経路１８６５を介して処理を判断ブロック１８４０へ導き、連続する次のビクセル縦列平均値の処理を行なう、連続する６４個のビクセル縦列平均値から成るグループの悉くか処理された後には、連続する次の局部的平均ビクセル値が選択される。さて、一方、そのとき処理されているビクセル縦列平均値がその局部的平均値の８０％以内にある場合には、判断プロ５／＋１８４０が、　そ（７）ｒＮＯＪ経路１８４５を介シテ処理を直接ブロック１８５５へ導き、連続する次のビクセル縦列平均値を処理するべく選択する。さて、全てのビクセル縦列平均値の処理が完了したならば、判断プロ。

り１８６０は、そのｒＹＥＳＪ経路を介して処理をブロック１８７０へ導く、このブロック１８７０は、実行されると、デッド・ビクセルφカウンタＤＰに格納されている値を、システムのオペレータがそれを診断に利用できるように、単にプリントする。これが実行されたならば処理はブロック１８７５へ進み、このブロックは、実行されると、２０４８個のビクセル縦列平均値の全てから成るヒストグラムを作成する。この後、ブロック１８８０が実行され、第１９Ａ図及び第１９Ｂ図に関連して詳述するように、反転／スケール・ルーチン１９００が起動されて、このヒストグラムを反転すると共に適切にスケーリングし、それにより、２０４８個のゲイン補正値から成るテーブルを発生する。それらのゲイン補正値は、集合して１つのランプ・オン補正カーブを形成するものであり、また、ゲイン補正ルックアップ（ＲＡＭ）テーブル４２７０に格納される。さて、以上が実行されたならば、ランプφオン補正ルーチン１８００の実行は完了している。

それゆえ処理は校正ルーチン１５００ヘリターンする。

反転／スケール・ルーチン１９００は、第１９Ａ図及び第１９Ｂ図に図示されており、それらの図面の正しいつなぎ合せ方が第１９図に示されている。先に述べたように、このルーチンは、ビクセル縦列平均値のヒストグラムを反転すると共に適切にスケーリングし、それにより、集合してランプ・オン補正カーブを形成する２０４８個のゲイン補正値から成るテーブルを発生し。

このランプ・オン補正カーブはゲイン補正ルックアップ（ＲＡＭ）テーブル４２７０に格納される。

このルーチンに入ったなら、先ずブロック１９１０が実行され、各ビクセル縦列平均値（ＰＣＡＶＧＯ，ＰＣＡＶＧ　１１３０１、ＰＣＡＶＧ２０４７）を１０進数のｒ３２７６８Ｊに分割する除算を行なうことによって、反転ピクセル縦列平均値（ＩＮＶ　ＰＣＡＶＧＯ，ＩＮ７）を算出する。これらの反転値の全ては、続いてマイクロコンピュータ自システム内に備えられているメモリの適当なメモリ位置に格納される。この後、処理はブロック１９２０〜１９５０を順次通過して行き、これらの反転値の各々を適切にスケーリングする。Ｍ４１８Ａ図〜第１８Ｃ図に関連して先に説明したようにランプ・オン補正ルーチン１８００の一部として算出が行なわれたピクセル縦列平均値のヒストグラムを用いて、ピクセル位置の関数として見たときのランプ・オン補正カーブの、その垂直方向の適切なオフセットが決定される。詳細に説明すると、ブロック１９２０は、実行時には第１９Ａ図及び第１９Ｂ図に示すように、ピクセル縦列平均値のヒストグラムの中を後方へ向かって移動しつつ、その点までの間に４０回の「出現回数」が数えられる点を、平均映像値（ＶＩＤ　ＶＡＬＵＥ）の位置として定める。

この１０進数値「４０」は、マイクロフィルムの透過率に基づいて経験的に定められた値である。この位置が発見されたならば、処理はブロック１９３０へ進み、このブロックは、実行されると、ＶＩＤ　ＶＡＬＵＥの反転値をめることによって適切なスケーリング・ファクタを算出する。その後、ブロック１９４０が実行され、２０４８個の反転したピクセル縦列平均値の各々に１０進数ｒ１２８Ｊを乗じる乗算を行なうことによって、それらの値の各々に８ビツトの精度を与える。これが実行されたならば、処理はブロック１９５０へ進み、このブロックは、反転ピクセル縦列平均値の各々をスケーリング・ファクタ、即ち反転映像値で除す除算を行なうことによって、集合してランプ・オン補正カーブを形成する２０４８個のゲイン・ファクタ（ＧＦＯｌＧＦＩｌｏ、２、ＧＦ２０４７）を算出する。このようにして得られた２０４８個のゲイン会ファクタは、続いてブロック１９６０を実行することによって、シェーディング補正回路４２６（第３図参照）の内部に備えられているゲイン補正ルックア７ブΦテーブル（ＲＡＭ）４２７０内の対応する位置に格納される。この格納動作が完了したならば１反転／スケール・ルーチン１９００は全て実行完了している。従って処理はランプ・オン補正ルーチン１８００ヘリターンする。

ランプ・オン診断ルーチン２０００のフローチャートが第２０図に図示されている。先に述べたように、このルーチンは照明ランプを点灯した状態で種々の診断テストを実行し、そしてマイクロフィルム・スキャナ内に備えられている光学部分の反応に関する更なる診断テスト情報を提供する。

詳細に説明すると、第２０図に示すように、処理はブロック２０１０から始まり、このブロックはマイクロフィルム・スキャナに対し画像を走査するよう命令する。

この最初の走査が完了したならば、このブロックは、特定の走査ラインについてこの走査によって得られたピクセルを、ラインＡとして格納する。この特定の走査ラインは、この場合も、走査ラインＳＬと呼称することにすることとし、典型的な例としては第１０００番目の走査ラインである。続いて処理はプロ、り２０２０へ進み、このブロックは、ランプ命オン補正ルーチン１８００（このルーチンについては第１８Ａ図〜第１８Ｃ［ｆｆｌに関連して先に説明したとおり）によって得られたゲイン補正ファクタを用いて、ラインＡの中のピクセル・データに対し、ゲインの差に対処するための補正を加える。

この後、処理はブロック２０３０へ進み、このブロックは、補正されたラインＡについて得られたデータに関する、種々の診断指標値を算出する。それらの診断指標値には、最小強度値、最大強度値、平均値、標準偏差値、それに奇数／偶数平均値の差の値が含まれている。奇数／偶数平均値は、補正されたラインＡを構成している隣り合った奇数ピクセルと偶数ピクセルとの対の各々についての、データの平均値を取ることによって算出される。それらの平均値の全てがブロック２０３０により算出されたなら、個々の奇数／偶数平均値の間の差の値の、平均値が算出される。奇数／偶数平均値の値は、ゲイン補正された画像中に残留しているサイド・ツー・サイド・シェーディング変動（水平方向シェーディング変動）の量を表わしている０以上が実行されたならば、それによって得られた値が、オペレータがそれらを利用できるように、プリントされる。

次に、ルーチン２０００は光学走査系の反応が時間と共に変動するか否かを判定し、そしてその変動性の指標値を発生する。これを行なうために、ルーチン２０００は画像の第２回目の走査を一行ない、そしてそれら両方の画像走査によって発生した、同一の走査ラインＳＬについての、ただし異なった時刻における、ゲイン補正を加えた後の走査結果の値を互いに比較する。更に詳細に説明すると、マイクロコンピュータは先ず、予め定められた時間だけ待機し、この時間は、典型的な例としては第２回目の走査の開始の前の数秒間である。この待機は、スキャナがみずからをリセットできるように、そして過渡状態が収まることができるようにするために必要である。この期間が経過した後に、処理はブロック２０４０へ進む、このブロックは、実行されると、マイクロフィルム・スキャナに対し、画像を走査するよう命令する。

この第２回目の走査が完了したならば、このブロックは、これによって得られた走査ラインＳＬについてのピクセルをラインＢとして格納する。この後、処理はブロック２０５０へ進み、このプロ、りは、ラインＢ内のピクセル・データに対し、再び同一のゲイン補正ファクタを用いて、ゲインの差に対処するための補正を施す、これによって得られるゲイン補正された走査ラインは、補正ラインＢとして格納される。この後、処理はブロック２０６０へ進み、このブロックは、補正ラインＡ及び補正ラインＢ上の対応するピクセル間の時間的な差を判定する。

この差は、光学走査系における時間依存性の変動度を表わすものである９次いでこの結果は、オペレータがそれを利用できるように、このブロックによってプリントされる。この時点でランプ−オフ診断ルーチン２０００の実行は完了し、処理は校正ルーチン１５００ヘリターンする。

システムの処理がこの点に達したならば１校正のためのルーチンの全ては、その実行が完了されており、マイクロコンピュータ・システム４８５（第２Ａ図及び第２Ｂ図参照）はエツジ処理を開始するべく、ドキュメント−エツジ割込みが発生するのを待つ。

３、エツジ検出ルーチン基本的には、ドキュメント・エツジ検出Ａｙ　−５−ン２１００は、リード４８６（第２Ａ図及び第２Ｂ図参照）上に発生する各ドキュメント・エツジ割込みの、その発生時に実行されて、ドキュメント・エツジ検出回路からリーディング／トレーリング・エツジ対を走査ライン１木毎に読出し、そしてそれらのエツジ対を適切に処理することによって先ず、各走査ラインの内部に位置している走査ドキュメントの一部分の、実際のリーディング・エツジ（左方境界）とトレーリング・エツジ（右方境界）（アクチュアル・リーディング・エツジ及びアクチュアル・トレーリング・エツジ）の位置を決定する。

それらの全てエツジの位置が確定されたなら、このルーチンは続いて、現在走査中のドキュメントを完全に包含する外接長方形の実際のエツジ（トップ・エツジ、ボトム・エツジ、レフト・エツジ、及びライト・エツジ）を決定する。これが実行された後に、ルーチン２１００はこの外接長方形のエツジ位置情報を用いて、ウィンドウィング・フレーム・バッファ４８９の内部（詳しくはフレーム・バッファ５０１３の内部）の、外接長方形内の先頭ピクセルが格納されているメモリ・アドレスと、この長方形の水平方向及び垂直方向のサイズとの、両方を算出する。この後、ルーチン２１００はこの先頭ピクセルのアドレスと長方形のサイズとを、ウィンドウィング・フレーム・バッファ４８９へ渡し、このバッファ４８９は、みずからの中に格納されていてしかもこの外接長方形の輪郭上及びその内部に位置している全てのピクセルを読出し、それらの値を映像圧縮回路５０（第１図参照）へ転送する。

更に詳細に説明すると、ドキュメント・エツジ検出ルーチン２１００のフローチャートが、第２１Ａ図〜第２１Ｃ図に図示されており、それらの図面の正しいつなぎ合せ方が第２１図に示されている。ドキュメント−エツジ検出割込みが発生すると処理はルーチン２１００へ入り、ブロック２１０１へ進む、このブロックは、実行されると、エツジ・カウンタ（Ｅ　ＣＯＵ　Ｎ　Ｔ）の内容を「０」に初期化する。この後、処理は、ブロック２１０３．２１０５、及び２１０７により構成されているループへ進み、１本の走査ライン中の各エツジ対を処理して、その走査ラインの中の、最も広い間隔を有するエツジ対の位置を判定する。このループは、ドキュメント・エツジ検出回路４８１（第２Ａ図及び第２Ｂ図参照）から各エツジ対が送出される毎に、縦断して実行される。詳細に説明すると、このループの内部においては、第２１Ａ図〜第２１Ｃ図に示すように、処理は先ずブロック２１０３へ進み、このブロックはエツジ・カウンタの内容（ＥＣＯＵＮＴ）を「１」だけインクリメントする。これが実行されたならば、処理はブロック２１０５へ進み、このブロックは実行されると最大間隔対判定ルーチン２２００を起動する。このルーチンは、現在走査ラインの中で最も間隔が広いリーディング／トレーリング・エツジ対を選択して、そのエツジ対のピクセル位置を、更なる処理において利用するために格納する。このルーチンが実行されたならば、処理は判断ブロック２１０７へ進む、この判断ブロックは、現在走査ライン中の全てのエツジ対の処理が完了したか否かを判定する。処理すべきエツジ対がまだ残っている場合には、コ（７）判断ブｌ：！ツク２１０７は、ｒＮＯＪ経路２１ｏ８を介して処理をブロック２１０３へ戻し、それらのエツジ対を続いて処理する。また一方、現在走査ライン中の全てのエツジ対の処理が完了している場合には、判断ブロック２１０７は１、ｒＹＥＳＪ経路２１０９を介して、処理を判断ブロック２１１０へ導く。

判断ブロック２１１０は、ルーチン２２００によって選択された最大間隔エツジ対の間隔が、所定の最少ピクセル個数より小さいか否かを判定する。もし小さくなければ、このエツジ対は、現在走査ラインの内部に含まれているドキュメント部分のアクチュアルｅリーディング／トレーリング・エツジ対として、即ちこのドキュメントの左右の境界として指定され、そして処理は判断ブロック２１１０からｒＮＯＪ経路２１１５を介してブロック２１２５へ進む、このブロック２１２５は、実行されると、走査画像内のドキュメントの全てのリーディング・エツジのヒストグラムを、現在走査ラインのアクチュアルｅリーディング・エツジの位置に対応するそのヒストグラム内のセルをインクリメントすることによって、作成する。また一方、ルーチン２２００によって選択された最大間隔エツジ対が余りに狭い場合、従って走査画像中の穴や大寸法の黒変部等の徴候を示している場合には、処理は判断ブロー、り２１１０から発しているｒＹＥＳＪ経路を介してブロック２１２０へ進む・このブロックは、実行時には先行ラインーエツジ対選択ルーチン２３００を起動して、ドキュメント−エツジ検出回路４８１（第２Ａ図及び第２Ｂ図参照）により発生された全てのリーディング／トレーリング・エツジ対の中から、直前の走査ラインに関して指定された最大間隔のアクチュアル・リーディング／トレーリング・エツジ対の位置に、位置的に最も近い特定のエツジ対の位置を選択する。こうして得られたリーディング・エツジは、続いて、第２１Ａ図〜第２１Ｃ図に示すように、ブロック２１２５の実行によりヒストグラムの中に組入れられる。現在アクチュアル・リーディング・エツジ位置を用いて、該当するヒストグラムが更新されたなら、処理はブロック２１３５へ進み、このブロックは、実行されると、第２４Ａ図〜第２４Ｃ図に関連して後に説明するように、トップ／ボトム争ルーチン２４００を起動し、それによって、走査中のドキュメントを包含している外接長方形のトップ・エツジ及びボトム・エツジの捜索処理を、処理中の現在走査ラインから得られたデータを用いて更新する。さて、ブロック２１３５が実行されたならば、処理はブロック２１４０へ進み、処理中の現在走査ラインが外接長方形を構成する最後の走査ラインか否かをテストする。現在走査ラインがこの長方形内の最後のラインではない場合には、処理は判断ブロック２１４０からｒＮＯＪ経路２１４５を介してブロック２１０１へ導かれ、そしてエツジ・カウンタを初期化して、次の走査ラインについての、適切なアクチュアル・リーディング／トレーリング・エツジの位置を判定するために適切なエツジ対の処理を行なう、一方、現在走査ラインが外接長方形のボトム中エツジである場合には、即ち、走査ドキュメント中に更なるラインが存在しない場合には、処理はブロック２１５０及び２１５５へ進み、走査ドキュメントを包含する外接長方形のレフト・エツジ及びライト−エツジをヒストグラムの中に含まれているデータに基づいて捜し出す、詳細に説明すると。

ブロック２１５０は、実行されると、ヒストグラムの中を前方へ、即ち左から右へ移動しながら、このヒストグラムの中の、そのビクセル位置までの間にアクチュアル・リーディング・エツジの１０％が存在するピクセル位置に、外接長方形のアクチュアル・レフト・エツジを定める。さて、このレフト・エツジが特定のピクセル位置として定められたなら、処理は、同様の動作を実行してライト・エツジを定めるブロック２１５５へ進む、詳細に説明すると、ブロック２１５５は、実行されると、ヒストグラムの中を後方へ、即ち右から左へ移動しながら、このヒストグラムの中の、そのピクセル位置までの間にアクチュアル会トレーリング・エツジ（７）１０％カ存在するピクセル位置に、外接長方形の７クチユアル・ライト・エツジを定める。後に詳述するように、アクチュアル・レフト舎エツジ及びアクチュアル・ライト・工。

ジのピクセル位置は、走査画像の４つ目の走査ライン毎に決定されるが、ただし、マスキングは走査ラインの１木毎に実行される。従って、それらのピクセル位置が現在走査ラインにおいて決定される場合には、この現在走査ラインにおいて決定されるアクチュアル・リーディング・エツジ位置と、４水先行する走査ラインにおいて決定されたアクチュアル・リーディング・エツジ位置とに対して補間法が適用されて、先行する３本の走査ラインについてのアクチュアル・リーディング・エツジ拳ビクセル位置がめられ、また、アクチュアル・トレーリング・エツジ・ピクセル位置についても同様である。さて、レフト・エツジとライト・エツジの双方についてのピクセル位置が両方とも定められたところで、処理はブロック２１６０へ進む、このブロックは、実行されると、外接長方形のトップ・エツジ、ボトム−エツジ、ライト・エツジ、及びレフト・エツジの位置に基づいて、この外接長方形内の先頭ビクセル（即ちこの長方形の上方左方の角のビクセル）の（ｘ、ｙ）始点アドレスと、この長方形の垂直及び水平方向のサイズとを算出する。

この後、このブロックはこれらの（ｘ、ｙ）始点アドレスと垂直及び水平方向のサイズとの両方をウィンドウィングｅフレーム・バッファ４８９　（第２ＡＩＩ及び第２Ｂ図参照）へ送出する。それらのアドレスに応答して、このウィンドウィング・フレーム・バッファは、外接長方形のエツジ上及びその内部に存在しているピクセル位置だけについて、その値をシーケンシャルにアクセスすることによって、このバッファの内部に格納されているエンハンスメント処理した走査画像の、マスキングを実行する。そのようにして得られたビクセル値のストリームは、先に説明したように、適当な映像圧縮を行なうために、このバッファから圧縮回路５０へ送出される。さて、以上の情報の全てがこのウィンドウィング・フレーム・バッファの内部にロードされたならば、ルーチン２１００の実行は全て完了している。従って処理はドキュメント・エツジ検出ルーチン２１００からメイン・ループ１４００（Ｓ１４図参照）ヘリターンする。

最大間隔対判定ルーチン２２００のフローチャートが第２２図に図示されている。基本的には、先に述べたように、このルーチンは、ドキュメント・エツジ検出回路４８１（第２Ａ図及び８２３図参照）によって発生された、任意の現在走査ラインについての全てのエツジ対の解析を行なって、最大の間隔を有するエツジ対を選択する。

詳細に説明すると、このルーチンに入ったならば、第２２図に図示するように、処理はシーケンシャルにブロック２２０５へ進み、このブロックは、実行されると、先行エツジ対間隔（ＦＷ）の値をｒＯＪにセットする。

この後、処理はブロック２２１５へ進む、このブロックは、実行されると、ドキュメント・エツジ検出回路４８１（第２Ａ図及び第２Ｂ図参照）から得られるエツジ・カウンタＥＣ０ＵＮＴの現在内容によって指定されている、連続する次のリーディング／トレーリング−エツジ対を、続いて処理するために、現在エツジ対として取り出す、これが実行されたなら、処理は第２２図に示すようにブロック２２２０へ進み、このプロ、りは、現在エツジ対を構成している２つのエツジの間の間隔を。

ビクセル単位で算出する。この後、処理は判断ブロック２２４５へ進む、この判断ブロックは、現在エツジ対の（ビクセル単位で測定される）間隔が、同一の走査ラインにおける先行するエツジ対の間隔（ＦＷ）より大きいか否かをテストする。現在エツジ対がそのような、より大きな間隔を有している場合には、この現在対がアクチュアル・リーディング／トレーリングｅエツジ対として指定され、先行エツジ対の値（ＦＷ）が、現在走査ライン上の連続する次のエツジ対の処理に用いるために、現在対の間隔に等しくセットされる。詳細に説明すると、現在エツジ対が先行エツジ対より広い間隔を有している場合には、処理は判断ブロック２２４５から発しているｒＹＥｓＪ経路を介して、ブロック２２５５へ進む、このブロック２２５５は、実行されると、現在エツジ対の位置を、現在走査ラインの７クチユアル・リーディング／トレーリング・エツジ対の位置として指定する０次いで処理はブロック２２６０へ進み、このブロックは、実行されると、先行エツジ間隔の値（ＦＷ）を、現在エツジ対の間隔の値に等しくセットする。続いて処理は、ルーチン２２００を出てドキュメント・エツジ判定ルーチン２１００ヘリターンする。さて、一方、現在エツジ対が、先行エツジ対の間隔より狭いかあるいはそれと等しい間隔を有する場合には、現在エツジ対は無視される。

この場合には、処理は判断ブロック２２４５から発しているｒＮＯＪ経路２２５０を介して、そのままルーチン２２００を出てドキュメン）−エツジ検出ルーチン２１００　（第２１Ａ図〜第２１Ｃ図参照）ヘリターンする。

先行ライン・エツジ対選択ルーチン２３００のフローチャートが第２３Ａ図〜第２３Ｃ図に図示されており、それらの図面の正しいつなぎ合せ方が第２３図に示されている。基本的には、先に述べたように、このルーチンはエツジ検出回路４８１（第２Ａ図及び第２Ｂ図参照）により発生された全てのエツジ対の中から、直前の走査ラインにおいて指定されたアクチュアル豐す−ディング／トレーリング・エツジ対に最も近接した位置を占めている特定のエツジ対を、選択するものである。

第２３Ａ図〜第２３Ｃ図に示すように、先行ライン・エツジ対選択ルーチン２３００は、先行走査ライン内のリーディング・エツジに部分的に基づいて現在リーディング・エツジを決定する、リーディング・エツジ決定ルーチン２３３０と、先行走査ライン内のトレーリング・エツジに部分的に基づいて現在トレーリング・エツジを決定する、トレーリング会エツジ決定ルーチン２３６゜とから成っている。これらの両方のルーチンは、互いに極めて類似した方式でエツジ処理を実行している。

詳細に説明すると、先行ライン・エツジ対選択ルーチン２３００へ入ったなら、処理はリーディング拳エツジ決定ルーチン２３３０へ導かれ、そしてこのリーディング・エツジ決定ルーチンの内部においては、ブロック２３０２へ導かれる。

このブロックは、実行されると、エツジ・カウンタの値（ＥＣＯＵＮＴ）をクリアして「０」にする、この後、ブロック２３０４が実行されて、先行エツジの差の値（ＰＥＤＩＦＦ）を所定の最大値にセットする。これらの動作が実行されたならば、処理はブロック２３０６へ進む、このブロックは、実行されたなら、マイクロコンピュータ・システム内の固有のメモリから、値ＥＣ０ＵＮＴによって指定されるリーディング・エツジをアクセスして取り出す、この後、処理はブロック２３０８へ進み、このブロックは、現在リーディング・エツジと直前の走査ラインについて指定されたリーディング・エツジとの間に存在するピクセル単位で測定される差（ＥＤＧＥ　ＤＩＦＦＥＲＥＮＣＥ）を算出するものであり、この直前の走査ラインにおいて指定されたリーディング拳エツジは、それに対応するヒストグラムを更新するために用いられたものである。これが実行されたなら、処理は判断ブロック２３１１へ進み、この判断ブロックは、ＥＤＧＥ　ＤＩＦＦＥＲＥＮＣＥの値が先行エツジの差の値（ＰＥＤＩＦＦ）より小さいか否かを判定する。この不等関係が満足されている場合には、即ち、現在リーディング・エツジが先行走査ラインについて指定されたリーディング・エツジに近付く方向へ移動している場合には、処理はこの判断ブロック２３１１から発しているｒＹＥｓＪ経路を介して、ブロック２３１５へ導かれる。このブロック２３１５は、実行時には、エツジ・カウンタの現在値ＥＣ０ＵＮＴによってアクセスされたリーディング・エツジを、現在走査ラインのリーディング争エツジの予備指定位置にセーブする０次いでブロック２３１７が実行され、次のり−ディング会エツジの処理に備えて先行エツジの差の値（ＰＥＤＩＦＦ）がＥＤＧＥ　ＤＩＦＦＥＲＥＮＣＥの値にセットされる。続いて処理は判断ブロック２３１９へ進む、また一方、ＥＤＧＥ　ＤＩＦＦＥＲＥＮＣＥの値がＰＥＤＩＦＦの値より大きく、従って現在ラインに関して供給されているリーディング・エツジが先行走査ラインについて指定されたリーディング舎エツジから離隔する方向へ移動していることが示されている場合には、判断ブロック２３１１は「ＮＯ」経路２３１３を介して処理を判断ブロック２３１９へ導く、この判断ブロック２３１９は、現在走査ラインについての最後のリーディング・エツジの処理が完了しているか否かを判定する。もし最後のリーディング・エツジの処理が未だ完了していなければ、判断ブロック２３１９は、ｒＮＯＪ経路２３２２を介して処理をブロック２３２４へ導き、エツジ・カウンタの内容ＥＣ０ＵＮＴをｒｌＪだけインクリメントする。これが実行されたなら、処理は経路２３２６を介して、ブロック２３０６へ戻され、そして現在走査ライン上の次のリーディング・エツジをアクセスして、続けて処理する。さて一方、現在走査ラインについての全てのリーディング・エツジの処理が完了している場合には、判断ブロック２３１９はそのｒＹＥｓ」経路を介して、処理をトレーリング・エツジ決定ルーチン２３６０へ導く。

ルーチン２３６０へ入ったなら、処理はブロック２３３２へ進む、このブロックは、実行されると、エツジ参カウンタの値（ＥＣＯＵＮＴ）をクリアして「０」にする、この後、ブロック２３３４が実行されて、先行エツジの差の値（ＦＥＤ　Ｉ　ＦＦ）を所定の最大値にセットする。これらの動作が実行されたならば、処理はブロック２３３６へ進む、このブロックは、実行されたなら、マイクロコンピュータ・システム内の固有のメモリから、値ＥＣ０ＵＮＴによって指定されるトレーリング拳エツジをアクセスして取り出す、この後、処理はブロック２３３８へ進み、このブロックは、現在トレーリング・エツジと直前の走査ラインについて指定されたトレーリング・エツジとの間に存在するピクセル単位で測定される差（ＥＤＧＥ　ｎＩＦＦＥＲＥＮｃＥ）を算出するものであり、この直前の走査ラインにおいて指定されたトレーリング・エツジは、それに対応するヒストグラムを更新するために用いられたものである。これが実行されたなら、処理は判断ブロック２３４１へ進み、この判断ブロックは、ＥＤＧＥ　ＤＩＦＦＥＲＥＮＣＥの値が先行エツジの差の値（ＰＥＤＩＦＦ）より小さいか否かを判定する。この不等関係が満足されている場合には、即ち、現在トレーリング・エツジが先行走査ラインについて指定されたトレーリング・エツジに近付く方向へ移動している場合には、処理はこの判断ブロック２３４１から発しているｒＹＥｓ」経路を介して、ブロック２３４５へ導かれる。このブロック２３４５は、実行時には、エツジ−カウンタの現在値ＥＣ０ＵＮＴによってアクセスされたトレーリング争エツジを、現在走査ラインのトレーリング・エツジの予備指定位置にセーブする０次いでブロック２３４７が実行され、次のトレーリング・エツジの処理に備えて先行エツジの差の値（ＰＥＤＩＦＦ）がＥＤＧＥ　ＤＩＦＦＥＲＥＮＣＥｃ７）値にセットされる。続いて処理は判断ブロック２３４９へ進む、また一方、ＥＤＧＥ−ＤＩＦＦＥＲＥＮＣＥ（７）値がＦＥＤ　Ｉ　ＦＦの値より大きく、従って現在ラインに関して供給されているトレーリング・エツジが先行走査ラインについて指定されたトレーリング・エツジから離隔する方向へ移動していることが示されている場合には。

判断ブロック２３４１は「ＮＯ」経路２３４３を介して処理を判断ブロック２３４９へ導く、この判断ブロック２３４９は、現在走査ラインについての最後のリーディング・エツジの処理が完了しているか否かを判定する。

もし最後のリーディング・エツジの処理が未だ完了していなければ１判断ブロック２３４９は、ｒＮＯＪ経路２３５２を介して処理をブロック２３５４へ導き、エツジ参カウンタの内容ＥＣ０ＵＮＴをｒｌＪだけインクリメントする。これが実行されたなら、処理は経路２３５６を介して、ブロック２３３６へ戻され、そして現在走査ライン上の次のトレーリング・エツジをアクセスして、統げて処理する。さて一方、現在走査ラインについての全てのトレーリング・エツジの処理が完了している場合には、ルーチン２３００は全ての実行が完了しており、処理は判断ブロック２３４９から発している「ＹＥＳ」経路を介して、ドキュメント・エツジ検出ルーチン２１００　（第２１Ａ図〜第２１Ｃ図参照）ヘリターンする。この時点では、１対のエツジが、現在走査ラインの内部に含まれている走査ドキュメントの一部分のリーディング／トレーリング会エツジ対として、指定完了されている。

トップ／ボトム・ルーチン２４００のフローチャートが第２４Ａ図〜第２４Ｃ図に図示されており、それらの図面の正しいつなぎ合せ方が第２４図に示されている。

基本的には、先に述べたように、このルーチンは、走査中のドキュメントを包含している外接長方形のアクチュアル−トップ・エツジ及びアクチュアル・ボトム −エツジの捜索を、処理中の現在走査ラインから得られたデータを用いて新たに行なうものである。

第２４Ａ図〜第２４Ｃ図に示すように、トップ／ボトム・ルーチン２４００は１種々のカウンタとフラグとを初期化する初期化ルーチン２４１Ｏと、走査画像中のトップ・エツジの位置をその走査画像中の連続する指定リーディング・エツジの個数に基づいて特定するトップ・エツジ分類ルーチン２４３０と、ボトム番エツジの位置をその走査画像中の連続する指定トレーリング拳エツジの個数に基づいて特定するボトム会エツジ分類ルーチン２４９０とを含んでいる。トップ・エツジ分類ルーチン２４３０とボトム・エツジ分類ルーチン２４９０とはいずれも類似の方式でエツジ処理を実行している。

詳細に説明すると、トップ／ボトム・ルーチン２４００へ入ったなら、処理は初期化ルーチン２４１゜へ進み、このルーチンは、種々のカウンタと「トップ検出法」フラグとを初期化する。更に詳細に説明すると、処理は先ず判断ブロック２４０２へ進む、この判断ブロックは、画像内の第１番目の走査ラインが処理中であるか否かをテストする。もしそれが処理中であれば、種々のカウンタと１つのフラグとを初期化する必要がある。

そのため、処理は判断ブロック２４０２から発しているｒＹＥＳＪ経路を介してブロック２４ｏ４へ進む、このブロックは、実行されると、３つのカウンタの内容をクリアする。即ち、ヒツト・カウンタ（ｒＨｘｒ」）、ミス・カウンタ（ｒＭＩｓｓＪ）、及びライン参カウンタ（ＬＣＯＵＮＴ）の３つである。後に詳述するように、ヒラ）−カウンタは現在画像の中の連続するリーディング・エツジの個数をカウントし、ミス・カウンタは現在画像の中のトレーリング・エツジの連続する不在の回数をカウントする。ライン・カウンタは、エツジ検出の期間中、そのとき処理されている現在走査ラインの番号を追跡している。さて、これらのカウンタがクリアされたなら、処理はブロック２４ｏ６へ進み、このブロックはトップ検出法フラグを「０」にリセットする。このフラグは、トップ・エツジの検出が行なわれているのかそれともボトム・エツジの検出が行なわれているのかを識別するためにマイクロコンピュータ中システムによって利用される。このフラグがリセットされたなら、処理は初期化ルーチン２４１０を出て判断ブロー、り２４１１へ進む、一方、処理中の現在走査ラインが第１番目のラインでない場合には、処理は判断ブロック２４０２によって、「ＮＯ」経路２４０３を介してブロック２４０８へ導かれ、ライン・カウンタの内容を、次の走査ラインの指定リーディング・エツジのアクセスに用いるために、インクリメントする。外接長方形のエツジの位置を正確に判定するために、すべての走査ラインを処理しても良いのであるが、僅かに４本毎に１本づつの走査ラインを処理するならば、精度の低下を最少限にしつつ処理速度を著しく向上させることができる。この方式では、エツジ検出のための処理時間は、すべてのラインを処理する場合に必要とされるであろう処理時間の４分の１に短縮される。それゆえブロック２４０８は、実行時には、ＬＣＯＵＮＴの内容をｒｌＪづつではなく「４」づつインクリメントする。もし、マイクロコンピュータ・システム４８５（第２Ａ図及び第２Ｂ図参照）の命令サイクル時間と比較して著しく早い速度で命令を実行するプロセッサが用いられるのであれば、２木に１本の走査ラインを処理することも、また、１本１本すべての走査ラインを処理することも可能である。従ってそのような場合には、第２４Ａ図〜第２４Ｃ図に示すようにブロック２４０８によって行なわれるインクリメントは、必要に応じて「２」ないし「１」に減少させることができる。

いずれの場合にせよ、ライン・カウンタの内容が適切にインクリメントされたならば、処理は初期化ルーチン２４１０を出て判断ブロック２４１１へ進む。

判断ブロック２４１１は、トップ検出法フラグの状態に基づいて、トップ・エツジを検出すべきかそれともボトム・エツジを検出すべきかを判定する。詳細に説明すると、もしこのフラグの値が「０」にセットされているならば、トップ・エツジを検出すべきであり、その場合には処理は判断ブロック２４１１からｒＹＥｓＪ経路２４１３を介して、トップ・エツジ分類ルーチン２４３０へ進む、一方、もしこのフラグの値がｒｌＪにセットされているならば、ボトム・エツジを検出すべきであり、その場合には処理は判断ブロック２４１１からｒＮＯＪ経路２４１２を介して、ボトム・エツジ分類ルーチン２４９０へ進む。

さて、トップ・ニー、ジ分類ルーチン２４３０を実行すべき場合には、処理は先ず、このルーチンの内部においてブロック２４１４へ導かれ、このブロックはライン・カウンタＬＣＯＵＮＴの内容によって同定されている特定の走査ラインの指定リーディング・エツジをアクセスする０次の指定リーディング・エツジがアクセスされたなら、処理は判断ブロック２４１６へ進み、このブロックは、そのリーディング・エツジの位置が「ノン・ゼロ」であるか否かをテストする。初期には、ドキュメント・エツジ検出回路４８１（第２Ａ図及び第２Ｂ図参照）が、各走査ライン内におけるリーディング・エツジとトレーリング・エツジの位置を「０」にセットしている（詳しくは、第１２Ａ図〜第１２ｃ図に示されているＦＩＦＯ５２０５が、不図示の種々の制御信号によってリセットされている）、もしこの回路が、いずれの走査ライン中にもリーディング・エツジを検出していなかったならば、この回路からマイクロコンピュータ・システムへ供給されているリーディング・エツジの位置は「０」のままになっている、さて、もし現在走査ライン上にリーディング・エツジが存在していないならば、第２４Ａ図〜第２４Ｃ図に示すように、判断ブロック２４１６はそのｒＮＯＪ経路を介して処理をブロック２４１８へ導く、このブロック２４１８は、ヒツト争カウンタの内容を「０」にリセットするが、それは、リーディング拳エツジが検出されなかったからである。この後、処理は経路２４２８を介してトップ−エツジ分類ルーチン２４１８を出て、判断ブロック２４５０へ進む。

一方、リーディング・エツジが検出されているた場合には、即ち、リーディング争エツジの位置が「ノン−ゼロ」である場合には、判断ブロック２４１６はそのｒＹＥＳＪ経路を介して処理をブロック２４２０へ導く、このブロックは、実行されると、ヒツト・カウンタの内容なｒｌＪだけインクリメントする。リーディング・ニー、ジが連続して存在していれば、連続する走査ラインがルーチン２４００によって、詳しくはトップ・エツジ分類ルーチン２４３０によって処理されるにつれて、この連続したリーディング・エツジの各々が、このカウンタの値を！！統してインクリメントして行く、さて、アクチュアル・トップ・エツジは、以下のように任意に定義されている。即ち、複数本の走査ラインがそれら全体として、連続して検出される５０個のリーディング争エツジを含んでいるときに、それら全ての走査ラインの直前に先行している走査ライン（この走査ラインは現在走査ラインの番号から２００をマイナスした番号のラインである）がアクチュアル拳トップ・工７ジであるとされている。従って、ヒツト争カウンタの内容がブロック２４２０によってインクリメントされたなら、処理は判断ブロック２４２２へ進んでヒツト−カウンタの内容が「５０」に達したか否かがテストされる。もしこの内容が「５０」より小さければ、この判断ブロックは経路２４２５を介して、処理を単に判断ブロック２４５０へ導く、さて、ヒツト・カウンタの内容が「５０」に達した場合には、判断ブロック２４２２はそのｒＹＥｓＪ経路を介して、処理をブロック２４２４へ導く、このブロック２４２４は、実行されると、マイクロコンピュータ・システムにボトム・エツジを検出するよう命令するべく、トップ検出法フラグの値を「１」にセットする。この後、処理はブロック２４２７へ進み、外接長方形のトツブ・エツジの位置が、ライン・カウンタの内容ＬＣＯＵＮＴからヒツト・カウンタの内容の４倍の値、すなわち１０進数のｒ２００Ｊを減じたものとして算出される。このエツジの位置が算出されたなら、処理はブロック２４２７から判断ブロック２４５０へ進む。

判断ブロック２４５０は、実行されると、トップ検出法フラグの値をテストしてボトム・エツジを検出すべきか否かを判定する。詳細に説明すると、トップ・エツジが検出されていたならば、トップ・エツジ分類ルーチン２４３０が、このトップ検出法フラグの値をｒｌＪから「０」に変更している。これはマイクロコンピュータ・システムがこのときボトム・エツジの位置を決定すべきことを示すものであるため、判断ブロック２４５０はｒＹＥｓＪ経路２４５５を介して処理をボトム・エツジ分類ルーチン２４９０へ導く、一方、もしトップ検出法フラグの値が「１」のままであって、トップ・エツジの位置が未だ決定されていないことを示しているならば、処理は判断ブロック２４５０から発している「ＮＯ」経路を介してトップ／ボトム中ルーチン２４００を出る。

さて、ボトム・止ツジ分類ルーチン２４９０へ入ったならば、処理はブロック２４６２へ進み、このブロックは、処理中の現在走査ライン、即ち走査ライン（ＬＣＯＵＮＴ）についての、トレーリング・エツジをアクセスする。このエツジがアクセスされたなら、処理は判断ブロック２４６４へ進み、このブロックは、このトレーリング・エツジの位置が「ノン・ゼロ」であるか否かをテストする。初期には、先に述べたように、ドキュメント・エツジ検出回路４８１（第２Ａ図及び第２Ｂ図参照）が、各走査ライン中のトレーリング・エツジの位置を「０」にセットしている。もしこの回路が、いずれの走査ライン中にもトレーリング・エツジを検出していなかったならば、この回路からマイクロコンピュータ・システムへ供給されているトレーリング・工７ジの位置は「０」のままになっている、さて、現在走査ライン上にトレーリング・エツジが存在していない場合には、第２４Ａ図〜第２４Ｃ図に示すように、判断ブロック２４６４はそのｒＹＥＳＪ経路を介して処理をブロック２４６７へ導く、このブロック２４６７は、ミス・カウンタの内容を「１」だけインクリメントするが、それは、トレーリング・エツジが検出されなかったからである。連続する各々の走査ライン上にトレーリング・エツジの不在が統〈と、連続する走査ラインがルーチン２４００によって、詳しくはボトム中エツジ分類ルーチン２４９０によって処理されるにつれて、この連続した各走査ライン上のトレーリング・エツジの不在によって、このミス・カウンタの値が継続してインクリメントされて行く、さて、アクチュアル−ボトム・工７ジは以下のように任意に定義されている。即ち、複数のラインが、連続した１２回のトレーリング・エツジの脱落を含んでいるときに、それらの全ての走査ラインの直前に先行している走査ライン（この走査ラインは現在走査ラインの番号から４８をマイナスした番号のラインである）がアクチュアル−ボトム参エツジであると定義されている。従って、ミス・カウンタの内容がブロック２４６７によってインクリメントされたなら、処理は判断ブロック２４６９へ進んでミス・カウンタの内容が「１２」に達したか否かがテストされる。もしこの内容が「１２」より小さければ、この判断ブロックは経路２４７４を介して、処理を単にルーチン２４００の出口へ導く、さて、ミス−カウンタの内容が「１２」に達した場合には、判断ブロック２４６９はそのｒＹＥＳＪ経路を介して、処理をブロック２４７２へ導く、このブロック２４７２は、実行されると、マイクロコンピュータ・システムに再度トップ争エツジの検出を行なうよう命令するべく、トップ検出法フラグの値を「０」にセットする。この後、処理はブロック２４７６へ進み、外接長方形のボトム・エツジの位置が、ライン・カウンタの内容ＬＣＯＵＮＴからミス・カウンタの内容の４倍の値、すなわち１０進数の「４８」を減じたものとして算出される。このエツジの位置が算出されたなら、処理はブロック２４７６からルーチン２４００の出口へ進み、そしてそこから、ドキュメント・エツジ検出ルーチン２１００ヘリターンする。さて、一方、現在走査ライン上にトレーリング拳エツジが検出された場合には、即ちこのトレーリング−エツジの位置が「ノン−ゼロ」になっている場合には、外接長方形のボトム・エツジは、現在走査ラインから少なくとも走査ライン４８本分下方にある。従って、判断ブロック２４６４は「ＮＯ」経路２４６５を介して処理をブロック２４７８へ導く、このブロックは、実行されると、ミスｅカウンタの内容を「０」にリセットする。これが実行されたなら、処理は経路２３８０を介してルーチン２４９０を出て、そしてルーチン２４００を出てドキュメント・エツジ検出ルーチン２１００ヘリターンする。

以上で、アクチュアル・エツジ位置と、外接長方形の位置及びサイズに関する情報とを決定するために用いられるソフトウェアについての説明を終る。

走査されたマイクロフィルム画像内におけるエツジの検出に関連させて、本発明に係る走査ライン中のエツジの位置を決定するための装置及び方法を以上に説明したが、しかしながらエツジ検出回路４８１は、画像のソースの如何にかかわらず、走査画像内のいかなるエツジを検出することも可能である０画像は、例えばビデオ・カメラやファクシミリ・スキャナ等の、いかなる走査映像情報ソースから発生されるものでも良い０画像のエツジが検出されたならば、本発明に係る方法ないしそのためのハードウェア構成を用いて、それらを定型の方式で処理することによって、１つないしそれ以上の、走査画像内に定常的に存在している境界の位置を決定することができる、それらの境界は、以上の説明に用いられているような、走査ドキュメントを包含する外接長方形の境界や、そのドキュメントの左右の境界だけに限られるものではなく、走査画像の内部に定常的に存在している対象物の境界であっても良く、また、予め定められた、その画像の特定の部分の境界であっても良い。

ここでは、本発明の１つの実施例だけが図示され説明されているが、本発明の教示を取入れたその他の多くの異なった実施例を、当業者は容易に構成することができよう。

産業上の利用可能性及び効果本発明は、画像管理システムに利用することができ。

また一般的に、走査画像を処理、及び／または、エンハスメント処理するためのシステムに利用することができる０本発明は、オーバスキャンされた画像における走査ドキュメントのエツジ（水平方向の境界）を有利に検出して、それに続いて圧縮、及び／または、伝送されなければならない余分な画像ピクセルを有利に減少させ、それによって、伝送時間とネットワーク帯域中とを節約するものである。

ＦＩＧ、１３ＢＦｉ（ｉ、１１：ｊＡ　ｔ−１（ｊ、ｌｔｊＦＩＧ、　１９Ａ　１−Ｉに　ｉ９ＦＩＧ、２０ＦＩＧ、２２ＦＩＧ、　２３Ａ　ＦＩＧ、　２３ −　−　−　−　−　−　−　＝　−ｍ−＝１ＦＩＧ、２４Ａ　ＦＩＧ、２４国際調査報告国際調査報告ＳＡ　２３６０６

Claims

【特許請求の範囲】

１．走査されたビデオ面像内のエッジ位置を決定するための装置であって、走査画像内の走査ラインにより特定される少なくとも１つの入力ピクセル値に応答して、前記走査画像内の背景レベルを表わししかも前記入力ピクセル値に付随する背景値を送出する、背景値送出手段を備え、前記背景値と前記入力ピクセル値とに応答して、前記背景値が第１値を超えていることを表わす第１信号と、前記入力ピクセル値が第２値を超えていることを表わす第２信号とを発生する、第１及び第２信号発生手段を備え、前記第１及び第２信号に応答して、走査ライン中にエッジ遷移が発生したか否かを判定し、且つ、この判定に応じて、この判定を表わす適当な表示を送出する、判定及び送出手段を備え、且つ、該判定及び送出手段が、前記エッジ遷移が発生したか否かを、前記第１及び第２信号の予め定められた所定論理関数として、確認判定し、且つ、この確認判定に応じて少なくとも１つの適当な制御信号を送出する、エッジ遷移確認判定手段と、前記１つの制御信号とピクセル・クロック信号とに応答して、前記走査ライン中において前記エッジ遷移の後に、予め設定された予設定個数の類似のピクセル値が続いて発生しているか否かを判定し、且つ、この判定に応答して、前記表示を送出する手段と、を備えることを特徴とする判定及び送出手段であり、前記表示と、前記入力ピクセルの前記走査ライン上の位置を表わす水平ピクセル・アドレスとに応答して、前記ピクセル・アドレスを格納するための、格納手段を備え、且つ、前記格納手段に応答して、前記格納ピクセル・アドレスを前記エッジとして出力接続部へ供給するための手段を備える、ことを特徴とする、エッジ位置決定装置。
２．前記第１及び第２信号発生手段が、第１及び第２の比較レベルを発生する手段を備え、前記第１及び第２比較レベルは、前記背景レベル及び前記入力ピクセル値の変動に追随するべく緩慢に変化し、夫々前記第１信号と前記第２信号とを発生するべく、前記背景値を前記第１比較レベルと比較し、且つ、前記入力ピクセル値を前記第２比較レベルと比較する手段を備える、ことを特徴とする第１及び第２信号発生手段である、ことを特徴とする請求項１記載の装置。
３．前記エッジ遷移確認判定手段が、前記画像からノイズをフィルタリング除去するべく、少なくとも予め決定された予決定最小個数の類似のピクセル値が、その後に続いて発生してはいないエッジ遷移を、無視する手段を備えることを特徴とするエッジ遷移確認判定手段である、ことを特徴とする請求項２記載の装置。
４．前記判定及び送出手段が更に、前記第１及び第２信号に応答して、前記背景レベルまたは前記入力ピクセル値のいずれかにおけるエッジ遷移が、リーディング・エッジ遷移またはトレーリング・エッジ遷移のいずれかであるか否かを、前記第１及び第２信号の前記所定論理関数として判定し、且つ、この判定に応じて、複数の前記制御信号を送出する、第１論理回路を備え、前記入力ピクセルに発生するエッジ遷移から前記ノイズをフィルタリング除去するための映像フィルタを備え、且つ、該映像フィルタが、前記第１論理回路から送出される前記制御信号の夫々と前記ピクセル・クロック信号とに応答して、前記入力ピクセル値において発生する前記エッジ遷移の夫々の後に、少なくとも前記予設定最小個数の類似のピクセル値が続いているか否かを判定し、且つ、この判定に応じて、第１フィードバック信号を前記第１論理回路へ送出するように機能する、第１映像カウンタと、前記第１論理回路から送出される前記制御信号のうちの対応する信号と前記ピクセル・クロック信号とに応答して．前記入力ピクセル値において発生する前記エッジ遷移の夫々の後に、少なくとも前記予決定個数のピクセルが続いているか、そして、それらのエッジ遷移が、前記入力ピクセル値における有効リーディング・エッジまたは有効トレーリング・エッジのいずれかを表わしているかを、判定し、且つ、この判定に応じて、夫々第１フラグ信号ないし第２フラブ信号に、前記表示としてのレベル変化を付与するように機能する、第２映像カウンタ及び第３映像カウンタとを備える、映像フィルタであり、前記背景レベルに発生するエッジ遷移から前記ノイズをフィルタリング除去するための背景フィルタを備え、且つ、該背景フィルタが、前記第１論理回路から送出される前記制御信号の夫々と前記ピクセル・クロック信号とに応答して、前記背景レベルにおいて発生する前記エッジ遷移の夫々の後に，少なくとも前記予設定最小個数の類似のピクセル値が続いているか否かを判定し、且つ、この判定に応じて、第２フィードバック信号を前記第１論理回路へ送出するように機能する、第１背景カウンタと、前記第１論理回路から送出される前記制御信号のうちの対応する信号と前記ピクセル・クロック信号とに応答して、前記背景レベルにおいて発生する前記エッジ遷移の夫々の後に、少なくとも前記予決定個数のピクセルが続いているか、そして、それらのエッジ遷移が、前記背景レベルにおける有効リーディング・エッジまたは有効トレーリング・エッジのいずれかを表わしているかを、判定し、且つ、この判定に応じて、夫々第３フラグ信号ないし第４フラブ信号に、前記表示としてのレベル変化を付与するように機能する、第２背景カウンタ及び第３背景カウンタとを備える、背景フィルタである、ことを特徴とする判定及び送出手段である、ことを特徴とする請求項３記載の装置。
５．前記第１及び第２比較レベル手段が更に、インクリメント／デクリメント制御信号に応答して、前記第１及び第２比較レベルを上昇ないし低下させるよう、機能する手段を備えることを特徴とし、且つ、前記第１論理回路手段が更に、前記インクリメント／デクリメント制御信号を発生するための手段を備える、ことを特徴とする請求項４記載の装置。
６．前記格納手段が、前記第１、第２、第３、及び第４フラグ信号に応答する、それらのフラグの夫々に発生するレベル変化に応じて格納信号を送出する、第２論理回路と、前記格納信号に応答して、前記ピクセル・アドレスを前記エッジとして格納する、メモリと、備えることを特徴とする格納手段である、ことを特徴とする請求項５記載の装置。
７．前記第１及び第２比較レベルが互いに等しいことを特徴とする、請求項６記載の装置。
８．前記比較レベル発生手段が更に、前記第１値より予め設定された所定量だけ小さい第３比較レベルを発生するための手段と、前記背景値を前記第３比較レベルと比較し、そして、前記第１信号に発生するノイズに起因する不安定な応答を低減すべく前記判定及び送出手段へ供給される第３信号を、発生するための手段と、を備えることを特徴とする比較レベル発生手段である、ことを特徴とする請求項７記載の装置。
９．前記予設定最小数が、少なくとも５であり、且つ、前記予決定数が少なくとも２０であることを特徴とする、請求項８記載の装置。
１０．前記メモリが先入れ先出し回路であり、且つ、前記第１論理回路と前記第２論理回路とが各々、プログラムされたアレイ・ロジックであることを特徴とする、請求項９記載の装置。
１１．走査されたビデオ画像内のエッジ位置を決定するための方法であって、走査画像内の走査ラインを構成する少なくとも１つの入力ピクセル値に応答して、前記走査画像内の背景レベルを表わししかも前記入力ピクセル値に付随する背景値を、送出するステップを含み、前記背景値と前記入力ピクセル値とに応答して、前記背景値が第１値を超えていることを表わす第１信号と、前記入力ピクセル値が第２値を超えていることを表わす第２信号とを発生する、第１及び第２信号発生ステップを含み、前記第１及び第２信号に応答して、走査ライン中にエッジ遷移が発生したか否かを判定し、且つ、この判定に応じて、この判定を表わす適当な表示を送出する、判定及び送出ステップを含み、且つ、該判定及び送出ステップが、前記エッジ遷移が発生したか否かを、前記第１及び第２信号の予め定められた所定論理関数として、確認判定し、且つ、この確認判定に応じて少なくとも１つの適当な制御信号を送出する、エッジ遷移確認判定ステップと、前記１つの制御信号とピクセル・クロック信号とに応答して、前記走査ライン中において前記エッジ遷移の後に、定められた個数の類似のピクセル値が続いて発生しているか否かを判定し、且つ、この判定に応答して、前記表示を送出するステップと、を含むことを特徴とする判定及び送出ステップであり、前記表示と、前記入力ピクセルの前記走査ライン上の位置を表わす水平ピクセル・アドレスとに応答して、前記ピクセル・アドレスを格納する、格納ステップを含み、且つ、前記格納ピクセル・アドレスを前記エッジとして出力接続部へ供給するステップを含む、ことを特徴とする、エッジ位置決定方法。
１２．前記第１及び第２信号発生ステップが、第１及び第２の比較レベルを発生するステップを含み、前記第１及び第２比較レベルは、前記背景レベル及び前記入力ピクセル値の変動に追随するべく緩慢に変化し、夫々前記第１信号と前記第２信号とを発生するべく、前記背景値を前記第１比較レベルと比較し、且つ、前記入力ピクセル値を前記第２比較レベルと比較するステップを含む、ことを特徴とする第１及び第２信号発生ステップである、ことを特徴とする請求項１１記載の方法。
１３．前記エッジ遷移確認判定ステップが、前記画像からノイズをフィルタリング除去するために、少なくとも予め定められた最小個数の類似のピクセル値がその後に続いて発生してはいないエッジ遷移を無視するステップを含むことを特徴とするエッジ遷移確認判定ステップである、ことを特徴とする請求項１２記載の方法。