JPH02501021A - ディジタル信号符号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ディジタル信号符号化装置 〔技術分野〕 本発明はディジタル信号の変調および復調に関する。

〔背景技術〕

位相振幅変調では、入力ビットをグループ毎に分け、それぞれのグループを位相 ダイヤグラム内の複数の信号点のいずれか一つに割り当てる。トレリス符号では 、ビットの組合わせと一対一に割り当てるために必要な数より多くの信号点が許 容され、その選択は畳込み符号器を用いて行われる。

畳込み符号器は、どの時点でも、複数の状態のいずれかの状態をとる・。その入 力はシンボルのクロック速度で変化する。そして、入力により、現在の状態から 次の状態に遷移する。ある状況（現在の状態と現在の入力との組合せ）では、次 の状態が現在の状態と同一となることがある。出力はその状態に依存し、入力に も依存する。

この構成では、ある信号点シーケンスについては許容するが、別のシーヶ、ンス は許容しない。このようなシーケンスについて、とタビ復号器により「軟判定」 復号化を行う。これにより、信号点を冗長配置しない場合に使用される符号化に 比較して、雑音特性を改善できる。トレリス符号化については、ウンガベック著 、「チャネル・コーディング・ウィズ・マルチレベル／フェイズ・シグナルズ」 、ＩＥＥＥ　）ランザクションズ・オン・インフォメーション・セオリイ第１Ｔ −２８巻第１号、１９８２年１月（”Ｃｈａｎｎｅｌ　Ｃｏｄｉｎｇ　ｗｉｔｈ 　Ｍｕｌｔｉｌｅｖｅｌ／Ｐｈａｓｅ　Ｓｉｇｎａｌｓ”　ｂｙ　Ｇ、ＩＪｎｇ ｅｒｂｏｅｃｈ、　ＩＥＥＥ　Ｔｒａｎｓ、ｏｎ　Ｉｎｆｏｒｍａ’ｔｉｏｎＴ ｈｅｏｒｙ、　Ｖｏｌ、１Ｔ−２８Ｎｏ、１．　Ｊａｎｕａｒｙ　１９８２）に 詳しく説明されている。

差動符号化を用いる場合には、符号化方法の選択により、９０°位相ジャンプに よって生じるエラーをその直後だけにとどめ、エラーが持続しないようにできる 。これを以下「９０°位相ジャンプ耐性（９０”　ｐｈａｓｅ　ｊｕｍｐ　ｉｎ ｕ＋＋ｕｎｉｔｙ）」という。この９０＠位相ジャンプ耐性を得るためには、従 来は、シンボルあたり少なくとも２ビツトを用いて差動符号化することが必要で あると考えられていた。

しかし、シンボルあたり１ビツトで、９０°位相ジャンプ耐性をもつトレリス符 号化を使用できることがわかった。このためには、ＱＡＭ信号配置における４個 の信号点を必要とする。

〔発明の開示〕

本発明によると、畳込み符号器と、この畳込み符号器の状態に応答する手段と、 この畳込み符号器に二人力を供給する入力手段とを備え、 （ｉ）上記畳込み符号器は、あらかじめ定められた複数ｎの状態をとるこ七がで き、前の状態がどのような状態の場合でも、規則的な周期で、二値入力にしたが って相互に異なる二つの状態のいずれかの状態をとる構成であり、この符号器の 動作が状態遷移図で表され、この状態遷移図は、上記複数ｎの状態を点とそれぞ れの遷移とにより表現し、二つの状態の間またはある状態から同一の状態へ遷移 の方向を終端が状態を表す点に接続された線により表現するものであるとき、そ の状態遷移図は９０°乗算による回転でも変化せず、（ｉｉ）上記応答する手段 は、次の状態として可能なそれぞれ一対の状態に対して相対位相が０．９０．１ ８０および２７０度の四つの信号のいずれか割り当てられたものを発生する構成 であり、その信号の割り当てが、三つの状態により得られる４ｂ種類のシーケン スのそれぞれについて、そのシーケンスにより得られる信号対が、そのシーケン スを９０°回転させたときに状態遷移図上で得られるシーケンスにより生成され る信号対と同じ位相差をもつように行われ、（ｉｉｉ）入力手段は、１ビツト入 力のス）　＋７−ムに応答して上記畳込み符号器に二値入力を供給することによ り、ひとつのビット値が前号と位相差Ｃまたはｄの位相差の信号を生成するよう に上記畳込み符号器の状態遷移を制御する構成である符号化装置が提供される。

ただし、ａ、ｂ、ｃＳｄは０．９０．１８０および２７０度から別々に選択され る値である。

本発明のいくつかの実施例について、添付図面を参照して説明する。

［図面の簡単な説明］ 第１図は復号器を備えた本発明の符号化装置の概略的な構成を示す図。

第２ａ図、第２ｂ図、第２ｃ図はＣＣＩＴＴ勧告Ｖ３勧告単３２る符号器の信号 点のマツピングおよびブロック構成を示す図。

第３図（ａ）、（ハ）はＶ３２符号器の状態遷移および信号サブセットを示す図 。

第４図（ａ）、（へ）゛は本発明第一実施例の符号化装置の状態遷移および信号 サブセットを示す図。

第５図は第４図により表される装置のブロック構成図。

第６図は第５図の装置についての別の論理を示す図。

第７図は状態遷移図を示す図。

第８図は第２図に示したＶ３２符号器の状態遷移図。

第９図は第５図に示した装置の状態遷移図。

第１０図および第１１図は第５図に示した装置で使用できる別の状態遷移図。

第１２図は情報ビットのマツピングを示す図。

第１３図は信号の位相を示す図。

第１４図は本発明第二実施例の符号化装置の状態遷移図。

第１５図は第二実施例の符号化装置のブロック構成図。

第１６図社第４図に示した内容を状態番号と共に示す状態遷移図。

第１７図は修正された信号名を示す図。

第１８図は本発明第三実施例の符号化装置の状態遷移図。

第１９図はこの装置のブロック構成図。

〔発明を実施するための最良の形態〕

第１図は本発明を実施する伝送装置の一般的な構成を示す。単一ビット人力Ｑは 符号器Ｅに供給される。この符号器Ｅは、畳込み符号器と、入力Ｑに依存して状 態遷移を制御することにより出力位相の差分を常に同一の入力ビツト値に対応さ せる装置とを備える。この制御は一般に、入力を差動符号化することにより行わ れる。信号マツピング回路ＳＭは変調器を含み、この変調器は、符号器がら信号 線Ｌ１、Ｌ２を経由して適当な情報が供給され、符号器状態と入力信号とに依存 して出力信号位相を決定する。

出力信号は、伝送チャネルＴＣを経由して受信機ＲＸに接続される。

伝送チャネルＴＣの遅延および位相回転は既知である。受信機ＲＸは最尤検出器 を備え、この最尤検出器は、信号点のどれを受信したとみなせるかを示す２ビツ ト出力ｆ１、ｆ２を生成する。復号器りは、２ビツト出力Ｙ１、Ｙ２から検出さ れた信号ビットの出力０を導く。

本発明を実施するには、ＣＣＩＴＴ勧告Ｖ３勧告単３２３３に準拠した符号器を 改良する。勧告Ｖ３２　（９６００ビット／秒）では、シンボルあたり４ビツト の符号化を行うが、ＣＡＭ　（直交振幅変調）位相ダイヤグラム内の３２個の信 号点が必要となる。′トレリス符号を用いない場合には１６個の信号点を用いる 。勧告Ｖ３２の信号点配置を第２ａ図の位相ダイヤグラムに示す。第２ｃ図には Ｖ３２符号器を示す。この符号器は、４ビツトの入力信号をひとつのグループと して符号化する。これらのビットを０１．０２．０３．０４で表す。これらの４ ビツトの入力信号から、入力信号そのままの０４．０３と、Ｙｌ、　Ｙｌ、ＹＯ との５ビットを導出し、この５ビツトで出力すべき信号点を表す。５ビツトの数 ＹＯＹＩＹ２Ｑ３Ｑ４の信号点へのマツピングを第１ｂ図に示す。このマツピン グはマツピング部１により行われる。マツピング部ｌは、第２ａ図の座標軸に対 応して、直交出力Ｍ”　、Ｍ’を生成する。この直交出力が直交変調器（図示せ ず）を駆動する。以下では、ＹＯＹＩＹ２の値が同一の信号点を信号点配置の「 サブセット」という・ビットＹｌ、Ｙ２は、入力ビット０１．０２を第１表で定 義される差動符号化することにより得られる。このプロセスはモジュロ４再帰加 算（０２、Ｙ２が最上位桁）と等価であり、モジュロ４加算器２と１シンボル周 期の遅延回路３．４とより実行される。

第１表　差動符号化 ピッ）ＹＯは、畳込み符号器５により、Ｙｌ、Ｙ２からめられる。符号器５は８ つの状態をとることができ、シンボル周期毎に、Ｙ２、Ｙｌに依存して新しい状 態（前の状態と同一である場合もある）に遷移する。出力ＹＯは符号器の状態の 関数である。符号器５は、図示したように、五個のモジュロ２加算器（排他的論 理和回路）と、三個の１シンボル周期遅延回路と、二つの論理積回路とにより構 成される。

符号器の状態は、図示した３ビット−２，１１１、ＹＯで表すことが便利である 。

第２表は勧告Ｖ３２の畳込み符号を示す。最初の行に示した現在の状態について 、それぞれ４つの可能な新しいディジッ）　（Ｙｌ、Ｙ２）が与えられる。その それぞれについて、その結果送信される信号サブセットＹＯＹＩＹ２と、新しい 状態１１２ＷＩＹｏとを示す。第２表に信号サブセットとして示した３ビツトは 、第１ｂ図に示した３２個の信号点配置にマツピングされた５ビット信号のうち の最初の３ビツトである。

残りの２ビツトは、各サブセットに含まれる４個の信号点からの選択のためのも のである。第３図に符号遷移およびサブセットのマツピングをより簡潔に示す。

信号サブセットはモジュロ８の整数ＹＯＹＩそれぞれの遷移時に送信される信号 サブセットを左上に示す。第３図（ハ）の同様の整数はサブセットのマツピング を示す。

第２表　Ｖ３２畳込み符号化 本発明の目的は、この符号をシンボルあたり１ビツトの符号に修正することであ る。勧告Ｖ３２と同一のシンボル速度の場合にはビット速度が２４００ビット／ 秒となるが、本発明では実際のビット速度を特に問題としていない。ここでは、 信号点配置の４個の点を使用することが必要となる。したがって、８個の信号点 サブセットのうち４個を越えて使用することはできない。９０°位相ジャンプ耐 性を得るために、サブセット０．１．６．７またはサブセット２．３．４．５（ 第３図参照）から四つの信号点を選択する。ビット０３、Ｑ４　（ＶＢ２の場合 にはさらに０５．０６）の固定パターンはいずれも、４個のサブセットが選択さ れたときに、位相ダ°イヤグラム内の直交対称を有する４つの信号点を与える。

符号化されないビットは、４点信号遷移に対する異なるパワーレベルを設定する ために使用される。

第２表を参照すると、Ｙ１＝ＹＯに設定したときには、信号がサブセット０．１ ．６．７に限られる（Ｙｌ≠ＹＯに設定したときにはサブセット２．３．４．５ に限られる）。このとき、それぞれの状態からの可能な遷移は二つに限られる。

これを第４図に示す。第２図を参照すると、Ｙ１＝ＹＯに設定することにより帰 還条件が緩和され、符号器内の帰還回路に遅延回路を含んでいてもよくなる。し たがって符号器の出力は、妥当なり３２トレリス符号シーケンスを保つ。

差動符号器の入力では、０１をＹ１＝ＹＯの条件を満たす値で置き換えなければ ならない。モジュロ４加算器は、Ｙ、Ｔｏ　＝０１ｈ　ＣＤ、Ｙｌに−＋を出力 するが、これは、 ＹＯｋ＝０１−　ｅＹＯｂ−１ すなわち、 ０１ｋ　＝ＹＯｋ　ｅＹＯｌｌ−３・・・・・・−（１）であることを含む。

本発明の第一実施例の符号器を第５図に示す。この符号器は、マツピング部１１ と、モジュロ４加算器１２、遅延回路１３．１４を含む入力部１０は、畳込み符 号器１５とを備える（これらは第２図の回路と同等である）。第２図に示した符 号器と異なるのは、（ａ）　０４および０３が固定され、 （ｂ）　Ｑ２で表される入力に１ビツト入力が供給され、（Ｃ）　マツピング部 １１および畳込み符号器１５のＹ１人力が畳込み符号器の出力ＹＯから供給され （モジュロ４加算器の最下位桁出力が常にＹＯに等しいので、実際にはこれに接 続したままとすることができる）、 性的論理和回路）１６から供給され、このモジュロ２加算器１６の入力には、畳 込み符号器１５からのＹＯと、遅延回路１４を経由した遅延したＹＯとが供給さ れる ことである。

第５図に示した符号器により符号化される信号は、勧告Ｖ３２準拠の復号器によ り復号化でき、単一の出力ピッ）Ｑ２を与える。不要ビット０１．０３．０４は 破棄される。

この符号器の到達可能な利得は、符号化せずに２点間伝送を行う場合をＯｄＢと して３．９８ｄＢであり、９６００ビット／秒のときにも同じ利得が得られる。

実際の利得能力は９６００ビット／秒の場合より２４００ビット／秒の場合のほ うが高い。これは、最隣接処理が少ないからである。、Ｖ３２′Ｊ６よびＶＢ２ では、特定のトレリスパスに対して１６個の最隣接パスが存在しうる。２４００ ビット／秒のモードでは、特定のトレリスパスに対して最隣接バスがひとつしか 存在せず、いくつかの）＜スは最隣接バスをもたず、次の隣接パスをもつだけで ある。

以上の符号器の動作は、Ｖ３２符号器との関係で便利である。しかし、ハードウ ェアにより実現するうえで冗長となる。最も明らかな冗長性は、モジュロ４加算 器のひとつの出力を使用しないことであり、また、ＹＯの遅延した値、すなわち 畦が畳込み符号器１５により得られるので、遅延回路１４が使用されないない。

第２図に示した加算器１２．１６および遅延回路１３．１４を用いた構成は、三 つの排他的論理和回路１２Ａ　、　１２Ｂ　、　１２Ｃと、三つの遅延回路１３ Ａ　、　１３Ｂ　、　１４と、論理積回路１２０と反転回路１７とを用いた第６ 図に示した構成と論理的に同等である。冗長な遅延回路１４を除去したことによ る問題はない。実際に、排他的論理和回路１２Ｂの出力Ｖは符号器状態の論理関 数であり、 Ｖ＝　（ＩＧ２　ＡＮＤ　Ｍｌ）　ＯＲ（ｊ１２　ＡＮＤ　（ＷｌｅＹＯ））　 −−−（２）となる。

符号器１５　（Ｙｌ、ＹＯの信号線を備える）は請求項１により定義された畳込 み符号器を形成し、マツピング部１１は符号器状態（および信号′１２）に応答 するマツピング手段を形成し、入力部１０は入力手段を形成する。また、１２Ｂ 　、　１２Ｃ、１２０，１３Ｂ　、１４および１７の回路（または（２）式にし たがう等価な論理）は、排他的論理和回路１２とともに、修正された畳込み符号 器の一部とみなすこともできる。その場合には、入力手段は、モジュロ２差動符 号化を行う１２Ａ　、　１２Ａの回路だけとなる。

本発明の他の実施例について説明する前に、幾何学的に制限された状態遷移図を 導入する。これは、畳、込み符号器の動作を説明するうえで非常に都合がよい。

特に、畳込み符号器に９０゛位相ジャンプ耐性をもたせるための制約が、状態遷 移図上の対称性により表される。

状態遷移図は複数の点（第７図に「Ｘ」で示した）を含み、各点がそれぞれ符号 器状態を示す。矢印はひとつの状態から他の状態への許される遷移（許される場 合には自分自身への遷移）を示す。第７図は、単純な例として、規則的なりロッ クにより動作し、何らかの入力によりイネーブルとなる２ビツト計数器の例を示 す。計数器がデセーブルのときは、次の状態は前の状態と同一である。どの状態 のときにも、その状態から次の二つの状態のいずれを選択するかについては、入 力により決定される。

第８図は第２図に示したＶ３２畳込み符号器１５に対する状態遷移図である。状 態番号を円内に示し、問題となる状態を示す。実線はＹ１＝ＹＯに対応する遷移 を示し、破線はＹｌｆ−ＹＯに対応する遷移を示す。

実線だけが第５図に示した畳込み符号器１５の動作を示す。

８状態の符号器のための状態遷移図を構築するについて一般的な問題を考慮する と、符号器への１ビツト入力を４点の信号点配置に符号化するためには、明らか に、どの状態からも二つの可能な遷移バスが存在し、どの状態へも二つの可能な バスが存在する（同一状態に出入りするパスの可能性は除外していない）。

ここで、符号器シーケンスとして許容できるのは、受信信号に発生する可能性の ある４種類の９０度位相回転に対応する状態シーケンスであり、４つの適正な符 号器状態シーケンスの組のうちの一つである。この制限は、９０”回転対称な状 態遷移図を描く必要性により、当然に状態遷移図内に形成されると仮定する。１ ８０°、１２０　’　、、４５゛または他の３６０°を固定整数で割った角度に ついて、受信信号の回転に対する耐性が要求されるシステムの状態遷移図を構築 する場合にも、同等の議論を行うことができる。ここでは単純のため９０゛信号 回転に対する耐性が必要な場合に議論を限定するが、同じ結果を単純な、アナロ ジイを用いて他の回転耐性に適用することができる。

第９図はＶ３２変調符号のＹｌ＝ＹＯ遷移に対する状態遷移図を示す。この状態 遷移図は、９０゛回転対称性をもつように、すわなち、受信信号の９０゛回転に 対する耐性が得られるような符号特性を示すように描かれる。この状態遷移図は 、連続して９０”ずつ回転させても、遷移を示す矢印の方向を含めて、その形状 は一定である。

所望の位相耐性を有するシステムに対して、さらに別の条件が要求される。それ は、送信された信号点についての状態遷移のマツピングである。この条件もまた 状態遷移図で表すことができる。第９図にはこの条件を含んでおり、矢印に使用 した線の種類（実線、点線、破線または一点鎖線）が、第９図の右半分に示した ４つの信号点への遷移のマツピングを示す。第９図が９０°ずつ連続して時計方 向に回転すると、開始点が異なることによる違いはあるものの、遷移に関連した 信号点はすべてａｈｃｄａｂｃｄ−の順で変化する。システム内に９０゛位相耐 性をもたせるための必要条件としては、状態遷移図が連続して９０°ずつ同じ方 向に回転しても、信号点にマツピングされるシーケンスの順序が状態遷移図内の すべての遷移に対して同一であることが挙げられる。この条件はまた、第１０図 の状態遷移図に示すように、Ｙ１≠ＹＯの制限に対応するＶ３２符号遷移の場合 にも満足される。第８図で１．４．３．６で示した状態について、第１０図では 、明確のために１８０°回転させている。第９図および第１θ図は変調符号に対 する状態遷移図を示すが、それぞれの図で示される変調符号は、シンボルあたり １情報ビツトを送信するに適した符号であり、受信側において９０゛位相不明瞭 性に対する耐性が得られるような符号である。これらの状態遷移図は共にＶ３２ 符号から導くことができる。第１１図は別の８状態符号の状態遷移図を示すが、 この符号もまた、９０゛位相不明瞭性に対する耐性を有する。第１８図はこのよ うな耐性が得られる１６状態符号を示す。これらの状態遷移図についても、土浦 の符号に対する規則を満足していることがわかる。

伝送のために変調符号を使用する実用上の目的は、符号化されていない変調に比 較して、伝送チャネル内の雑音に対する耐性を増加させることにある。符号化変 調を利用すると、特定の情報ビットが多数の送信信号に影響する。これに対して 符号化しない場合には、一つの情報ビットは一個の二次元信号標本に影響するだ けである。

特定の情報ビットを多数の送信信号に影響させるのは、二つの異なる情報ピット シーケンスにより二つの信号シーケンスが送信された場合に、これらの信号シー ケンスの総「距離」を大きくするためである。距離を測定する適当な方法は、二 つの異なる情報ピットシーケンスにより差異の生じたシンボルについて、そのシ ンボルの数だけ、二つの信号の間の距離の自乗和をとることである。異なる情報 シーケンスに対する変調符号として許容された一対の信号シーケンスについて、 その距離が最小となる信号シーケンス対を「最近接」対という。符号を設計する には、他の条件により制約される中で、最近接距離を最大とすることが必要であ る。

符号化の詳細について、それぞれの符慢器状態から二つの遷移が発生する場合を 例に説明する。信号間の距離を大きくするには、遷移によって生じる信号点を信 号点配置の対角線上の反対側に配置することが必要である。このとき、前に送信 された信号点を含む対を選択するか、その点を除いた対を選択するかの問題が残 る。そこで再び大きな信号距離を得るための条件を考えると、共通の状態から得 られるいずれの状態遷移対に対しても、それぞれの状態遷移によりマツピングさ れる信号対が対角線上で向き合うことが必要である。

４状態符号化では、以上の要求を満たし、かつ９０゛位相不確定性に対する耐性 を得ることは不可能である。しかし、８またはそれ以上の４の倍数の状態による 符号を用いる場合には、共通の状態から分出したとき、または共通の状態に収束 したときに、位相に対する要求を満たしながら最大可能信号距離を達成できる。

これは、上述した状態遷移図により得られる三つの８状態符号のそれぞれに示し たとおりである。最近接信号点の間の距離を「１」とすると、対角線上に対向す る二つの状態の間の自乗距離は「２」となる。これはまた、類似する無符号化変 調の場合に使用される二つの信号点の間の自乗距離に等しい。共通の状態から分 出する場合と共通の状態から収束する場合とについて、双方ともに自乗距離が「 ２」であることから、情報ビットの個別のシーケンスに対するどのような状態遷 移シーケンス対も、その自乗距離は少なくとも２＋２になることが確れていない 変調に対して）が得られる。

９０゛位相耐性を有する８状態符号を用いると、遷移バスが一度分出したとき、 少なくとも三番目の遷移まで再収束することはない。

これは、第９図ないし第１１図で定義された三つの符号例で示される。

ここで、第二の遷移対、すなわち最初の分出の後でしかも三番目の遷移において 可能性のある再収束の前に生じる遷移の対によって、最近接バスの間の自乗距離 が確実に影響を受けるかどうかの問題がある。中間の遷移対が同じ信号点にマツ ピングされる場合には、このような寄与は生じない。第１１図に示した状態遷移 図を用いると、このようなことが可能である。信号点を小文字で表すとき、例え ば状態パｘ　Ａ　（ａ）　Ｂ　（ｄ）　Ｃ（ｃ）　Ｄ　（ｄ）　ＨとＡ　（Ｃ） 　Ｅ　（ｄ）　Ａ　（Ｃ）　Ｅ　（ｂ）　Ｈとは、開始点および最終点が共通で あり、内側の（二つ）の遷移対は信号距離に寄与しない。

第９図および第１０図に示した符号は、双方共に、中間の遷移対から確実に信号 距離の寄与を受ける。これを実現する手段について説明する。状態を「ｖ」状態 と「Ｗ」状態との二つに分類する。■状態は、出遷移に対してマツピングされる 信号状態対が、入遷移に対してマツピングされる信号状態対と同じ場合の状態で ある（これは第９図の再帰状態０．７．２および５を含む）。これに対してＷ状 態は、出遷移が入遷移の場合にマツピングされる信号点とは異なる信号点にマツ ピングされる場合の状態である。第９図および第１０図の双方において、状態０ ．７．２および５はＶ状態であり、他がＷ状態である。どちらの符号も、共通の 状態からの遷移対が常に、一方がＶ状態への遷移であり、他方がＷ状態への遷移 である特徴を有する。これにより、対角線上に対向して配置された信号点対に対 応する互いに異なる遷移対から、二番目の遷移対を選択できる。したがって、最 近接対として保証された三つの遷移対のうちの一つを第二の遷移対として用いる ことにより、自乗距離に１が付加され、総自乗距離が５となり、符号化利得が１ ０ｘ　ｌｏｇ（５／２）−３，９８ｄＢとなる。

１６状態符号では、分出した一対のバスが収束するまでに、四つの遷移対が発生 しなければならない。第１８図により定義さる符号では、状態０．１．２．３． ４．５．６および７が■状態であり、他がＷ状態である。４つの遷移の前に再収 束することはなく、すべてのバスは一つのＶ状態と一つのＷ状態とに分出し、す べてのバスが一つのＶ状態と一つのＷ状態とから収束する。これにより、再近接 バスの第二の遷移対および再収束対の前の遷移対が自乗距離をそれぞれ１増加さ せ、符号化利得が１０ｘ　ｌｏｇ（６／２）　＝４．７７ｄＢとなる。

本明細書で問題としている符号を定義するためさらに必要なことは、一つの情報 ビットを状態遷移または信号にマツピングする方法について、回路設計および回 路製造の当業者が実現できるように明示することである。特に、受信側において 、受信信号配置の９０°角度方向に依存せずに、情報ビットの正しいシーケンス を導出しなければならない。これは、情報ビットを信号点配置上にマツピングで きなければならない、ということである。マツピングのプロセスには回転対称性 が保持されなければならず、これが保持されるなら、一つの信号点からの遷移に 対するマツピング、すなわち、回転対称性のある他の信号点からの遷移に対する マツピングが定義される。

回転対称性とは、例えば９０°乗算による信号遷移図の回転による対称性をいう 。

第１３図は、４つの信号点ａ、ｂ、ｃおよびｄと、情報とツ）Ｑの可能なマツピ ングの対、すなわち信号点「ａ」から自分自身へまたは他の信号点への遷移への マツピングとを示す。このマツピングは、すべての異なる符号シーケンスの間で 大きな信号距離を得るという上述した所望の目的に適合し、ここで例示するすべ ての符号に適するが、４状態符号では９０°位相耐性を得ることはできない（こ れは、４状態符号では、状態に入るときと状態から出るときとで対角線上に対向 する対を使用するという要求を満たせないからである）。信号点ｒａＪは、例え ばＳｌへの遷移に対応する。Ｓｌが上述した「ｖ」状態であるなら、第１３図は ピッ）Ｑを信号点ｒａＪから信号点ｒａＪまたはｒｃＪにマツピングすることを 定義し、Ｓｌが上述した「Ｗ」状態なら、Ｑは信号点ｒａＪから信号点「ｄ」ま たは「ｂ」への遷移にマツピングされる。この系において、９０°耐性のために 、信号遷移図のどのような９０°回転に対しても、遷移マツピングの方向が維持 されるようにしなければならない。第１３図はこの要求を満たすひとつのマツピ ングを定義する。同等の良好なマツピングも可能であり、二つのＱ＝０／Ｑ＝１ マツピングのいずれか一方または双方を互いに交換することにより得られる。

状態遷移図と信号遷移マツピング図とは、双方ともに符号を定義し、それが所望 の特性をもつことを確実にする。

第９図、第１０図および第１３図で定義した変調符号は、Ｖ３２符号よりも一般 的であり、例えば種々の信号マツピングが可能である。これに対してＶ３２は、 モジュロ４差動符号化を使用するような符号マツピングに限定されている。

以上の特徴をまとめると以下のようになる。

第一に、符号化の条件として、 （１）状態はそれぞれ一つの点として描かれ、一つの状態から次の状態へのそれ ぞれ可能な遷移を表す線により接続されると仮定するとき、直交対称性すなわち 何度９０°回転を繰り返しても変化しないような遷移図を描くことが可能である 。

（２）状態遷移図内の同等の点を接続する四つの線で状態遷移図を周回するシー ケンスを選択した場合には、状態遷移図が０”、９０”、１８０°、２７０　” 移動しないかぎり、その線により指定される信号点列はある周期的なシーケンス をとる。例えば、信号点ａで出発した四つの線のシーケンスがａｂｅｄの信号列 を与える場合には、信号点すから出発したシーケンスはｂｃｄａの信号列となる 。

（３）信号点のマツピングは、第１３図の形態のマツピング図により表されると き、９０’回転対称性をもたなければならない。

の各条件が必要である。

第二に、本質的なことではないが、符号化利得を最大にすることが必要であり、 このために、 （４）開始点からの二者択一のバスは、位相ダイヤグラム内で１８０゜離れてい る出力信号に対応する。ひとつの状態に遷移する二つのバスについても同様であ る。これに対して本発明の目的は、基本的に、符号器状態（さらには入力信号） と信号点とのマツピングに関するものであり、すべての状態遷移図で可能なわけ ではないので、これは符号器自身に関連する。

（５）どのような状態対（または一つの状態）を選択しても、他の状態を経由し て状態対を接続する（または自分自身に戻る）のに、同じ長さの二つの経路が存 在することが明らかである。二つ状態を接続する経路（どの状態対に対しても、 またはどの状態に対しても）の最小の長さが大きくなるほど、符号利得が高くな る。したがって、この最小長さをできるだけ大きくすべきである。

（６）　（３）の条件が満たされたとき、さらに、符号器により許容される三つ の状態のシーケンスのそれぞれについて、最初の状態が与えられたとき、第二の 状態と第三の状態との間の四つの可能な遷移が、四つの信号点のうちのそれぞれ 異なる点に対応することが必要である。

の各条件が必要である。

本発明の第二実施例の符号化装置について説明するが、この装置もまた、第９図 に示した状態遷移図を使用する。しかし、この状態遷移図を実現する回路は、Ｖ ３２畳込み符号器に比較して簡単なハードウェア構成で実現できる。

符号器の開発は、畳込み符号器の状態遷移図の選択（上述）、位相ダイヤグラム の点の状態遷移への割り当て、状態遷移と入力信号との正しい関係の取得の三つ の段階からなる。

最初に、出力信号点について説明する。出力信号点が、位相ダイヤグラム（第１ ３図）の０°、１８０°にそれぞれ対応する点Ａ１、Ａ２と、９０’　、２７０ °にそれぞれ対応する点Ｂ１、Ｂ２とにより表されるとする。

上述の場合と同様に、これらがすべて等しい強度であるとする。明らかに、どの 状態からも、次の二つの状態のうちの一方を選択しなければならない。

位相ジャンプ耐性のためには、 （ｉ）自明であるが、与えられた（指定された）位相差をもつ二つの信号点によ り表されるいずれのシーケンスも、常に同一の意味をもたなければならない。

（ｉｉ）　９０”　（またはｎＸ９０’）位相ジャンプにより信号点の転換が生 じる。これは、許容できない信号点シーケンスによるものである必要はない。こ れは、状態遷移図の形態に関するものと、上述した（１）ないしく６）の条件Ｉ ｑより設定された状態遷移と信号点との間の割り当てとに関するものを含む。

第９図に示した状態遷移図を第１４図に作り直す。この遷移図の状態を任意に付 加したｌないし８０番号で参照する。最初の割り当てをどのように選択するかは 任意であり、ここでは、状態１の自己への遷移を有する信号点Ａ１について説− 明する。このとき、上述した（３）の条件により、状態２から状態１への遷移と 、状態１から状態３への遷移とに対して信号点Ａ２を割り当て、さらに、状態２ から状態３への遷移にも割り当てる。

信号点Ａ１の連続する繰り返しは、状態１の繰り返しに対応させる。

９０°位相ジャンプ耐性を得るには、他の信号点Ａ２の連続的な繰り返しもまた 許容しなければならず、この繰り返しを他の三つの自己への繰り返し遷移のいず れかに対応させる必要がある。対称性の観点から三つの遷移のうち遷移８を選択 することが示唆され、実際に、上述した（６）の条件を満足するために、信号点 Ａ２の連続的な繰り返しを遷移８に対応させることが必要である。同様にして、 信号点Ｂｌ。

Ｂ２を状ｔｉ６．７に（またはその逆、その選択は任意であり、第１３図を横方 向に反転するだけで表される）に対応させることができる。

これらの角の点からの遷移は、時計方向に移動する（１から３．７から５、等々 ）。（３）の条件を用いることにより他の割り当てが得られ、それは（２）の条 件と矛盾しない。

その割り当てを第１４図に示す。

ここで、入力信号を状態遷移図に対応させてみる。９０°位相ジャンプ耐性のた めには、与えられた位相差を有する２つのシンボルのシーケンスが、同一の位相 差を有する他の２シンボルシーケンスと同一の入力値となるようにする。

このような位相差としては四つある（０．９０．１８０．２７０）。それぞれの 位相差は、遷移図の対称性により制限される二つの３状態シーケンスにより発生 する。例えば位相差が０°となるのは、第１４図にＡ１Ａ１とＡ２Ａ２で示した ２シンボル（３状態）シーケンスである。他の三つの角度についても同様に、そ れぞれ二つのシーケンスが存在する。

装置の入力が「０」のとき０°の位相差が与えられると仮定する。

このとき、他の三つの位相差のいずれかを「０」１こ対応させなければならない 。残りの二つについては「１」に対応させる。状態を離れる二つの遷移を位相差 １８０°の信号点に対応させると、「Ｏ」入力に対して位相差０°および１８０ ′を対応させることができない。

そこで、９０°と２７０°との一方を「０」入力に対応させるが、いずれかを選 択する明確な機能的条件はなく、符号化が容易になるように選択する。

第１４図の他の角について説明する。この図によると、０°シーケンスおよび２ ７０°シーケンスは、その開始状態と終了状態が、共に内側の状態２．３．４． ５、または共に外側の状態１，６．７．８である。９０°シーケンスおよび１８ ０°シーケンスは、内側と外側との変化を含む。

信号遷移について説明する。内側の遷移は、必ず時計方向にひとつ移動する。１ ビツト（これをＰとする）により内側を「１」、外側を「０」で表し、２ピツ） 　（ＱＲ）により遷移図を順に廻る位置（状態３に対して００、状態５に対して ０１、状態４に対して１０）を表す。状態１に状態３と同じ「位置Ｊ　（００） を割り当て、状態７に状態５と同じ位置を割り当てると、内側の状態からのすべ ての遷移により次の位置が変化し、外側の状態からの遷移の場合にはそのような 変化が生じない。

したがって、 「０」入力は０°または２７０°のシーケンスに対応し、Ｐ＝０（外側）がＰ＝ ０へ、 Ｐ＝１（内側）がＰ＝１へ、 「１」入力は９０°または１８０°のシーケンスに対応し、Ｐ、−０（外側）が Ｐ＝１へ、 Ｐ＝１（内側）がＰ＝０へ となる。すなわち、 「０」入力がＰ→？→Ｐ１ 「１」入力がＰ→？→Ｐ の遷移にそれぞれ対応する。

ラッチ回路３１（第１５図）にＰを入力し、これに（排他的論理和帰還回路３２ を経由して）入力Ｈを与えると、Ｈ＝１のときにはＰが変化し、Ｈ＝００ときに はＰは変化しない。したがってＨのシーケンス００．０１．１０．１１に対して 、 ００　Ｐ−Ｐ−Ｐ　ｒａ」入力、 ０１　Ｐ−Ｐ−Ｐ　ｒｌＪ　入力、 １０　Ｐ−Ｐ−Ｐ　ｒｌＪ入力、 １１　Ｐ−Ｐ−４Ｐ　ｒＯＪ入力 の対応が得られる。

したがって、Ｈが遅延回路３３および排他的論理和回路３４により得られる差動 入力であれば、所望の結果が得られる。

再び第１４図を参照すると、内側の状態からの遷移は、常にシーケンス番号ＱＲ が「１」だけ増加する。外側の状態からの遷移の場合には変化しない。したがっ てＱＲにより、Ｐの直前の値が「ｌ」のときだけインクリメントされる符号器内 の計数値が表される。

これは第１５図の遅延口ｖ８３５．３６、排他的論理和回路３７．３８、論理積 回路３９および反転器４０により実現される。

ここで、出力点を符号化する必要がある。第１４図を第１６図に書き直すが、こ の図に示されるＰＱＲの値は、遷移の前の番号ではなく、状態Ｘ００およびＸＩ Ｏがサブセラ）Ａの信号点からの遷移を示し、ＸＯＩおよびＸｌｌがサブセラ） Ｂの信号点からの遷移を示す。したがって、ピッ）Ｒの新しい値は第１５図に示 したＢｌ入として示される。　。

状態遷移図からさらに、シンボル八ｌ、　Ｂｌは、新しいＱＲ（これを以下Ｑ’ 　、Ｒ’という）＝０１または１０のときにＰの変化を含む遷移から得られ、Ｑ ’Ｒ’＝１１または００のときＰの変化を含まない遷移から得られる。Ｔ／２を Ａ１およびＢ１に対して「０」、Ａ２、Ｂ２に対して「１」と定義すると、ＮＯ Ｔ　Ｔ／２　＝　［（Ｐが変化）　ＡＮＤ　（Ｑ’　ＯＲ’　））ＰはＨ＝１の ときだけ変化するから、 Ｔ／２＝Ｎ口Ｔ　〔（ＨＡＮＤ　（Ｑ′　ｅＲ′　）　）ＯＲ（ＲＡＮＤ　（Ｑ ’　ｅＲ’　）））＝ＨｅＱ’　ｅＲ’ となる。

しかし、ＲがｒＬ＋となるのはＢサブセットのときだけであり、Ｂ１、Ｂ２の表 記を反転させても、第１７ａ図の信号点において、Ｔ７２＝ＨｅＱ′ となる。出力Ｔ／２は、第１５図に示した排他的論理和回路４１により得られる 。この排他的論理和回路４１には、遅延回路３３からＨが供給され、遅延回路３ ６の入力からＱが供給される。

最上位桁をＢ／入で表し、最小位桁を１／２で表すと、第１７ｂ図に示信号点０ ０，０１．１０．１１が、０Ａ１ と表される。

第１５図に示した完全な符号器は直交変調器４２を備え、その動作は１１７ｂ図 により定義される。

以上の説明では８状態の畳込み符号器を例に説明したが、他の数（４またはその 倍数）の状態を用いることもでき、例えば１２状態または１６状態を用いること もできる。

第１８図は１６状態畳込み符号器の状態遷移図を示す。各状態は任意にＯから１ ５に番号付けられる。信号点の割り当ては、遷移図上に示される信号点位相に対 応して、実線、破線、点線および一点鎖線を用いて示される。この遷移図は、上 述した対称条件（（１）の条件）を満足し、また、信号点の割り当てが（４）お よび（６）の条件を満足する。

この符号は、到達可能な符号化利得が４．７７ｄＢであり、４点信号配置上の１ シンボルあたり１情報ビツトの符号で、９０°位相ジャンプ耐性を有する。

信号点を図示したような二値数０Ｏ１０１，１０，１１で表すとき、この番号を 個々のビットをＨ％Ｌとし、この番号をＨ：して表す。現在の状態が既知であれ ば、Ｌの値が前の状態を表し、Ｌの新しい値（これをＬ′とする）もわかる。

入力データＸの値が与えられたときに、要求される異なる出力位相が、 Ｘ　＝　Ｏ１，：対してＯｏまタハ２７０゜Ｘ＝１に対して９０°または１８０ ゜ であるとすると、ｘ＝０のとき、 Ｈ’：Ｌ’＝Ｈ：Ｌ＋モジュロ４［０：０３またはＨ：Ｌ＋モジュロ４　［１： 　１］ Ｘ＝１のとき、 Ｈ’：Ｌ’＝Ｈ：Ｌ＋モジュロ４［０：１１またはＨ：Ｌ＋モジュロ４［１：０ ］ となる。すなわち、 Ｈ’　：　Ｌ’　＝Ｈ：　Ｌ＋−Ｔ−ジ、０４［（ＸのＡ）：Ａ：１となる。た だし、Ａは未定義である。

加算を分離して、 Ｌ’　＝ＬｅＡ　゛−（３） Ｈ’　＝ＨΦＸｅＡｅ（Ｌ、Ａ） −ＨｅＸ■Ａノ（Ａ、ＩＩ：）　−一一一（４）が得られる。

Ｈ’　＝ＨｅＸ（Ｄ　（ｒ、、（ＬｅＬ’　））＝ＨｅＸｅ（Ｕ、Ｌ’　）　− −−（５）となる。

第１９図は第１８図の符号化を実現する装置を示す。現在の符号器状態（どのよ うな４ビツト表示を用いてもよい）は、４ビツト・ラッチ回路５０に蓄えられる 。このラッチ回路５０は読出し専用メモリ５１の４アドレス入力に接続され、こ の読出し専用メモリ５１のデータ出力は、５番目のアドレス入力に依存して次の 状態を表す。［およびＬ′は復号器５２の現在の状態から得られる。３人力のモ ジュロ２加算器５３および論理積回路５４は、（５）式で表されるＨ′を生成し 、ＨはＨ′を遅延回路５５に通すことにより得られる。Ｈ′およびＬ′は直交変 調器５６に供給される。

次の符号器状態を生成するために、読出し専用メモＩＪ５１は、現在の状態につ いての情報と、次の状態として可能な二つのうちのいずれを選択することを示す １ビツトとを要求する。この情報はＨ′により表され、これが５番目のアドレス 入力に接続される。

ルックアップテーブルを用いることにより柔軟性が得られ、４ビツトによる状態 の表現を任意に選ぶことができる。ただし、４ビツトのうちのひとつがＬ′に等 しい場合（第１８図に示される状態番号の二値表現がＬ′と等しい最下位ビット を使用する場合）には、復号器５２は冗長となる。Ｌは遅延回路を介して得られ る。

第１９図の装置は、基本的に畳込み符号器（ラッチ回路５０および読出し専用メ モリ５１と、符号器状態およびデータ入力にしたがって動作するマツピング手段 （復号器５２、論理積回路５４、モジュロ２加算器５３、遅延回路５５および変 調器５６）と、符号器状態の遷移を制御する入力手段（マツピング手段と共通の ５２．５３．５４．５５および読出し専用メモリ５１へのＨ′の接続）とを備え る。

Ｄ　４・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・ ・・・　〔補正書の写しく翻訳文）提出書（特許法１８４条の８）平成元年６月 １日 特許庁長官　吉　１）文　毅　殿 １、特許出願の表示 ＰＣＴ／ＧＢ８７１００８６１ 、発明の名称 ディジタル信号符号化装置 ３、特許出願人 住　所　英国イージー１エイ　７エイジエイ・ロンドン・ニューゲートストリー ト８１番地名　称　ブリティシュ・テレコミニニケーションズ・パブリック・リ ミテッド・カンパニ ４、代理人 ｅ　１７７　ｅ　０３−９２８−５６７３５、補正書の提出年月日 ］ 第１５図は第二実施例の符号化装置のブロック構成図。

第１６図は第４図に示した内容を状態番号と共に示す状態遷移図。

第１７図は修正された信号名を示す図。

第１８図は本発明第三実施例の符号化装置の状態遷移図。

第１９図はこの装置のブロック構成図。

〔発明を実施するための最良の形態〕

第１図は本発明を実施する伝送装置の一般的な構成を示す。単一ビット人力Ｑは 符号器Ｅに供給される。この符号器Ｅは、畳込み符号器と、入力Ｑに依存して状 態遷移を制御することにより出力位相の差分を常に同一の入力ビツト値に対応さ せる装置とを備える。この制御は一般に、入力を差動符号化することにより行わ れる。信号マツピング回路ＳＭは変調器を含み、この変調器は、符号器から信号 線Ｌ１、Ｌ２を経由して適当な情報が供給され、符号器状態と入力信号とに依存 して出力信号位相を決定する。

出力信号は、伝送チャネルＴＣを経由して受信機ＲＸに接続される。

伝送チャネルＴＣの遅延および位相回転は既知である。受信機ＲＸは最尤検出器 を備え、この最尤検出器は、四つの信号点のどれを受信したとみなせるかを示す ２ビツト出力Ｙ”１、Ｙ″２を生成する。復号器りは、２ビツト出力ｆ１、Ｙ′ ２から検出された信号ビットの出力０を導く。

本発明を実施するには、ＣＣＩＴＴ勧告Ｖ３２またはＶ３３に準拠した符号器を 改良する。勧告Ｖ３２　（９６００ビット／秒）では、シンボルあたり４ビツト の符号化を行うが、ＱＡＭ　（直交振幅変調）位相ダイヤグラム内の３２個の信 号点が必要となる。トレリス符号を用いない場合には１６個の信号点を用いる。

勧告Ｖ３２の信号点配置を第２ａ図の位相ダイヤグラムに示す。第２ｃ図にはＶ ３２符号器を示す。この符号器は、４ビツトの入力信号をひとつのグループとし て符号化する。これらのビットを０１、Ｑ２．０３．０４で表す。これらの４ビ ツトの入力信号から、入力信号そのままの０４、Ｑ３と、Ｙ２、Ｙｌ、ＹＯとの ５ビットを導出し、この５ビツトで出力すべき信号点を表す。５ビツトの数ＹＯ ＹＩＹ２０３０４の信号点へのマツピングを第２図に示す。このマツピングはマ ツピング部ｌにより行われる。マツピング部ｌは、第２ａ図の座標軸に対応して 、直交出力ＭＩＩ　、ＭＩを生成する。この直交出力が直交変調器（図示せず） を駆動する。以下では、ＹＯＹＩＹ２の値が同一の信号点を信号点配置の「サブ セット」という◎ビットＹ１、Ｙ２は、入力ビット０１．０２を第１表で定義さ れる差動符号化することにより得られる。このプロセスはモジュロ４再帰加算（ ０２、Ｙ２が最上位桁）と等価であり、モジュロ４加算器２と１シンボル周期の 遅延回路３．４とより実行される。

第１表　差動符号化 ピッ）ＹＯは、畳込み符号器５により、Ｙｌ、Ｙ２からめられる。符号器５は８ つの状態をとることができ、シンボル周期毎に、Ｙ２、Ｙｌに依存して新しい状 態（前の状態と同一である場合もある）に遷移する。出力ＹＯは符号器の状態の 関数である。符号器５は、図示したように、五個のモジコロ２加算器（排他的論 理和回路）と、三個の１シンボル周期遅延回路と、二つの論理積回路とにより構 成される。

符号器の状態は、図示した３ピツ）Ｗ２、Ｉｌｌ、ＹＯで表すことが便利である 。

第２表は勧告Ｖ３２の畳込み符号を示す。最初の行に示した現在の状態について 、それぞれ４つの可能な新しいディジット（Ｙｌ、Ｙ２）が与えられる。そのそ れぞれについて、その結果送信される信号サブセラ）　ＹＯＹＩＹ２と、新しい 状態Ｗ２ＷＩＹＯとを示す。第２表に信号サブセットとして示した３ビツトは、 第１ｂ図に示した３２個の信号点記ができる）、 （６）モジコロ４加算器１２の０１人力が新しくモジュロ２加算器（排他的論理 和回路）１６から供給され、このモジコロ２加算器１６の入力には、畳込み符号 器１５からのＹＯと、遅延回路１４を経由した遅延したＹＯとが供給される ことである。

第５図に示した符号器により符号化される信号は、勧告Ｖ３２準拠の復号器によ り復号化でき、単一の出力ビット口２を与える。不要ピットロ１．０３．０４は 破棄される。

この符号器の到達可能な利得は、符号化せずに２点間伝送を行う場合をＯｄＢと して３．９８ｄＢであり、９６００ビット／秒のときにも同じ利得が得られる。

実際の利得能力は９６００ビット／秒の場合より２４００ビット／秒の場合のほ うが高い。これは、最隣接処理が少ないからである。Ｖ３２およびＶ３３では、 特定のトレリスパスに対して１６個の最隣接パスが存在しうる。２４００ビット ／秒のモードでは、特定のトレリスパスに対して最隣接パスがひとつしか存在せ ず、いくつかのパスは最隣接パスをもたず、次の隣接パスをもつだけである。

以上の符号器の動作は、Ｖ３２符号器との関係で便利である。しかし、ハードウ ェアにより実現するうえで冗長となる。最も明らかな冗長性は、モジュロ４加算 器のひとつの出力を使用しないことであり、また、ＹＯの遅延した値、すなわち に２が畳込み符号器１５により得られるので、遅延回路１４が使用されないない 。

第５図に示した加算器１２．１６および遅延回路１３．１４を用いた構成は、三 つの排他的論理和回路１２Ａ％１２Ｂ　、１２Ｃと、三つの遅延回路１３Ａ　、 　１３Ｂ　、　１４と、論理積回路１２０と反転回路１７とを用いた第６図に示 した構成と論理的に同等である。冗長な遅延回路１４を除去したことによる問題 はない。実際に、排他的論理和回路１２Ｂの出力Ｖは符号器状態の論理関数であ り、 問題を考慮すると、符号器への１ビツト入力を４点の信号点配置に態に出入りす るパスの可能性は除外していない）。

ここで、符号器シーケンスとして許容できるのは、受信信号に発生する可能性の ある４種類の９０度位相回転に対応する状態シーケンスであり、４つの適正な符 号器状態シーケンスの組のうちの一つである。この制限は、９０°回転対称な状 態遷移図を描く必要性により、当然に状態遷移図内に形成されると仮定する。

第９図はＶ３２変調符号のＹ１＝ＹＯ遷移に対する状態遷移図を示す。

この状態遷移図は、９０°回転対称性をもつように、すわなち、受信信号の９０ °回転に対する耐性が得られるような符号特性を示すように描かれる。この状態 遷移図は、連続して９０°ずつ回転させても、遷移を示す矢印の方向を含めて、 その形状は一定である。

所望の位相耐性を有するシステムに対して、さらに別の条件が要求される。それ は、送信された信号点についての状態遷移のマツピングである。この条件もまた 状態遷移図で表すことができる。第９図にはこの条件を含んでおり、矢印に使用 した線の種類（実線、点線、破線または一点鎖線）が、第９図の右半分に示した ４つの信号点への遷移の７ツピングを示す。第９図が９０°ずつ連続して時計方 向に回転すると、開始点が異なることによる違いはあるものの、遷移に関連した 信号点はすべてａｂｃｄａｂｃｄ・・の順で変化する。システム内に９０°位相 耐性をもたせるための必要条件としては、状態遷移図スは一つのＶ状態と一つの Ｗ状態とに分出し、すべてのパスが一つのＶ状態と一つのＷ状態とから収束する 。これにより、再近接パスの第二の遷移対および再収束対の前の遷移対が自乗距 離をそれぞれ１増加させ、符号化利得が１０ｘｌｏｇ（６／２）＝４．７７ｄＢ となる。

本明細書で問題としている符号を定義するためさらに必要なことは、一つの情報 ビットを状態遷移または信号にマツピングする方法について、回路設計および回 路製造の当業者が実現できるように明示することである。特に、受信側において 、受信信号配置の９０°角度方向に依存せずに、情報ビットの正しいシーケンス を導出しなければならない。これは、情報ビットを信号点配置上にマツピングで きなければならない、ということである。マツピングのプロセスには回転対称性 が保持されなければならず、これが保持されるなら、一つの信号点からの遷移に 対するマツピング、すなわち、回転対称性のある他の信号点からの遷移に対する マツピングが定義される。

回転対称性とは、例えば９０°乗算による信号遷移図の回転による対称性をいう 。

第１２図は、４つの信号点ａ１ｂ、ｃおよびｄと、情報ピッ）Ｑの可能なマツピ ングの対、すなわち信号点ｒａＪから自分自身へまたは他の信号点への遷移への マツピングとを示す。このマツピングは、すべての異なる符号シーケンスの間で 大きな信号距離を得るという上述した所望の目的に適合し、ここで例示するすべ ての符号に適するが、４状態符号では９０’位相耐性を得ることはできない（こ れは、４状態符号では、状態に入るときと状態から出るときとで対角線上に対向 する対を使用するという要求を満たせないからである）。信号点ｒａＪは、例え ばＳｌへの遷移に対応する。Ｓｌが上述した「ｖ」状態であるなら、第１２ａ図 はピッ）Ｑを信号点ｒａＪから信号点「ａ」またはｒｃＪにマツピングすること を定義し、Ｓｌが上述した「Ｗ」状態なら、Ｑは信号点ｒａＪから信号点「ｄ」 またはｒｌ）Ｊへの遷移にマツピングされる。この系において、９０°耐性のた めに、信号遷移図のどのような９０”回転に対しても、遷移マツピングの方向が 維持されるようにしなければならない。第１３図はこの要求を満たすひとつのマ ツピングを定義する。同等の良好なマツピングも可能であり、二つのＱ＝Ｏ／Ｑ ＝１マツピングのいずれか一方または双方を互いに交換することにより得られる 。

状態遷移図と信号遷移マツピング図とは、双方ともに符号を定義し、それが所望 の特性をもつことを確実にする。

第９図、第１Ｏ図および第１３図で定義した変調符号は、Ｖ３２符号よりも一般 的であり、例えば種々の信号マツピングが可能である。これに対してＶ３２は、 モジュロ４差動符号化を使用するような符号マツピングに限定されている。

以上の特徴をまとめると以下のようになる。

第一に、符号化の条件として、 （１）状態ばそれぞれ一つの点として描かれ、一つの状態から次の状態へのそれ ぞれ可能な遷移を表す線により接続されると仮定するとき、直交対称性すなわち 何度９０°回転を繰り返しても変化しないような遷移図を描くことが可能である 。

（２）状態遷移図内の同等の点を接続する四つの線で状態遷移図を周回するシー ケンスを選択した場合には、状態遷移図が０°、９０°、１８０　”　、２７０ °移動しないかぎり、その線により指定される信号点列はある周期的なシーケン スをとる。例えば、信号点ａで出発した四つの線のシーケンスがａｂｃｄの信号 列を与える場合には、信号点すから出発したシーケンスはｂｃｄａの信号列とな る。

（３）信号点のマツピングは、第１２ａ図の形態のマツピング図により表される とき、９０°回転対称性をもたなければならない。

の各条件が必要である。

第二に、本質的なことではないが、符号化利得を最大にするこ信号遷移について 説明する。内側の遷移は、必ず時計方向にひとつ移動する。１ビツト（これをＰ とする）により内側を「１」、外側を「０」で表し、２ピツ）　（ＱＲ）により 遷移図を順に廻る位置（状態３に対して００、状態５に対して０１、状態４に対 して１０）を表す。状態ｌに状態３と同じ「位置Ｊ　（００）を割り当て、状態 ７に状態５と同じ位置を割り当てると、内側の状態からのすべての遷移により次 の位置が変化し、外側の状態からの遷移の場合にはそのような変化が生じない。

したがって、 「０」入力は０°または２７０°のシーケンスに対応し、Ｐ＝０（外側）がＰ＝ Ｏへ、 Ｐ＝１　（内側）がＰ＝１へ、 「１」入力は９０°または１８０°のシーケンスに対応し、Ｐ＝０（外側）がＰ ＝１へ、 Ｐ＝１　（内側）がＰ＝Ｏへ となる。すなわち、 「０」入力がＰ→？−Ｐｌ 「１」入力がＰ−？−Ｐ の遷移にそれぞれ対応する。

ラッチ回路３１（第１５図）にＰを入力し、これに（排他的論理和帰還回路３２ を経由して）入力Ｈを与えると、Ｈ＝１のときにはＰが変化し、Ｈ＝Ｏのときに はＰは変化しない。したがってＨのシーケンス００．０１．１０．１１に対して 、 ００Ｐ−Ｐ→Ｐ　「０」入力、 ０１　Ｐ−Ｐ−Ｐ　ｒｌＪ入力、 １０　Ｐ　−４’−Ｐ　ｒｌＪ入力、 １１Ｐ−Ｐ→Ｐ　「０」入力 の対応が得られる。

国際調査報告 １＋＋ｔｙ＊ａｍ１．ｌＡ、、に、２．ＰＣＴ／ＧＢ　８フ１０Ｏ８６１

Claims (1)

1. 【特許請求の範囲】 １．畳込み符号器と、この畳込み符号器の状態に応答する手段と、この畳込み符 号器に二入力を供給する入力手段とを備え、（ｉ）上記畳込み符号器は、あらか じめ定められた複数ｎの状態をとることができ、前の状態がどのような状態の場 合でも、規則的な周期で、二値入力にしたがって相互に異なる二つの状態のいず れかの状態をとる構成であり、この符号器の動作が状態遷移図で表され、この状 態遷移図は、上記複数ｎの状態を点とそれぞれの遷移とにより表現し、二つの状 態の間またはある状態から同一の状態へ遷移の方向を終端が状態を表す点に接続 された線により表現するものであるとき、その状態遷移図は９０°乗算による回 転でも変化せず、（ｉｉ）上記応答する手段は、次の状態として可能なそれぞれ 一対の状態に対して相対位相が０、９０、１８０および２７０度の四つの信号の いずれか割り当てられたものを発生する構成であり、その信号の割り当てが、三 つの状態により得られる４ｎ種類のシーケンスのそれぞれについて、そのシーケ ンスにより得られる信号対が、そのシーケンスを９０°回転させたときに状態遷 移図上で得られるシーケンスにより生成される信号対と同じ位相差をもつように 行われ、（ｉｉｉ）入力手段は、１ピット入力のストリームに応答して上記畳込 み符号器に二値入力を供給することにより、ひとつのピット値が前の信号と位相 差ａまたはｂの信号を生成し、別のピット値が前の信号と位相差ｃまたはｄの位 相差の信号を生成するように上記畳込み符号器の状態遷移を制御する構成である ことを特徴とするディジタル信号符号化装置。 ただし、ａ、ｂ、ｃ、ｄは０、９０、１８０および２７０度から別々に選択され る値である。 ２．上記割り当てはマッピング手段により行われ、どの状態に対しても、その状 態から可能な二つの遷移に対して、相対的に１８０°位相の異なる信号点が割り 当てられる請求項１記載のディジタル信号符号化装置。 ３，マッピング手段による割り当ては、どの状態に対しても、その状態に達する ことのできる二つの遷移に対して、相対的に１８０°位相の異なる信号点が割り 当てられる請求項１または２記載のディジタル信号符号化装置。 ４．割り当ては、符号器に許容された三つの状態のシーケンスのそれぞれに対し て、最初の状態が与えられたときに、上記三つの状態の二つ目と三つ目との間で 可能な四つの遷移がそれぞれ別々の四つの信号点に割り当てられる請求項３記載 のディジタル信号符号化装置。 ５．マッピング手段の割り当ては、状態遷移図の０°、９０°、１８０°および ２７０°の相対角度点を接続して状態遷移図内を廻る四つの線のシーケンスをそ れぞれ、四つの異なる信号点によるあらかじめ定められた繰り返しに対応させる 請求項１ないし４のいずれかに記載のディジタル信号符号化装置。 ６．畳込み符号器は８状態の符号器であり、それぞれ二つの異なるパスを経由し て共通の開始状態から共通の終了状態へ変化するときの最小の遷移の数は３であ る請求項１ないし５のいずれかに記載のディジタル信号符号化装置。