JPS5823022B2 - 差動符号化方式 - Google Patents
差動符号化方式Info
- Publication number
- JPS5823022B2 JPS5823022B2 JP51151080A JP15108076A JPS5823022B2 JP S5823022 B2 JPS5823022 B2 JP S5823022B2 JP 51151080 A JP51151080 A JP 51151080A JP 15108076 A JP15108076 A JP 15108076A JP S5823022 B2 JPS5823022 B2 JP S5823022B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- parallel
- differential
- serial
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
- H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
- H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
- H04L27/2071—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states in which the data are represented by the carrier phase, e.g. systems with differential coding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
この発明は、４×４値直交振幅変調（以下ＱＡＭと略記
する）ＭＯＤＥＭ用の差動符号化方式、特にそのピント
誤り率改善に関するものである。
する）ＭＯＤＥＭ用の差動符号化方式、特にそのピント
誤り率改善に関するものである。
第１図は、従来の４相位相変調（ＰＳＫ）における差動
符号化方式から類推される４×４値ＱＡＭ用差動符号化
方式における符号ベクトルと２進符号の対応の１例を示
す符号ベクトル図である。
符号化方式から類推される４×４値ＱＡＭ用差動符号化
方式における符号ベクトルと２進符号の対応の１例を示
す符号ベクトル図である。
従来の差動符号化方式は、第１図のように符号ベクトル
が配置され、各符号ベクトルを表わす番号ξ（ξ＝０〜
１５）が、９０°Ｘｎ（ｎは整数の左廻りの回転により
、次式で表わされるξ′に移るように、符号ベクトルと
番号ξとの１６の対応がつけられている。
が配置され、各符号ベクトルを表わす番号ξ（ξ＝０〜
１５）が、９０°Ｘｎ（ｎは整数の左廻りの回転により
、次式で表わされるξ′に移るように、符号ベクトルと
番号ξとの１６の対応がつけられている。
ξ′−ξ＋４ｎ（ｍｏｄ１６） （１）
ここで次式のように送信側で符号化、受信側で復号化を
行なう。
ここで次式のように送信側で符号化、受信側で復号化を
行なう。
送信側：η（ｉ）−η（ｉ−１）＋ξ（ｉ） （ｍｏ
ｄ １６ ） （２）受信側：ξ（ｉ）＝７７（ｉ）
７７（ｉ−１）（ｍｏｄ１６）（３）ただしξは、符
号化前及び復号化後の符号ベクトル、ηは符号化され変
調器に加えられる符号ベクトル、ｉは時間的に連続する
番号（いわゆるタイムスロットの番号）を表わす。
ｄ １６ ） （２）受信側：ξ（ｉ）＝７７（ｉ）
７７（ｉ−１）（ｍｏｄ１６）（３）ただしξは、符
号化前及び復号化後の符号ベクトル、ηは符号化され変
調器に加えられる符号ベクトル、ｉは時間的に連続する
番号（いわゆるタイムスロットの番号）を表わす。
このようにして送信側から受信側に被変調信号が伝送さ
れ、受信側で復調される間に、９０°×ｎの位相回転（
いわゆるアンビギティ）が生ずると、η（ｉ）は、次式
で示されるη′（ｉ）と変化する。
れ、受信側で復調される間に、９０°×ｎの位相回転（
いわゆるアンビギティ）が生ずると、η（ｉ）は、次式
で示されるη′（ｉ）と変化する。
η′（ｉ）−η（旬＋４ ｎ
（４）しかし、この信号を復号すると５得ら
れる復号ξ′（ｉ）は、（３）式より次のようになる。
（４）しかし、この信号を復号すると５得ら
れる復号ξ′（ｉ）は、（３）式より次のようになる。
ξ′（ｉ）−η′（ｉ）−η′（ｉ−１）−（η（ｉ）
＋４ｎ）−（η（ｉ −１）＋４ ｎ）−ξ（ｉ） （
ｍｏｄ １６ ） （５）すなわち
、元の符号ベクトルξが正しく再現される。
＋４ｎ）−（η（ｉ −１）＋４ ｎ）−ξ（ｉ） （
ｍｏｄ １６ ） （５）すなわち
、元の符号ベクトルξが正しく再現される。
第１図で番号の下に併記した２進符号は、番号を自然２
進で表わしたものである。
進で表わしたものである。
第２図は、従来の４相ＰＳＫから類推される、４×４値
ＱＡＭ用差動符号化方式における符号ベクトルと符号の
対応の他の１例を示す符号ベクトル図である。
ＱＡＭ用差動符号化方式における符号ベクトルと符号の
対応の他の１例を示す符号ベクトル図である。
第２図において、各符号ａｌ ｊ ａ２ ｊ ａ３ ｊ
ａ４の前２ピントａ１． ａ２は、４つの象限を表わ
す符号であり、後２ビ゛ノドは各象限内の４個の符号ベ
クトルを表わす符号である。
ａ４の前２ピントａ１． ａ２は、４つの象限を表わ
す符号であり、後２ビ゛ノドは各象限内の４個の符号ベ
クトルを表わす符号である。
ａ３．ａ４は、９０°×ｎの位相回転に対して不変なよ
うに選んであるので、符号ａｌ 、 ａ２ ｓ ａ３
、 ａ４のうちａ３ 、 ａ４に対しては差動符号化を
行なう必要はなく、ａｌ 、 ａ２に対してのみ差動符
号化を行なえばよい。
うに選んであるので、符号ａｌ 、 ａ２ ｓ ａ３
、 ａ４のうちａ３ 、 ａ４に対しては差動符号化を
行なう必要はなく、ａｌ 、 ａ２に対してのみ差動符
号化を行なえばよい。
ａｌ、ａ２を図のように交番２進符号で表わせば、従来
の４相ＰＳＫの差動符号化方式がそのまま使える。
の４相ＰＳＫの差動符号化方式がそのまま使える。
すなわち、ξ、η（＝０〜３）をいづれも２ピントの交
番２進符号で表わし、ξ−（ａｌｊ８２）１η＝（ｂｌ
、ｂ２）とすると（２）式（ただしｍｏｄ４）より送信
側は次のようになる。
番２進符号で表わし、ξ−（ａｌｊ８２）１η＝（ｂｌ
、ｂ２）とすると（２）式（ただしｍｏｄ４）より送信
側は次のようになる。
又（３）式（ただしｍｏｄ４）より受信側は、次の
ようになる。
ようになる。
ａ、（ｉ）＝ ｂｌ（ｉ −１）■ｂ１（ｉ）■Ａ（ｉ
）ａ２（ｉ）＝ｂ２（ｉ−１）■ｂ２（ｉ）■Ａ（ｉ）
ただし ただし■は排他的論理和、 は否定を表 わす。
）ａ２（ｉ）＝ｂ２（ｉ−１）■ｂ２（ｉ）■Ａ（ｉ）
ただし ただし■は排他的論理和、 は否定を表 わす。
しかるに、上記のような従来の４相ＰＳＫから類推され
る差動符号化方式では、隣接する符号ベクトル間で２ビ
゛ノド以上相異なるものがある。
る差動符号化方式では、隣接する符号ベクトル間で２ビ
゛ノド以上相異なるものがある。
すなわち第１図では、０（００００）と
１２（１１００）、４（０１００）と８（１０００）＜
のように２ピント相異なるもの、２（００１０）と５（
０１０１）、１０（１０１０）と １３（１１０１）のように３ピント相異なるもの、１（
０００１）と１４ （１１１０） 、 ６ （０１１０
）と９（１００１）のように４ピント全部相異なるもの
等があり、第２図でも、（ｏｏｉｏ）と（ｏｌｏｌ）、
（０１１０）と（１１０１）。
のように２ピント相異なるもの、２（００１０）と５（
０１０１）、１０（１０１０）と １３（１１０１）のように３ピント相異なるもの、１（
０００１）と１４ （１１１０） 、 ６ （０１１０
）と９（１００１）のように４ピント全部相異なるもの
等があり、第２図でも、（ｏｏｉｏ）と（ｏｌｏｌ）、
（０１１０）と（１１０１）。
（１１１０）と（１００１）、（１０１０）と（０００
１）のように３ピント相異なるものがある。
１）のように３ピント相異なるものがある。
４×４値ＱＡＭ方式で生ずる符号誤りは、回線雑音等に
より、隣接符号ベクトルとの判定を誤って行うことによ
って生ずる符号誤りが最も多いが。
より、隣接符号ベクトルとの判定を誤って行うことによ
って生ずる符号誤りが最も多いが。
上記のような差動符号化方式では、隣接符号ペクトル間
で誤判定が生じた場合、伝送する２准将号においては、
２ビ゛ノド以上の誤りとなる。
で誤判定が生じた場合、伝送する２准将号においては、
２ビ゛ノド以上の誤りとなる。
このように上記のような方式は、ピント誤り率が悪化し
易いという欠点があった。
易いという欠点があった。
この発明は、隣接ベクトル間で誤判定が生じた場合でも
、伝送する２准将号においてビ゛ノド誤り率が悪化しな
いような差動符号化方式を得ることを目的とするもので
ある。
、伝送する２准将号においてビ゛ノド誤り率が悪化しな
いような差動符号化方式を得ることを目的とするもので
ある。
第３図は、この発明の一実施例を示、すベクトル図であ
る。
る。
第３図は、第２図と４つの符号ベクトルを除き符号は一
致しているが、第２図と大きく異なる点は、隣接符号ベ
クトル間では、符号の相異はすべて１ビ゛ノドのみであ
り、従って隣接との判定を誤って行うことにより生ずる
ビ゛ント誤りは常に１ビ゛ノドのみであることである。
致しているが、第２図と大きく異なる点は、隣接符号ベ
クトル間では、符号の相異はすべて１ビ゛ノドのみであ
り、従って隣接との判定を誤って行うことにより生ずる
ビ゛ント誤りは常に１ビ゛ノドのみであることである。
この場合差動符号化は、次のようにして行なわれる。
金弟２図の符号をａｌ 、 Ｃ２ｐ Ｃ３ｐ Ｃ４、第
３図の符号をｄｌ、Ｃ２，Ｃ３，Ｃ４と表わすと、これ
らの間には次の関係がある。
３図の符号をｄｌ、Ｃ２，Ｃ３，Ｃ４と表わすと、これ
らの間には次の関係がある。
そこで第３図の符号ｄ１．ｄ２．ｄ３．ｄ４を（８）式
により第２図の符号ａＩ Ｓ ａ２＋ ａ３ｚ Ｃ４に
変換し、次に（６）式により第２図の符号ｂ１．ｂ２．
ｂ３．ｂ４に差動符号化した後、（９）式により第３図
の符号Ｃ１，Ｃ２、Ｃ３、Ｃ４に戻すことにより、すな
わち（９）式において、ａ→ｂ、ｄ→Ｃと置きかえるこ
とにより、第３図の符号同志ｄ１．ｄ２．ｄ３．ｄ４か
らＣＩ 、 Ｃ２、Ｃ３、Ｃ４への送信側差動符号化が
行なわれる。
により第２図の符号ａＩ Ｓ ａ２＋ ａ３ｚ Ｃ４に
変換し、次に（６）式により第２図の符号ｂ１．ｂ２．
ｂ３．ｂ４に差動符号化した後、（９）式により第３図
の符号Ｃ１，Ｃ２、Ｃ３、Ｃ４に戻すことにより、すな
わち（９）式において、ａ→ｂ、ｄ→Ｃと置きかえるこ
とにより、第３図の符号同志ｄ１．ｄ２．ｄ３．ｄ４か
らＣＩ 、 Ｃ２、Ｃ３、Ｃ４への送信側差動符号化が
行なわれる。
この関係を計算すると送信側では次のようになる。
受信側では、上記の逆変換を行なえば良いから、 計算
すると次のようになる。
すると次のようになる。
第４図は、この発明の差動符号化方式を用いた４×４値
ＱＡＭ変調装置の一実施例を示すブロンク結線図である
。
ＱＡＭ変調装置の一実施例を示すブロンク結線図である
。
図において１はデータ入力端子、２は直並列変換器、３
は差動符号器、４，５はＤ／Ａ変換器、６，７は低域通
過フィルタ、８゜９は平衡変調器、１０はこの平衡変調
器に搬送波を送るサブキャリア発振器、１１はこのサブ
キャリアの９０°移相器、１２は加算増幅器、１３は４
×４値ＱＡＭ変調器、１４は出力端子である。
は差動符号器、４，５はＤ／Ａ変換器、６，７は低域通
過フィルタ、８゜９は平衡変調器、１０はこの平衡変調
器に搬送波を送るサブキャリア発振器、１１はこのサブ
キャリアの９０°移相器、１２は加算増幅器、１３は４
×４値ＱＡＭ変調器、１４は出力端子である。
入力端子１より入ってくる直列データは、直並列変換器
２により、４ビツトずつ並列のデータ（ａｌ（ｔ） 、
Ｃ２（ｘ） 、ａ ３（＋） 、Ｃ４（Ｕ ）に変換
され、差動符号器３に加えられる。
２により、４ビツトずつ並列のデータ（ａｌ（ｔ） 、
Ｃ２（ｘ） 、ａ ３（＋） 、Ｃ４（Ｕ ）に変換
され、差動符号器３に加えられる。
差動符号器３では００）式の論理演算を行って、出力符
号（ｃ、（ｉ）、 Ｃ２（ｉＬｃ ３（ｔ） 、Ｃ４（
Ｉ） ）を作り、４×４値ＱＡＭ変調器１３に加える。
号（ｃ、（ｉ）、 Ｃ２（ｉＬｃ ３（ｔ） 、Ｃ４（
Ｉ） ）を作り、４×４値ＱＡＭ変調器１３に加える。
ＱＡＭ変調器１３の動作原理は、公知の事なので、詳細
説明は省略するが、Ｄ／Ａ変換器４の入力をｃ、（ｉＬ
Ｃ３（ｉ）、その出力をｙ（ｉ）、Ｄ／Ａ変換器５の
入力をＣ２（ｉ）、 Ｃ４（ｉ）、その出力をｘ（ｉ）
とするお、ベクトルＸ、ｙと符号ＣＩ 、 Ｃ２ｓ Ｃ
３、Ｃ４との間に第３図のような関係を与えるためには
、Ｄ／Ａ変換器４，５の特性としては次式のような簡単
なもので良い。
説明は省略するが、Ｄ／Ａ変換器４の入力をｃ、（ｉＬ
Ｃ３（ｉ）、その出力をｙ（ｉ）、Ｄ／Ａ変換器５の
入力をＣ２（ｉ）、 Ｃ４（ｉ）、その出力をｘ（ｉ）
とするお、ベクトルＸ、ｙと符号ＣＩ 、 Ｃ２ｓ Ｃ
３、Ｃ４との間に第３図のような関係を与えるためには
、Ｄ／Ａ変換器４，５の特性としては次式のような簡単
なもので良い。
第５図は、この発明の差動符号化方式を用いた、４×４
値ＱＡＭ復調装置の一実施例を示すプロ゛ツク結線図で
ある。
値ＱＡＭ復調装置の一実施例を示すプロ゛ツク結線図で
ある。
図において１５は受信入力端子、１６は４×４値ＱＡＭ
復調器、１７は差動復号器、１８は並直列変換器、１９
は再生されたデータの出力端子である。
復調器、１７は差動復号器、１８は並直列変換器、１９
は再生されたデータの出力端子である。
入力端子１５から入って来た受信被変調信号から、４×
４値ＱＡＭ復調器１６により、４ピントずつのデータ（
ｃｌ（ｉ）、 ｃ２（ｉ）、 ｃ３（ｉＬ ｃ４（ｉ）
）が復調され、差動復号器１７に加えられる。
４値ＱＡＭ復調器１６により、４ピントずつのデータ（
ｃｌ（ｉ）、 ｃ２（ｉ）、 ｃ３（ｉＬ ｃ４（ｉ）
）が復調され、差動復号器１７に加えられる。
ＱＡＭ復調器１６は、上記ＱＡＭ変調器１３の逆の操作
を行う回路のほか１通常はＡＧＣ回路や等什器等を含ん
でいるが、いづれも公知の事であるので詳細説明は省略
する。
を行う回路のほか１通常はＡＧＣ回路や等什器等を含ん
でいるが、いづれも公知の事であるので詳細説明は省略
する。
差動復号器１１は、入力符号列（ｃｔ（ｉ）、 Ｃ２（
ｉ）、ｃ３（ｉ）、 ｃ、！（ｉ））から０９式の論理
演算を行って、出力符号列（ｄｌ（＋） 、ｄ２（ｉ）
。
ｉ）、ｃ３（ｉ）、 ｃ、！（ｉ））から０９式の論理
演算を行って、出力符号列（ｄｌ（＋） 、ｄ２（ｉ）
。
ｄ３（＋） 、ｄ４（＋） ）に変換し並直列変換器１
８に加え、出力端子１９より直列データとして出力させ
る。
８に加え、出力端子１９より直列データとして出力させ
る。
上記のように構成された差動符号方式としての機能は、
第２図における、（６）式、（７）式と同様であるから
、送受間において９０°×ｎの位相回転を受けても、原
データ（ｄｌ（ｉＬ ｄ２（ｉＬ ｄ３（ｉ）。
第２図における、（６）式、（７）式と同様であるから
、送受間において９０°×ｎの位相回転を受けても、原
データ（ｄｌ（ｉＬ ｄ２（ｉＬ ｄ３（ｉ）。
ｄ４（ｘ））が正しく再生される。
その上、第２図の場合と異なり、隣接符号ベクトル間の
符号の相異は、１ピントのみであるから、雑音により隣
接ベクトルとの誤判定が生じても、原データに対するピ
ント誤りは、第２図の場合よりもかなり少なくなる。
符号の相異は、１ピントのみであるから、雑音により隣
接ベクトルとの誤判定が生じても、原データに対するピ
ント誤りは、第２図の場合よりもかなり少なくなる。
なお、第４図及び第５図では説明を簡略化するため差動
符号器３の入力および差動復号器１１の出力ｄ１（ｉ）
、 ｄ２（ｉ）、 ｄ３（ｉ）、 ａ４（ｉ）をそのま
ま直並列変換器２の出力および並直列変換器１８の入力
に等しくしているが、これまで説明したこの発明の作用
効果は差動符号器３の入力から差動復号器１７の出力ま
での間の過程に関するものであり、ｄｌ（ｉ）、 ｄ２
（ｉＬ ｄ３（ｉ）、ｄ＋ｌ）を必ずしも入力データに
そのまま一致させる必要はない。
符号器３の入力および差動復号器１１の出力ｄ１（ｉ）
、 ｄ２（ｉ）、 ｄ３（ｉ）、 ａ４（ｉ）をそのま
ま直並列変換器２の出力および並直列変換器１８の入力
に等しくしているが、これまで説明したこの発明の作用
効果は差動符号器３の入力から差動復号器１７の出力ま
での間の過程に関するものであり、ｄｌ（ｉ）、 ｄ２
（ｉＬ ｄ３（ｉ）、ｄ＋ｌ）を必ずしも入力データに
そのまま一致させる必要はない。
たとえば。第６図及び第１図はこの発明の他の実施例を
示し、図中１〜１９は第４図及び第５図と同じであり、
２１〜２４はそれぞれＮＯＴ回路であるが、これらの図
に示すように入出力データｄ：（ｔ） 、 ｄｌ２（ｔ
） ｓ”３（ｉ） ） ｄ４（１）とｄ ｔ（ｉ） 、
ｄ２（ｔ） 、 ｄ３（ｔ） 、ｄ、ｃ（ｔ）との関
係を のようにしても、雑音によりビ゛ノド誤りの生ずる確率
は（ｄ′記ｉ））も（ｄｎ（ｉ））と差はない。
示し、図中１〜１９は第４図及び第５図と同じであり、
２１〜２４はそれぞれＮＯＴ回路であるが、これらの図
に示すように入出力データｄ：（ｔ） 、 ｄｌ２（ｔ
） ｓ”３（ｉ） ） ｄ４（１）とｄ ｔ（ｉ） 、
ｄ２（ｔ） 、 ｄ３（ｔ） 、ｄ、ｃ（ｔ）との関
係を のようにしても、雑音によりビ゛ノド誤りの生ずる確率
は（ｄ′記ｉ））も（ｄｎ（ｉ））と差はない。
すなわち、一般に４ピントのデータａ １（１） ）
ｄ ２０） ｐａ ３（１） 、ｄ ４（’）の順序を
任意に並べ換えたり極性を任意に変更しても、送信側と
受信側で（ｄｏ（ｉ））と（ｄ’ｎ（ｉ） ）の対応関
係が同じならば、この発明の作用効果に変りはない。
ｄ ２０） ｐａ ３（１） 、ｄ ４（’）の順序を
任意に並べ換えたり極性を任意に変更しても、送信側と
受信側で（ｄｏ（ｉ））と（ｄ’ｎ（ｉ） ）の対応関
係が同じならば、この発明の作用効果に変りはない。
これを一般的に式で表すと
ａ （ｉ）＝ＮＳ（ｎ）ａ’ｈ（ｎ）（ｉ）
、、、、、、（ｔ４）となる。
、、、、、、（ｔ４）となる。
ただしｎ＝１，２，３，４：５（ｎ）＝０又は１ 、
（ｈ（１）、 ｈ（２）、 ｈ（３Ｌ ｈ（４））は数
字１〜４から成る順列、Ｎは否定演算子である。
（ｈ（１）、 ｈ（２）、 ｈ（３Ｌ ｈ（４））は数
字１〜４から成る順列、Ｎは否定演算子である。
たとえば（１３）式の場合は、５（１）−ｓ（２）＝
０ 、５（３）＝ ５（４）＝１ 、 （ｈ（ｘＬ ｈ
（２）、 ｈ（３Ｌ ｈ（Ｊ）−（２，１，４，３）の
場合である。
０ 、５（３）＝ ５（４）＝１ 、 （ｈ（ｘＬ ｈ
（２）、 ｈ（３Ｌ ｈ（Ｊ）−（２，１，４，３）の
場合である。
このような一般的な変調装置および復調装置の一実施例
をそれぞれ第８図および第９図に示す。
をそれぞれ第８図および第９図に示す。
これらの図において１〜１９は第４図および第５図と同
じであり、３０と３１は（１４）式の符号変換を行う符
号変換回路と逆変換回路である。
じであり、３０と３１は（１４）式の符号変換を行う符
号変換回路と逆変換回路である。
３と３０を合せた３２を一般的な差動符号器、１Ｔと３
１を合せた３３を一般的な差動復号器と見なすこともで
きる。
１を合せた３３を一般的な差動復号器と見なすこともで
きる。
第４図及び第５図は０４）式においてｓ （ｎ）＝ ０
、 ｈ（ｎ）＝ ｎとした特別な場合、すなわち０４
）式％式％ に置き換えた場合に相当する。
、 ｈ（ｎ）＝ ｎとした特別な場合、すなわち０４
）式％式％ に置き換えた場合に相当する。
この発明は１以上説明したとおり、４×４値ＱＡＭ用差
動符号化方式において隣接符号ベクトル間に１ビツトの
相異しかないような差動符号化を実現することにより、
ピント誤り率が改善されるという効果があり、また変調
器内のＤ／Ａ変換器の特性を簡単化できるという効果が
ある。
動符号化方式において隣接符号ベクトル間に１ビツトの
相異しかないような差動符号化を実現することにより、
ピント誤り率が改善されるという効果があり、また変調
器内のＤ／Ａ変換器の特性を簡単化できるという効果が
ある。
第１図は、従来の４相位相変調における差動符号化方式
から類推される、４×４値ＱＡＭ用差動符号化方式にお
ける符号ベクトルと２進符号の対応の１例を示す符号ベ
クトル図、第２図は、第１図と同様な他の１例を示す符
号ベクトル図、第３図は、この発明の一実施例における
符号ベクトル図、第４図は、この発明の差動符号化方式
を用いた、４×４値ＱＡＭ変調装置の一実施例を示すブ
ロック結線図、第５図はこの発明の差動符号化方式を用
いた、４×４値ＱＡＭ復調装置の一実施例を示すブロッ
ク結線図、第６図はこの発明の他の実施例を示すブロッ
ク結線図、第７図は第６図に対応する復調装置のブロッ
ク結線図、第８図はこの発明の更に他の実施例を示すブ
ロック結線図、第９図は第８図に対応する復調装置のブ
ロック結線図である。 図において２置皿列変換器、３は差動符号器、１３は４
×４値ＱＡＭ変調器、１６は４×４値ＱＡＭ復調器、１
７は差動復号器、１８は並直列変換器、３０は符号変換
回路、３１は符号逆変換回路である・なお各図中同一符
号は同−又は相当部分ヲ示すものとする。
から類推される、４×４値ＱＡＭ用差動符号化方式にお
ける符号ベクトルと２進符号の対応の１例を示す符号ベ
クトル図、第２図は、第１図と同様な他の１例を示す符
号ベクトル図、第３図は、この発明の一実施例における
符号ベクトル図、第４図は、この発明の差動符号化方式
を用いた、４×４値ＱＡＭ変調装置の一実施例を示すブ
ロック結線図、第５図はこの発明の差動符号化方式を用
いた、４×４値ＱＡＭ復調装置の一実施例を示すブロッ
ク結線図、第６図はこの発明の他の実施例を示すブロッ
ク結線図、第７図は第６図に対応する復調装置のブロッ
ク結線図、第８図はこの発明の更に他の実施例を示すブ
ロック結線図、第９図は第８図に対応する復調装置のブ
ロック結線図である。 図において２置皿列変換器、３は差動符号器、１３は４
×４値ＱＡＭ変調器、１６は４×４値ＱＡＭ復調器、１
７は差動復号器、１８は並直列変換器、３０は符号変換
回路、３１は符号逆変換回路である・なお各図中同一符
号は同−又は相当部分ヲ示すものとする。
Claims (1)
- 【特許請求の範囲】 １ 送信側には、入力データを４ピントごとの並列デー
タｄ’、（ｉ）、ｄニ（ｉ）、ｄ′３（ｉ）、ｄ′４（
ｉ）に変換する直並列変換器、この並列データを、 ｄｎ（ｉ）＝ＮＳ（ｎ）ｄ′ｈ（ｎ）（ｉ）・・・・・
・（Ｉ）ただしｎ＝１．２，３．４ ’ ５（ｎ）−〇又は１ （ｈ（ＩＬ ｈ（２Ｌ ｈ（３）、 ｈ（４））は数字
１〜４から成る順列 Ｎは否定演算子、 によって定められる変換演算により４ピントの並列デー
タｄ１（ｉ）、 ｄ２（ｉ）、 ｄ３（ｉ）、 ｄ４（
ｉ）に変換しさらに次に示す式（Ｉｔ）の論理演算を行
い４ピントの差動符号データｃ１（ｉ）、 ｃ２（ｉ）
、 ｃ３（ｉ）、 ｃ＜（ｉ）に変換する差動符号器、
この符号データにより変調を行う４×４値直交振幅変調
器を備え、受信側には、受信信号を４ピントデータに復
調する４×４値直交振幅復調器、この復調データ０１（
ｉ） 、 ｃ２（１） ｊｃ３（ｉ）、 ｃ４（ｉ）を
次に示す式（Ｉ）により４ピントの並列データｃｌ＋（
ｔ） 、 ｄ２（ｔ） 、 ｄ３（ｔ） 、 ｄ４（ｔ
）に変換しさらに上記式（１）の逆変換演算により４ビ
ツトの並列データｄ’、（ｉ）、ｄニ（ｉ） 、 ｄ’
３（ｉ） 、む（りに変換する差動復号器、この並列デ
ータを直列データに変換する並直列変換器を備えたこと
を特徴とする差動符号化方式。 ただしｉはタイムスロット番号 ■は排他的論理和 ２ 直並列変換器の出力の並列データｄ；（ｉ）。 ｄ’（ｉ） ２ ｄ’５（ｉ） ９ ｄ′４（ｉ）に対
し変換演算を行う段階において、 ｄ、（ｉ）−ｄ’；
（ｉ） 、 ｄ２（ｉ）＝ ｄつ（ｉ＞、 ｄ３（ｉ）
−ｄ′３（ｄ）、ｄ４（ｉ）−ｄ′４（ｉ）とすること
を特徴とする特許請求の範囲第１項記載の差動符号化方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51151080A JPS5823022B2 (ja) | 1976-12-15 | 1976-12-15 | 差動符号化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51151080A JPS5823022B2 (ja) | 1976-12-15 | 1976-12-15 | 差動符号化方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5374306A JPS5374306A (en) | 1978-07-01 |
| JPS5823022B2 true JPS5823022B2 (ja) | 1983-05-12 |
Family
ID=15510867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51151080A Expired JPS5823022B2 (ja) | 1976-12-15 | 1976-12-15 | 差動符号化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5823022B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5842670B2 (ja) * | 1977-11-08 | 1983-09-21 | 富士通株式会社 | １６値直交振幅変調を用いた通信方式 |
| JPS5547754A (en) * | 1978-10-03 | 1980-04-04 | Nec Corp | Modulation and demodulation system of digital multi- value and multi-phase |
| JPS61238144A (ja) * | 1985-04-15 | 1986-10-23 | Nippon Telegr & Teleph Corp <Ntt> | 位相調整回路 |
-
1976
- 1976-12-15 JP JP51151080A patent/JPS5823022B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5374306A (en) | 1978-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5168509A (en) | Quadrature amplitude modulation communication system with transparent error correction | |
| US5428631A (en) | Method and apparatus for resolving phase ambiguities in trellis coded modulated data | |
| EP0103866B1 (en) | Error-correction system for two-dimensional multilevel signals | |
| US5408499A (en) | Multilevel code for transmission device | |
| JP3926499B2 (ja) | 畳み込み符号軟判定復号方式の受信装置 | |
| EP0392538B1 (en) | Quadrature amplitude modulation communication system with transparent error correction | |
| JP2003046586A (ja) | ディジタル無線通信システム | |
| JP2002507358A (ja) | 直交振幅変調（ｑａｍ）信号の処理装置及び方法 | |
| US4993046A (en) | Coded modulation communication system | |
| IE80624B1 (en) | Method and apparatus for resolving phase ambiguities in trellis coded modulated data | |
| US6138265A (en) | Decoding trellis coded modulated data with a conventional Viterbi decoder | |
| US6160855A (en) | Digital modulation method and digital communication system | |
| JP2799719B2 (ja) | ディジタル信号符号化装置 | |
| US4346472A (en) | Method and apparatus for eliminating double bit errosion in a differential phase shift keying system | |
| JPH07288554A (ja) | トレリス符号化の方法および装置 | |
| JPS5823022B2 (ja) | 差動符号化方式 | |
| US4285062A (en) | Digital multi-level multi-phase modulation communication system | |
| JP2548932B2 (ja) | 多値ｑａｍ通信システム | |
| US20060093046A1 (en) | Digital communication method and digital communication device | |
| JPH0795762B2 (ja) | 多値ｑａｍ通信方式 | |
| US3577186A (en) | Inversion-tolerant random error correcting digital data transmission system | |
| JPH06303270A (ja) | デジタル多分解能送信システム | |
| CN102369672A (zh) | 生成软比特的系统和方法 | |
| JP3667736B2 (ja) | 誤り訂正符号器及び誤り訂正復号器並びに誤り訂正方式の伝送装置 | |
| JPH02218244A (ja) | 多値ｑａｍ差動論理通信方式 |