JP2799719B2 - ディジタル信号符号化装置 - Google Patents

Description

【発明の詳細な説明】 〔技術分野〕 本発明はディジタル信号の変調および復調に関する。 〔背景技術〕 位相振幅変調では、入力ビットをグループ毎に分け、
それぞれのグループを位相ダイヤフラム内の複数の信号
点のいずれか一つに割り当てる。トレリス符号では、ビ
ットの組合わせと一対一に割り当てるために必要な数よ
り多くの信号点が許容され、その選択は畳込み符号器を
用いて行われる。 畳込み符号器は、どの時点でも、複数の状態のいずれ
かの状態をとる。その入力はシンボルのクロック速度で
変化する。そして、入力により、現在の状態から次の状
態に遷移する。ある状況（現在の状態と現在の入力との
組合せ）では、次の状態が現在の状態と同一となること
がある。出力はその状態に依存し、入力にも依存する。
この構成では、ある信号点シーケンスについては許容す
るが、別のシーケンスは許容しない。このようなシーケ
ンスについて、ビタビ復号器により「軟判定」復号化を
行う。これにより、信号点を冗長配置しない場合に使用
される符号化に比較して、雑音特性を改善できる。トレ
リス符号化については、ウンガベック著、「チャネル・
コーディング・ウィズ・マルチレベル／フェイズ・シグ
ナルズ」、IEEEトランザクションズ・オン・インフォメ
ーション・セオリイ第IT−28巻第１号、1982年１月
（“Channel Coding with Mutilevel/Phase Signals"by
G.Ungerboech,IEEE Trans.on Information Theory,Vo
l.IT−28 No.1,January 1982）に詳しく説明されてい
る。 差動符号化を用いる場合には、符号化方法の選択によ
り、90゜位相ジャンプによって生じるエラーをその直後
だけにとどめ、エラーが持続しないようにできる。これ
を以下「90゜位相ジャンプ耐性（90゜phase jump immun
ity）」という。この90゜位相ジャンプ耐性を得るため
には、従来は、シンボルあたり少なくとも２ビットを用
いて差動符号化することが必要であると考えられてい
た。 シンボルあたり複数のビットを用いることは、一度に
送信される情報ビット数が増えるので伝送速度を高める
には有効であるが、それだけ、伝送チャネル内の雑音の
影響が大きくなる。したがって、使用条件によっては、
差動符号化に必要なシンボルあたりのビット数を減らす
ことが望ましい。 本発明は、このような課題を解決し、シンボルあたり
１ビットで90゜位相ジャンプ特性をもつトレリス符号化
を行うことのできるディジタル信号符号化装置を提供す
ることを目的とする。 〔発明の開示〕 上述したように、従来は90゜位相ジャンプ耐性を得る
ためにシンボルあたり２ビットを用いて差動符号化する
ことが必要と考えられていたが、本発明者らの研究によ
り、QAM信号配置における４個の信号点を用いて、シン
ボルあたり１ビットで90゜ジャンプ耐性をもつトレリス
符号化が可能であることが判明した。 すなわち、本発明は、あからじめ定められた複数ｎの
状態をとることができ、前の状態がどのような状態の場
合でも、入力される二値信号にしたがって前の状態から
相互に異なる二つの状態のいずれかの状態に遷移するよ
うに規則的な周期で動作し、ｎの状態とそれらの状態の
間の遷移とをそれぞれ点と線とで表現した状態遷移図が
90゜乗算による回転でも変化することのない畳込み符号
器と、この畳込み符号器の状態に応答し、連続すること
のできる二つの状態の組のそれぞれに対して、相対位相
が０、90、180および270度の四つの信号のうちあらかじ
め割り当てられたひとつの信号を発生するマッピング手
段とを備えたディジタル信号符号化装置において、マッ
ピング手段は、ｎの状態のうちいずれか三つの状態が関
係するような4n種類のシーケンスのそれぞれについて、
そのシーケンスに対して発生する二つの信号の位相差
が、そのシーケンスを90゜回転させたときに状態遷移図
上で得られるシーケンスに対して発生する二つの信号の
位相差と同じになるように設定され、１ビットずつの入
力信号に応答して畳込み符号器へ入力する二値信号を生
成し、０、90、180および270度から別々に選択される位
相差ａ、ｂ、ｃおよびｄに対して、ひとつのビット値に
より前の信号と位相差ａまたはｂの信号が生成され、別
のビット値により前の信号と位相差ｃまたはｄの位相差
の信号が生成されるように、畳込み符号器の状態遷移を
制御する入力手段を備えたことを特徴とする。 本発明のいくつかの実施例について、添付図面を参照
して説明する。 〔図面の簡単な説明〕 第１図は復号器を備えた本発明の符号化装置の概略的
な構成を示す図。 第2a図、第2b図、第2c図はCCITT勧告V32に準拠する符
号の信号点配置、そのマッピングおよび符号器のブロッ
ク構成を示す図。 第３図（ａ）、（ｂ）はV32符号器の状態遷移および
信号サブセットを示す図。 第４図（ａ）、（ｂ）は本発明第一実施例の符号化装
置の状態遷移および信号サブセットを示す図。 第５図は第４図の状態遷移により表される動作を実行
する装置のブロック構成図。 第６図は第５図の装置についての別の論理を示す図。 第７図は状態遷移図を示す図。 第８図はV32符号器の状態遷移図。 第９図は第５図に示した装置の状態遷移図。 第10図および第11図は第５図に示した装置で使用でき
る別の状態遷移図。 第12図は情報ビットのマッピングを示す図。 第13図は信号の位相を示す図。 第14図は本発明第二実施例の符号化装置の状態遷移
図。 第15図は第二実施例の符号化装置のブロック構成図。 第16図は第14図に示した内容をを状態番号と共に示す
状態遷移図。 第17図は修正された信号名を示す図。 第18図は本発明第三実施例の符号化装置の状態遷移
図。 第19図はこの装置のブロック構成図。 〔発明を実施するための最良の形態〕 第１図は本発明を実施する伝送装置の一般的な構成を
示す。単一ビット入力Ｑは符号器Ｅに供給される。この
符号器Ｅは、畳込み符号器と、入力Ｑに依存して状態遷
移を制御することにより出力位相の差分を常に同一の入
力ビット値に対応させる装置とを備える。この制御は一
般に、入力を差動符号化することにより行われる。信号
マッピング回路SMは変調器を含み、この変調器は、符号
器から信号線L1、L2を経由して適当な情報が供給され、
符号器状態と入力信号とに依存して出力信号位相を決定
する。 出力信号は、伝送チャネルTCを経由して受信機RXに接
続される。伝送チャネルTCの遅延および位相回転は既知
である。受信機RXは最尤検出器を備え、この最検出器
は、四つの信号点のどれを受信したとみなせるかを示す
２ビット出力 を生成する。復号器Ｄは、２ビット出力 から検出された信号ビットの出力を導く。 本発明を実施するには、CCITT勧告V32またはV33に準
拠した符号器を改良する。勧告V32（9600ビット／秒）
では、シンボルあたり４ビットの符号化を行うが、QAM
（直交振幅変調）位相ダイヤグラム内の32個の信号点が
必要となる。トレリス符号を用いない場合には16個の信
号点を用いる。勧告V32の信号点配置を第2a図の位相ダ
イヤグラムに示す。第2c図にはV32符号器を示す。この
符号器は、４ビットの入力信号をひとつのグループとし
て符号化する。これらのビットをQ1、Q2、Q3、Q4で表
す。これらの４ビットの入力信号から、入力信号そのま
まのQ4、Q3とY2、Y1、Y0との５ビットを導出し、この５
ビットで出力すべき信号点を表す。５ビットの数Y0Y1Y2
Q3Q4の信号点へのマッピングを第2b図に示す。このマッ
ピングはマッピング部１により行われる。マッピング部
１は、第2a図の座標軸に対応して、直交出力M^R、M^Iを生
成する。この直交出力が直交変調器（図示せず）を駆動
する。以下では、Y0Y1Y2の値が同一の信号点を信号点配
置の「サブセット」という。ビットY1、Y2は、入力ビッ
トQ1、Q2を第１表で定義される差動符号化することによ
り得られる。このプロセスはモジュロ４再帰加算（Q2、
Y2が最上位桁）と等価であり、モジュロ４加算器２と１
シンボル周期の遅延回路３、４とより実行される。 ビットY0は、畳込み符号器５により、Y1、Y2から求め
られる。符号器５は８つの状態をとることができ、シン
ボル周期毎に、Y2、Y1に依存して新しい状態（前の状態
と同一である場合もある）に遷移する。出力Y0は符号器
の状態の関数である。符号器５は、図示したように、五
個のモジュロ２加算器（排他的論理和回路）と、三個の
１シンボル周期遅延回路と、二つの論理積回路とにより
構成される。符号器の状態は、図示した３ビットW2、W
1、Y0で表すことが便利である。 第２表は勧告V32の畳込み符号を示す。最初の行に示
した現在の状態について、それぞれ４つの可能な新しい
デイジット（Y1、Y2）が与えられる。そのそれぞれにつ
いて、その結果送信される信号サブセットY0Y1Y2と、新
しい状態W2W1Y0とを示す。第２表に信号サブセットとし
て示した３ビットは、第2b図に示した32個の信号点配置
にマッピングされた５ビット信号のうちの最初の３ビッ
トである。残りの２ビットは、各サブセットに含まれる
４個の信号点からの選択のためのものである。第３図に
符号遷移およびサブセットのマッピングをより簡潔に示
す。信号サブセットはY0Y1Y2に相当するモジュロ８の整
数により表され、符号器の状態はW2W1Y0に相当するモジ
ュロ８の整数により表される。それぞれの遷移時に送信
される信号サブセットを左上に示す。第３図（ｂ）の同
様の整数はサブセットのマッピングを示す。 本発明の目的は、この符号をシンボルあたり１ビット
の符号に修正することがある。勧告V32と同一のシンボ
ル速度の場合にはビット速度が2400ビット／秒となる
が、本発明では実際のビット速度を特に問題としていな
い。ここで、信号点配置の４個の点を使用することにす
る。この場合、８個の信号点サブセットのうち４個を越
えて使用することはできない。90゜位相ジャンプ耐性を
得るために、サブセット０、１、６、７またはサブセッ
ト２、３、４、５（第３図参照）から四つの信号点を選
択する。ビットQ3、Q4（V33の場合にはさらにQ5、Q6）
の固定パターンはいずれも、４個のサブセットが選択さ
れたときに、位相ダイヤグラム内の直交対称を有する４
つの信号点を与える。符号化されないビットは、４点信
号遷移に対する異なるパワーレベルを設定するために使
用される。 第２表を参照すると、Y1＝Y0に設定したときには、信
号がサブセット０、１、６、７に限られる（Y1≠Y0に設
定したときにはサブセット２、３、４、５に限られ
る）。このとき、それぞれの状態からの可能な遷移は二
つに限られる。これを第４図に示す。第2c図を参照する
と、Y1＝Y0と設定した帰還条件は許容できるものであ
り、符号器の出力は、妥当なV32トレリス符号シーケン
スを保つ。 差動符号器の入力では、Q1をY1＝Y0の条件を満たす値
で置き換えなければならない。モジュロ４加算器は、 Y1_k＝Q1Y1_k-1 を出力するが、これは、 Y0_k＝Q1_kY0_k-1 すなわち、 Q1_k＝Y0_kY0_k-1 ……（１） であることを含む。 本発明の第一実施例の符号器を第５図に示す。この符
号器は、マッピング部11と、モジュロ４加算器12、遅延
回路13、14を含む入力部10は、畳込み符号器15とを備え
る（これらは第2c図の回路と同等である）。第2c図に示
した符号器と異なるのは、 （ａ） Q4およびQ3が固定され、 （ｂ） Q2で表される入力に１ビット入力が供給され、 （ｃ） マッピング部11および畳込み符号器15のY1入力
が畳込み符号器の出力Y0から供給され（モジュロ４加算
器の最下位桁出力が常にY0に等しいので、実際にはこれ
に接続したままとすることができる）、 （ｄ） モジュロ４加算器12のQ1入力が新しくモジュロ
２加算器（排他的論理和回路）16から供給され、このモ
ジュロ２加算器16の入力には、畳込み符号器15からのY0
と、遅延回路14を経由した遅延したY0とが供給される ことである。 第５図に示した符号器により符号化される信号は、勧
告V32準拠の復号器により復号化でき、単一の出力ビッ
トQ2を与える。不要ビットQ1、Q3、Q4は破棄される。 この符号器の到達可能な利得は、符号化せずに２点間
伝送を行う場合を0dBとして3.98dBであり、9600ビット
／秒のときにも同じ利得が得られる。実際の利得能力は
9600ビット／秒の場合より2400ビット／秒の場合のほう
が高い。これは、最隣接処理が少ないからである。V32
およびV33では、特定のトレリスパスに対して16個の最
隣接パスが存在しうる。2400ビット／秒のモードでは、
特定のトレリスパスに対して最隣接パスがひとつしか存
在せず、いくつかのパスは最隣接パスをもたず、次の隣
接パスをもつだけである。 以上の符号器の動作は、V32符号器との関係で便利で
ある。しかし、ハードウェアにより実現するうえで冗長
となる。最も明らかな冗長性は、モジュロ４加算器のひ
とつの出力を使用しないことであり、また、Y0の遅延し
た値、すなわちW2が畳込み符号器15により得られるの
で、遅延回路14が必須なわけではない。 第５図に示した加算器12、16および遅延回路13、14を
用いた構成は、三つの排他的論理和回路12A、12B、12C
と、三つの遅延回路13A、13B、14と、論理積回路12Dと
反転回路17とを用いた第６図に示した構成と論理的に同
等である。冗長な遅延回路14を除去したことによる問題
はない。実際に、排他的論理和回路12Bの出力Ｖは符号
器状態の論理関数であり、 Ｖ＝（W2 AND W1）OR（W2 AND（W1Y0）） ……（２） となる。 符号器15（Y1、Y0の信号線を備える）は請求項１によ
り定義された畳込み符号器を形成し、マッピング部11は
符号器状態（および信号Y2）に応答するマッピング手段
を形成し、入力部10は入力手段を形成する。また、12
B、12C、12D、13B、14および17の回路（または（２）式
にしたがう等価な論理）は、排他的論理和回路12ととも
に、修正された畳込み符号器の一部とみなすこともでき
る。その場合には、入力手段は、モジュロ２差動符号化
を行う12A、12Aの回路だけとなる。 本発明の他の実施例について説明する前に、幾何学的
に制限された状態遷移図を導入する。これは、畳込み符
号器の動作を説明するうえで非常に都合がよい。特に、
畳込み符号器に90゜位相ジャンプ耐性をもたせるための
制約が、状態遷移図上の対称性により表される。 状態遷移図は複数の点（第７図に「×」で示した）を
含み、各点がそれぞれ符号器状態を示す。矢印はひとつ
の状態から他の状態への許される遷移（許される場合に
は自分自身への遷移）を示す。第７図は、単純な例とし
て、規則的なクロックにより動作し、何らかの入力によ
りイネーブルとなる２ビット計数器の例を示す。計数器
がデセーブルのときは、次の状態は前の状態と同一であ
る。どの状態のときも、その状態から次の二つの状態の
いずれを選択するかについては、入力により決定され
る。 第８図は第５図に示したV32畳込み符号器15に対する
状態遷移図である。状態番号を円内に示し、問題となる
状態を示す。実線はY1＝Y0に対応する遷移を示し、破線
はY1≠Y0に対応する遷移を示す。実線だけが第５図に示
した畳込み符号器15の動作を示す。 ８状態の符号器のための状態遷移図を構築するについ
て一般的な問題を考慮すると、符号器への１ビット入力
を４点の信号点配置に符号化するためには、明らかに、
どの状態からも二つの可能な遷移パスが存在し、どの状
態へも二つの可能なパスが存在する（同一状態に出入り
するパスの可能性は除外していない）。 ここで、符号器シーケンスとして許容できるのは、受
信信号に発生する可能性のある４種類の90度位相回転に
対応する状態シーケンスであり、４つの適正な符号器状
態シーケンスの組のうちの一つである。この制限は、90
゜回転対称な状態遷移図を描く必要性により、当然に状
態遷移図内に形成されると仮定する。 第９図はV32変調符号のY1＝Y0の場合の遷移に対する
状態遷移図を示す。この状態遷移図は、90゜回転対称性
をもつように、すなわち、受信信号の90゜回転に対する
耐性が得られるような符号特性を示すように描かれる。
この状態遷移図は、連続して90゜ずつ回転させても、遷
移を示す矢印の方向を含めて、その形状は一定である。 所望の位相耐性を有するシステムに対して、さらに別
の条件が要求される。それは、送信された信号点につい
ての状態遷移のマッピングである。この条件もまた状態
遷移図で表すことができる。第９図にはこの条件を含ん
でおり、矢印に使用した線の種類（実線、点線、破線ま
たは一点鎖線）が、第９図の右半分に示した４つの信号
点への遷移のマッピングを示す。第９図が90゜ずつ連続
して時計方向に回転すると、開始点が異なることによる
違いはあるものの、遷移に関連した信号点はすべてabcd
abcd…の順で変化する。システム内に90゜位相耐性をも
たせるための必要条件としては、状態遷移図が連続して
90゜ずつ同じ方向に回転しても、信号点にマッピングさ
れるシーケンスの順序が状態遷移図内のすべての遷移に
対して同一であることが挙げられる。この条件はまた、
第10図の状態遷移図に示すように、Y1≠Y0の制限に対応
するV32符号遷移の場合にも満足される。第８図で１、
４、３、６で示した状態について、第10図では、明確の
ために180゜回転させている。第９図および第10図は変
調符号に対する状態遷移図を示すが、それぞれの図で示
される変調符号は、シンボルあたり１情報ビットを送信
するに適した符号であり、受信側において90゜位相不明
瞭性に対する耐性が得られるような符号である。これら
の状態遷移図は共にV32符号から導くことができる。第1
1図は別の８状態符号の状態遷移図を示すが、この符号
もまた、90゜位相不明瞭性に対する耐性を有する。第18
図はこのような耐性が得られる16状態符号を示す。これ
らの状態遷移図についても、上述の符号に対する規則を
満足していることがわかる。 伝送のために変調符号を使用する実用上の目的は、符
号化されていない変調に比較して、伝送チャネル内の雑
音に対する耐性を増加させることにある。符号化変調を
利用すると、特定の情報ビットが多数の送信信号に影響
する。これに対して符号化しない場合には、一つの情報
ビットは一個の二次元信号標本に影響するだけである。
特定の情報ビットを多数の送信信号に影響されるのは、
二つの異なる情報ビットシーケンスにより二つの信号シ
ーケンスが送信された場合に、これらの信号シーケンス
の総「距離」を大きくするためである。距離を測定する
適当な方法は、二つの異なる情報ビットシーケンスによ
り差異の生じたシンボルについて、そのシンボルの数だ
け、二つの信号の間の距離の自乗和をとることである。
異なる情報シーケンスに対する変調符号として許容され
た一対の信号シーケンスについて、その距離が最小とな
る信号シーケンス対を「最近接」対という。符号を設計
するには、他の条件により制約される中で、最近接距離
を最大とすることが必要である、 符号化の詳細について、それぞれの符号器状態から二
つの遷移が発生する場合を例に説明する。信号間の距離
を大きくするには、遷移によって生じる信号点を信号点
配置の対角線上の反対側に配置することが必要である。
このとき、前に送信された信号点を含む対を選択する
か、その点を除いた対を選択するかの問題が残る。そこ
で再び大きな信号距離を得るための条件を考えると、共
通の状態から得られるいずれの状態遷移対に対しても、
それぞれの状態遷移によりマッピングされる信号対が対
角線上で向き合うことが必要である。４状態符号化で
は、以上の要求を満たし、かつ90゜位相不確定性に対す
る耐性を得ることは不可能である。しかし、８またはそ
れ以上の４の倍数の状態による符号を用いる場合には、
共通の状態から分出したとき、または共通の状態に収束
したときに、位相に対する要求を満たしながら最大可能
信号距離を達成できる。これは、上述した状態遷移図に
より得られる三つの８状態符号のそれぞれに示したとお
りである。最近接信号点の間の距離を「１」とすると、
対角線上に対向する二つの状態の間の自乗距離は「２」
となる。これはまた、類似する無符号化変調の場合に使
用される二つの信号点の間の自乗距離に等しい。共通の
状態から分出する場合と共通の状態から収束する場合と
について、双方ともに自乗距離が「２」であることか
ら、情報ビットの個別のシーケンスに対するどのような
状態遷移シーケンス対も、その自乗距離は少なくとも２
＋２になることが確実である。したがって、10×log（4
/2）＝3dBの符号利得（符号化されていない変調に対し
て）が得られる。 90゜位相耐性を有する８状態符号を用いると、遷移パ
スが一度分出したとき、少なくとも三番目の遷移まで採
収束することはない。これは、第９図ないし第11図で定
義された三つの符号例で示される。ここで、第二の遷移
対、すなわち最初の分出の後でしかも三番目の遷移にお
いて可能性のある再収束の前に生じる遷移の対によっ
て、最近接パスの間の自乗距離が確実に影響を受けるか
どうかの問題がある。中間の遷移対が同じ信号点にマッ
ピングされる場合には、このような寄与は生じない。第
11図に示した状態遷移図を用いると、このようなことが
可能である。信号点を小文字で表すとき、例えば状態パ
スＡ（ａ）Ｂ（ｂ）Ｃ（ｃ）Ｄ（ｄ）ＨとＡ（ｃ）Ｅ
（ｄ）Ａ（ｃ）Ｅ（ｂ）Ｈとは、開始点および最終点が
共通である、内側の（二つ）の遷移対は信号距離に寄与
しない。 第９図および第10図に示した符号は、双方共に、中間
の遷移対から確実に信号距離の寄与を受ける。これを実
現する手段について説明する。状態を「Ｖ」状態と
「Ｗ」状態との二つに分類する。Ｖ状態は、出遷移に対
してマッピングされる信号状態対が、入遷移に対してマ
ッピングされる信号状態対と同じ場合の状態である（こ
れは第９図の再帰状態０、７、２および５を含む）。こ
れに対してＷ状態は、出遷移が入遷移の場合にマッピン
グされる信号点とは異なる信号点にマッピングされる場
合の状態である。第９図および第10図の双方において、
状態０、７、２および５はＶ状態であり、他がＷ状態で
ある。どちらの符号も、共通の状態からの遷移対が常
に、一方がＶ状態への遷移であり、他方がＷ状態への遷
移である特徴を有する。これにより、対角線上に対向し
て配置された信号点対に対応する互いに異なる遷移対か
ら、二番目の遷移対を選択できる。したがって、最近接
対として保証された三つの遷移対のうちの一つを第二の
遷移対として用いることにより、自乗距離に１が付加さ
れ、総自乗距離が５となり、符号化利得が10×log（5/
2）＝3.98dBとなる。 16状態符号では、分出した一対のパスが収束するまで
に、四つの遷移対が発生しなければならない。第18図に
より定義される符号では、状態０、１、２、３、４、
５、６および７がＶ状態であり、他のＷ状態である。４
つの遷移の前に再収束することはなく、すべてのパスは
一つのＶ状態と一つのＷ状態とに分出し、すべてのパス
が一つのＶ状態と一つのＷ状態とから収束する。これに
より、再近接パスの第二の遷移対および再収束対の前の
遷移対が自乗距離をそれぞれ１増加させ、符号化利得が
10×log（6/2）」＝4.77dBとなる。 本明細書で問題としている符号を定義するためさらに
必要なことは、一つの情報ビットを状態遷移または信号
にマッピングする方法について、回路設計および回路製
造の当業者が実現できるように明示することである。特
に、受信側において、受信信号配置の90゜角度方向に依
存せずに、情報ビットの正しいシーケンスを導出しなけ
ればならない。これは、情報ビットを信号点配置上にマ
ッピングできなければならない、ということである。マ
ッピングのプロセスには回転対称性が保持されなければ
ならず、これが保持されるなら、一つの信号点からの遷
移に対するマッピング、すなわち、回転対称性のある他
の信号点からの遷移に対するマッピングが定義される。
回転対称性とは、例えば90゜乗算による信号遷移図の回
転による対称性をいう。 第12図は、４つの信号点ａ、ｂ、ｃおよびｄと、情報
ビットＱの可能なマッピングの対、すなわち信号点
「ａ」から自分自身へまたは他の信号点への遷移へのマ
ッピングとを示す。このマッピングは、すべての異なる
符号シーケンスの間で大きな信号距離を得るという上述
した所望の目的に適合し、ここで例示するすべての符号
に適するが、４状態符号では90゜位相耐性を得ることは
できない（これは、４状態符号では、状態に入るときと
状態から出るときとで対角線上に対向する対を使用する
という要求を満たせないからである）。信号点「ａ」は
ある状態への遷移、例えばS1への遷移に対応する。S1が
上述した「Ｖ」状態であるなら、第12a図はビットＱを
信号点「ａ」から信号点「ａ」または「ｃ」にマッピン
グすることを定義し、S1が上述した「Ｗ」状態なら、Ｑ
は信号点「ａ」から信号点「ｄ」または「ｂ」への遷移
にマッピングされる。この系において、90゜耐性のため
に、信号遷移図のどのような90゜回転に対しても、遷移
マッピングの方向が維持されるようにしなければならな
い。第12a図はこの要求を満たすひとつのマッピングを
定義する。同等の良好なマッピングも可能であり、
「Ｖ」状態のマッピングと「Ｗ」状態のマッピングとの
いずれか一方または双方について、Ｑ＝０に対するマッ
ピングとＱ＝１に対するマッピングとを互いに交換する
ことにより得られる。 状態遷移図と信号遷移マッピング図とは、双方ともに
符号を定義し、それが所望の特性をもつことを確実にす
る。 第９図、第10図および第12a図で定義した変調符号
は、V32符号よりも一般的であり、例えば種々の信号マ
ッピングが可能である。これに対してV32は、モジュロ
４差動符号化を使用するような符号マッピングに限定さ
れている。 以上の特徴をまとめると以下のようになる。 第一に、符号化の条件として、 （１） 状態はそれぞれ一つの点として描かれ、一つの
状態から次の状態へのそれぞれ可能な遷移を表す線によ
り接続されると仮定するとき、直交対称性すなわち何度
90゜回転を繰り返しても変化しないような遷移図を描く
ことが可能である。 （２） 状態遷移図内の同等の点を接続する四つの線で
状態遷移図を周回するシーケンスを選択した場合には、
状態遷移図が０゜、90゜、180゜、270゜移動しないかぎ
り、その線により指定される信号点列はある周期的なシ
ーケンスをとる。例えば、信号点ａで出発した四つの線
のシーケンスがabcdの信号を与える場合には、信号点ｂ
から出発したシーケンスはbcdaの信号列となる。 （３） 信号点のマッピングは、第12a図の形態のマッ
ピング図により表されるとき、90゜回転対称性をもたな
ければならない。 の各条件が必要である。 第二に、本質的なことではないが、符号化利得を最大
にすることが必要であり、このために、 （４） 開始点からの二者択一のパスは、位相ダイヤグ
ラム内で180゜離れている出力信号に対応する。ひとつ
の状態に遷移する二つのパスについても同様である。こ
れに対して本発明の目的は、基本的に、符号化状態（さ
らには入力信号）と信号点とのマッピングに関するもの
であり、すべての状態遷移図で可能なわけではないの
で、これは符号器自身に関連する。 （５） どのような状態対（または一つの状態）を選択
しても、他の状態を経由して状態対を接続する（または
自分自身に戻る）のに、同じ長さの二つの経路が存在す
ることが明らかである。二つ状態を接続する経路（どの
状態対に対しても、またはどの状態に対しても）最小の
長さが大きくなるほど、符号利得が高くなる。したがっ
て、この最小長さをできるだけ大きくすべきである。 （６） （３）の条件が満たされたとき、さらに、符号
器により許容される三つの状態のシーケンスのそれぞれ
について、最初の状態が与えられたとき、第二の状態と
第三の状態との間の四つの可能な遷移が、四つの信号点
のうちのそれぞれ異なる点に対応することが必要であ
る。 の各条件が必要である。 本発明の第二実施例の符号化装置について説明する
が、この装置もまた、第９図に示した状態遷移図を使用
する。しかし、この状態遷移図を実現する回路は、V32
畳込み符号器に比較して簡単なハードウェア構成で実現
できる。 符号器の開発は、畳込み符号器の状態遷移図の選択
（上述）、位相ダイヤグラムの点の状態遷移への割り当
て、状態遷移と入力信号との正しい関係の取得の三つの
段階からなる。 最初に、出力信号点について説明する。出力信号点
が、位相ダイヤグラム（第13図）の０゜、180゜にそれ
ぞれ対応する点A1、A2と、90゜、270゜にそれぞれ対応
するB1、B2とにより表されるとする。上述の場合と同様
に、これらがすべて等しい強度であるとする。明らか
に、どの状態からも、次の二つの状態のうちの一方を選
択しなければならない。 位相ジャンプ耐性のためには、 （ｉ）自明であるが、与えられた（指定された）位相差
をもつ二つの信号点により表されるいずれのシーケンス
も、常に同一の意味をもたなければならない。 （ii）90゜（またはｎ×90゜）位相ジャンプにより信号
点の転換が生じる。これは、許容できない信号点シーケ
ンスによるものである必要はない。これは、状態遷移図
の形態に関するものと、上述した（１）ないし（６）の
条件により設定された状態遷移と信号点との間の割り当
てとに関するものを含む。 第９図に示した状態遷移図を第14図に作り直す。この
遷移図の状態を任意に付加した１ないし８の番号で参照
する。最初の割り当てをどのように選択するかは任意で
あり、ここでは、状態１の自己への遷移を有する信号点
A1について説明する。このとき、上述した（３）の条件
により、状態２から状態１への遷移と、状態１から状態
３への遷移とに対して信号点A2を割り当て、さらに、状
態２から状態３への遷移にも割り当てる。 信号点A1の連続する繰り返しは、状態１の繰り返しに
対応させる。90゜位相ジャンプ耐性を得るには、他の信
号点A2の連続的な繰り返しもまた許容しなければなら
ず、この繰り返しを他の三つの自己への繰り返し遷移の
いずれかに対応させる必要がある。対称性の観点から三
つの遷移のうち遷移８を選択することが示唆され、実際
に、上述した（６）の条件を満足するために、信号点A2
の連続的な繰り返しを遷移８に対応させることが必要で
ある。同様にして、信号点B1、B2を状態６、７に（また
はその逆、その選択は任意であり、第13図を横方向に反
転するだけで表される）に対応させることができる。こ
れらの角の点からの遷移は、時計方向に移動する（１か
ら３、７から５、等々）。（３）の条件を用いることに
より他の割り当てが得られ、それは（２）の条件と矛盾
しない。 その割り当てを第14図に示す。 ここで、入力信号を状態遷移図に対応させてみる。90
゜位相ジャンプ耐性のためには、与えられた位相差を有
する２つのシンボルのシーケンスが、同一の位相差を有
する他の２シンボルシーケンスと同一の入力値となるよ
うにする。 このような位相差としては四つある（０、90、180、2
70）。それぞれの位相差は、遷移図の対称性により制限
される二つの３状態シーケンスにより発生する。例えば
位相差が０゜となるのは、第14図にA1A1とA2A2で示した
２シンボル（３状態）シーケンスである。他の三つの角
度についても同様に、それぞれ二つのシーケンスが存在
する。 装置の入力が「０」のとき０゜の位相差が与えられる
と仮定する。このとき、他の三つの位相差のいずれかを
「０」に対応させなければならない。残りの二つについ
ては「１」に対応させる。状態を離れる二つの遷移を位
相差180゜の信号点に対応させると、「０」入力に対し
て位相差０゜および180゜を対応させることができな
い。そこで、90゜と270゜との一方を「０」入力に対応
させるが、いずれかを選択する明確な機能的条件はな
く、符号化が容易になるように選択する。 第14図の他の角について説明する。この図によると、
０゜シーケンスおよび270゜シーケンスは、その開始状
態と終了状態が、共に内側の状態２、３、４、５または
共に外側の状態１、６、７、８である。90゜シーケンス
および180゜シーケンスは、内側と外側との変化を含
む。 信号遷移について説明する。内側の遷移は、必ず時計
方向にひとつ移動する、１ビット（これをＰとする）に
より内側を「１」、外側を「０」で表し、２ビット（Q
R）により遷移図を順に廻る位置（状態３に対して00、
状態５に対して01、状態４に対して10）を表す。状態１
に状態３と同じ「位置」（00）を割り当て、状態７に状
態５と同じ位置を割り当てると、内側の状態からのすべ
ての遷移により次の位置が変化し、外側の状態からの遷
移の場合にはそのような変化が生じない。 したがって、 「０」入力は０゜または270゜のシーケンスに対応
し、 Ｐ＝０（外側）がＰ＝０へ、 Ｐ＝１（内側）がＰ＝１へ、 「１」入力は90゜または180゜のシーケンスに対応し、 Ｐ＝０（外側）がＰ＝１へ、 Ｐ＝１（内側）がＰ＝０へ となる。すなわち、 「０」入力がＰ→？→Ｐ、 「１」入力がＰ→？→ の遷移にそれぞれ対応する。 ラッチ回路31（第15図）にＰを入力し、これに（排他
的論理和帰還回路32を経由して）入力Ｈを与えると、Ｈ
＝１のときにはＰが変化し、Ｈ＝０のときにはＰは変化
しない。したがってＨのシーケンス00、01、10、11に対
して、 00 Ｐ→Ｐ→Ｐ 「０」入力、 01 Ｐ→Ｐ→ 「１」入力、 10 Ｐ→→ 「１」入力、 11 Ｐ→→Ｐ 「０」入力 の対応が得られる。 したがって、Ｈが遅延回路33および排他的論理和回路
34により得られる差動入力であれば、所望の結果が得ら
れる。 再び第14図を参照すると、内側の状態からの遷移は、
常にシーケンス番号QRが「１」だけ増加する。外側の状
態からの遷移の場合には変化しない。したがってQRによ
り、Ｐの直前の値が「１」のときだけインクリメントさ
れる符号器内の計数値が表される。 これは第15図の遅延回路35、36、排他的論理和回路3
7、38、論理積回路39および反転器40により実現され
る。 ここで、出力点を符号化する必要がある。第14図を第
16図に書き直すが、この図に示されるPQRの値は、遷移
の前の番号ではなく、状態X00およびX10がサブセットＡ
の信号点からの遷移を示し、X01およびX11がサブセット
Ｂの信号点からの遷移を示す。したがって、ビットＲの
新しい値は第15図に示したB/として示される。 状態遷移図からさらに、シンボルA1、B1は、新しいQR
（これを以下Ｑ′、Ｒ′という）＝01または10のときに
Ｐの変化を含む遷移から得られ、Ｑ′、Ｒ′11または00
のときＰの変化を含まない遷移から得られる。/2をA1
およびB1に対して「０」、A2、B2に対して「１」と定義
すると、 となる。 ＰはＨ＝１のときだけ変化するから、 となる。 しかし、Ｒが「１」となるのはＢサブセットのときだ
けであり、B1、B2の表記を反転させても、第17a図の信
号点において、 /2＝ＨＱ′ となる。出力/2は、第15図で示した排他的論理和回路
41により得られる。この排他的論理和回路41には、遅延
回路33からＨが供給され、遅延回路36の入力からＱが供
給される。 最上位桁をB/で表し、最小位桁を/2で表すと、第
17b図に示信号点00、01、10、11が、 00 A1 01 A2 10 B1 11 B2 と表される。 第15図に示した完全な符号器は直交変調器42を備え、
その動作は第17b図により定義される。 以上の説明では８状態の畳込み符号器を例に説明した
が、他の数（４またはその倍数）の状態を用いることも
でき、例えば12状態または16状態を用いることもでき
る。 第18図は16状態畳込み符号器の状態遷移図を示す。各
状態は任意に０から15に番号付けられる。信号点の割り
当ては、遷移図上に示される信号点位相に対応して、実
線、破線、点線および一点鎖線を用いて示される。この
遷移図は、上述した対称条件（（１）の条件）を満足
し、また、信号点の割り当てが（４）および（５）の条
件を満足する。この符号は、到達可能な符号化利得が4.
77dBであり、４点信号配置上の１シンボルあたり１情報
ビットの符号で、90゜位相ジャンプ耐性を有する。 信号点を図示したような二値数00、01、10、11で表す
とき、この番号を個々のビットをＨ、Ｌとし、この番号
をH:Lで表す。現在の状態が既知であれば、Ｌの値が前
の状態を表し、Ｌの新しい値（これをＬ′とする）もわ
かる。 入力データＸの値が与えられたときに、要求される異
なる出力位相が、 Ｘ＝０に対して０゜または270゜ Ｘ＝１に対して90゜または180゜ であるとすると、Ｘ＝０のとき、 Ｈ′:L′＝H:L＋モジュロ４〔0:0〕または H:L＋モジュロ４〔1:1〕 Ｘ＝１のとき、 Ｈ′:L′＝H:L＋モジュロ４〔0:1〕または H:L＋モジュロ４〔1:0〕 となる。すなわち、 Ｈ′:L′＝H:L＋モジュロ４〔（ＸＡ）:A〕 となる。ただし、Ａは未定義である。 加算を分離して、 Ｌ′＝ＬＡ ……（３） Ｈ′＝ＨＸＡ（L.A） ＝ＨＸＡ（A.） ……（４） が得られる。 （３）式から、 Ａ＝ＬＬ′ となり、 Ｈ′＝ＨＸ（．（ＬＬ′）） ＝ＨＸ（.L′） ……（５） となる。 第19図は第18図の符号化を実現する装置を示す。現在
の符号器状態（どのような４ビット表示を用いてもよ
い）は、４ビット・ラッチ回路50に蓄えられる。このラ
ッチ回路50は読出し専用メモリ51の４アドレス入力に接
続され、この読出し専用メモリ51のデータ出力は、５番
目のアドレス入力に依存して次の状態を表す。および
Ｌ′は復号器52の現在の状態から得られる。３入力のモ
ジュロ２加算器53および論理積回路54は、（５）式で表
されるＨ′を生成し、ＨはＨ′を遅延回路55に通すこと
により得られる。Ｈ′およびＬ′は直交変調器56に供給
される。 次の符号器状態を生成するために、読出し専用メモリ
51は、現在の状態についての情報と、次の状態として可
能な二つのうちのいずれかを選択することを示す１ビッ
トとを要求する。この情報はＨ′により表され、これが
５番目のアドレス入力に接続される。 ルックアップテーブルを用いることにより柔軟性が得
られ、４ビットによる状態の表現を任意に選ぶことがで
きる。ただし、４ビットのうちのひとつがＬ′に等しい
場合（第18図に示される状態番号の二値表現がＬ′と等
しい最下位ビットを使用する場合）には、復号器52は冗
長となる。Ｌは遅延回路を介して得られる。 第19図の装置は、基本的に畳込み符号器（ラッチ回路
50および読出し専用メモリ51と、符号器状態およびデー
タ入力にしたがって動作するマッピング手段（符号器5
2、論理積回路54、モジュロ２加算器53、遅延回路55お
よび変調器56）と、符号器状態の遷移を制御する入力手
段（マッピング手段と共通の52、53、54、55および読出
し専用メモリ51へのＨ′の接続）とを備える。

Claims (1)

1. (57)【特許請求の範囲】 １．あらかじめ定められた複数のｎの状態をとることが
   でき、前の状態がどのような状態の場合でも、入力され
   る二値信号にしたがって前の状態から相互に異なる二つ
   の状態のいずれかの状態に遷移するように規則的に周期
   で動作し、上記複数ｎの状態とそれらの状態の間の遷移
   とをそれぞれ点と線とで表現した状態遷移図が90゜乗算
   による回転でも変化することのない畳込み符号器と、 この畳込み符号器の状態に応答し、連続することのでき
   る二つの状態の組のそれぞれに対して、相対位相が０、
   90、180および270度の四つの信号のうちあらかじめ割り
   当てられたひとつの信号を発生するマッピング手段と を備えたディジタル信号符号化装置において、 上記マッピング手段は、上記複数ｎの状態のうちいずれ
   か三つの状態が関係するような4n種類のシーケンスのそ
   れぞれについて、そのシーケンスに対して発生する二つ
   の信号の位相差が、そのシーケンスを90゜回転させたと
   きに上記状態遷移図上で得られるシーケンスに対して発
   生する二つの信号の位相差と同じになるように設定さ
   れ、 １ビットずつの入力信号に応答して上記畳込み符号器へ
   入力する二値信号を生成し、０、90、180および270度か
   ら別々に選択される位相差ａ、ｂ、ｃおよびｄに対し
   て、ひとつのビット値により前の信号と位相差ａまたは
   ｂの信号が生成され、別のビット値により前の信号と位
   相差ｃまたはｄの位相差の信号が生成されるように、上
   記畳込み符号の状態遷移を制御する入力手段を備えた ことを特徴とするディジタル信号符号化装置。 ２．上記マッピング手段は、上記複数ｎの状態のいずれ
   についても、その状態から可能な二つの遷移に対して、
   相対的に180゜位相の異なる信号点を割り当てるように
   設定された請求項１記載のディジタル信号符号化装置。 ３．上記マッピング手段は、上記複数ｎの状態のいずれ
   についても、その状態に達することのできる二つの遷移
   に対して、相対的に180゜位相の異なる信号点を割り当
   てるように設定された請求項１または２記載のディジタ
   ル信号符号化装置。 ４．上記マッピング手段は、上記畳込み符号器に許容さ
   れた三つの状態のシーケンスのそれぞれに対して、最初
   の状態が与えられたときに、上記三つの状態の二つ目と
   三つ目との間で可能な四つの遷移をそれぞれ別々の四つ
   の信号点に割り当てるように設定された請求項３記載の
   ディジタル信号符号化装置。 ５．上記マッピング手段は、状態遷移図の０゜、90゜、
   180゜および270゜の相対角度点を接続してその状態遷移
   図内を廻る四つの線のシーケンスをそれぞれ、四つの異
   なる信号点によるあからじめ定められた繰り返しに対応
   させるように設定された請求項１ないし４のいずれかに
   記載のディジタル信号符号化装置。 ６．上記畳込み符号器は８状態の符号器であり、それぞ
   れ二つの異なるパスを経由して共通の開始状態から共通
   の終了状態へ変化するときの最小の遷移の数は３である
   請求項１ないし５のいずれかに記載のディジタル信号符
   号化装置。