JPH07288554A - トレリス符号化の方法および装置 - Google Patents
トレリス符号化の方法および装置Info
- Publication number
- JPH07288554A JPH07288554A JP4264089A JP26408992A JPH07288554A JP H07288554 A JPH07288554 A JP H07288554A JP 4264089 A JP4264089 A JP 4264089A JP 26408992 A JP26408992 A JP 26408992A JP H07288554 A JPH07288554 A JP H07288554A
- Authority
- JP
- Japan
- Prior art keywords
- bits
- symbol period
- data bits
- bit patterns
- trellis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/256—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with trellis coding, e.g. with convolutional codes and TCM
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/186—Phase-modulated carrier systems, i.e. using phase-shift keying in which the information is carried by both the individual signal points and the subset to which the individual signal points belong, e.g. coset coding or related schemes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 小数ビットをトレリス符号化する。
【構成】 データ源２１０が、導線２１１上に入力ビッ
ト・ストリームをｍ＝２．５ビット／２Ｄ記号の平均小
数レートで生成する。このビット・ストリームは、直列
／並列変換器２２０に印加される。変換器２２０は、記
号２つ分のビットを収集して、導線２２１〜２２３上に
５つの出力ビットを並列に与える。導線２２１〜２２３
は、４次元（４Ｄ）前符号器２３５に通じる。前符号器
２３５において、直列／並列変換器２２０からの５つの
出力ビットの中の３つ、即ち、導線２２３上のそれらの
ビットが、小数ビット符号器２３０によって２つのビッ
ト対に変換される。
ト・ストリームをｍ＝２．５ビット／２Ｄ記号の平均小
数レートで生成する。このビット・ストリームは、直列
／並列変換器２２０に印加される。変換器２２０は、記
号２つ分のビットを収集して、導線２２１〜２２３上に
５つの出力ビットを並列に与える。導線２２１〜２２３
は、４次元（４Ｄ）前符号器２３５に通じる。前符号器
２３５において、直列／並列変換器２２０からの５つの
出力ビットの中の３つ、即ち、導線２２３上のそれらの
ビットが、小数ビット符号器２３０によって２つのビッ
ト対に変換される。
Description
【０００１】
【産業上の利用分野】本発明は、符号化変調方式に関す
る。
る。
【０００２】
【従来の技術】一般的に、トレリス符号化変調方式を通
信システムに応用すると、通信システムの電力および帯
域幅の効率が改善する。トレリス符号化変調方式は、相
加性白色ガウス雑音（ＡＷＧＮ）や「フェーディング」
性のチャネルによって特徴付けられる通信チャネルに応
用されてきた。ＡＷＧＮチャネルの例は、商用電話回線
のモデム間の伝送路である。「フェーディング」性のチ
ャネルの例は、受信信号が弱すぎて有用な情報を全く伝
えられないことが時々あるようなセルラ移動無線のチャ
ネルである。
信システムに応用すると、通信システムの電力および帯
域幅の効率が改善する。トレリス符号化変調方式は、相
加性白色ガウス雑音（ＡＷＧＮ）や「フェーディング」
性のチャネルによって特徴付けられる通信チャネルに応
用されてきた。ＡＷＧＮチャネルの例は、商用電話回線
のモデム間の伝送路である。「フェーディング」性のチ
ャネルの例は、受信信号が弱すぎて有用な情報を全く伝
えられないことが時々あるようなセルラ移動無線のチャ
ネルである。
【０００３】トレリス符号化変調は、しばしば２Ｎ次元
コンステレーションと共に用いられる。ただし、Ｎ≧
１、かつコンステレーションの２Ｎ次元の各記号は、多
数の情報ビットを表す。特にＮ＞１の場合、２Ｎ次元コ
ンステレーションは、構成要素となるＮ／Ｍ個の２Ｍ次
元コンステレーションを連結することによって形成する
ことができる。通常は、Ｍ＝１であるから、Ｎ個の構成
要素の２次元（２Ｄ）コンステレーションが使用され
る。
コンステレーションと共に用いられる。ただし、Ｎ≧
１、かつコンステレーションの２Ｎ次元の各記号は、多
数の情報ビットを表す。特にＮ＞１の場合、２Ｎ次元コ
ンステレーションは、構成要素となるＮ／Ｍ個の２Ｍ次
元コンステレーションを連結することによって形成する
ことができる。通常は、Ｍ＝１であるから、Ｎ個の構成
要素の２次元（２Ｄ）コンステレーションが使用され
る。
【０００４】しかし、特定の通信システムにおいては、
選択された２Ｎ次元の記号およびビット・レートによ
り、２Ｎ次元の記号１個当たりのビットが半端な数とな
る、即ち小数のビット・レートとなることがある。例え
ば、電話の音声帯域の用途においては、２，７４２．８
６（１９，２００／７）の２次元記号レートが一般的で
ある。しかし、同時に、標準的なビット・レートの限ら
れた集合から選択されたビット・レート、例えば１４，
４００ビット／秒で、最も今日的なデータ伝送が実行さ
れる。前記の記号およびビット・レートと共に２Ｄコン
ステレーションを用いると、２Ｄ記号当たり１４，４０
０／２，７４２．８６＝５．２５ビットという小数のビ
ット・レートになる。
選択された２Ｎ次元の記号およびビット・レートによ
り、２Ｎ次元の記号１個当たりのビットが半端な数とな
る、即ち小数のビット・レートとなることがある。例え
ば、電話の音声帯域の用途においては、２，７４２．８
６（１９，２００／７）の２次元記号レートが一般的で
ある。しかし、同時に、標準的なビット・レートの限ら
れた集合から選択されたビット・レート、例えば１４，
４００ビット／秒で、最も今日的なデータ伝送が実行さ
れる。前記の記号およびビット・レートと共に２Ｄコン
ステレーションを用いると、２Ｄ記号当たり１４，４０
０／２，７４２．８６＝５．２５ビットという小数のビ
ット・レートになる。
【０００５】小数ビット・レートの通信システムにトレ
リス符号化変調方式を適用する場合、従来の技術では、
小数の情報ビットをトレリス符号化することはできない
とされていた（１９９０年７月１０日、Ｌ．Ｆ．ウェイ
（Wei）に発行された米国特許第4,941,154号参照）。前
記の従来技術に示されているように、２Ｎ次元の記号周
期あたりｍ情報ビットという平均小数レートに対して、
ｍ＝ｎ＋ｋで、ｎが正の整数で、かつｋが正であるが整
数でない場合、各２Ｎ次元記号周期にｎ＋ｋの中のｎ情
報ビットをｎ＋１の符号化されたビットへと符号化する
ために、トレリス符号器を使用する。そのｎ＋１ビット
によって、各部分集合が２Ｎ次元コンステレーションか
らの２Ｎ次元記号からなる２n+1の部分集合から１つを
選択する。しかし、残りの小数情報ビットｋは、トレリ
ス符号化されず、整数ｋ’となるように予め符号化さ
れ、これを用いて、送信のために選択された部分集合か
ら２Ｎ次元記号が選択される。
リス符号化変調方式を適用する場合、従来の技術では、
小数の情報ビットをトレリス符号化することはできない
とされていた（１９９０年７月１０日、Ｌ．Ｆ．ウェイ
（Wei）に発行された米国特許第4,941,154号参照）。前
記の従来技術に示されているように、２Ｎ次元の記号周
期あたりｍ情報ビットという平均小数レートに対して、
ｍ＝ｎ＋ｋで、ｎが正の整数で、かつｋが正であるが整
数でない場合、各２Ｎ次元記号周期にｎ＋ｋの中のｎ情
報ビットをｎ＋１の符号化されたビットへと符号化する
ために、トレリス符号器を使用する。そのｎ＋１ビット
によって、各部分集合が２Ｎ次元コンステレーションか
らの２Ｎ次元記号からなる２n+1の部分集合から１つを
選択する。しかし、残りの小数情報ビットｋは、トレリ
ス符号化されず、整数ｋ’となるように予め符号化さ
れ、これを用いて、送信のために選択された部分集合か
ら２Ｎ次元記号が選択される。
【０００６】
【発明が解決しようとする課題】発明が解決しようとす
る課題は、前記の問題点を克服したトレリス符号化を行
う方法および装置を与えることである。
る課題は、前記の問題点を克服したトレリス符号化を行
う方法および装置を与えることである。
【０００７】
【課題を解決するための手段】前記のように、従来の技
術によれば、小数の情報ビットは、トレリス符号化がで
きないので、結果として符号化されずに残される。しか
し、本発明によれば、トレリス符号器の各状態から発生
することが許される状態遷移の数を整数の整数乗でない
数に制限することにより、小数ビットをトレリス符号化
することが可能である。さらに、本発明のトレリス符号
器では、異なる状態遷移は異なる確率で使用される。
術によれば、小数の情報ビットは、トレリス符号化がで
きないので、結果として符号化されずに残される。しか
し、本発明によれば、トレリス符号器の各状態から発生
することが許される状態遷移の数を整数の整数乗でない
数に制限することにより、小数ビットをトレリス符号化
することが可能である。さらに、本発明のトレリス符号
器では、異なる状態遷移は異なる確率で使用される。
【０００８】本発明の原理により、２次元１２階位相シ
フトキーイング（１２-ＰＳＫ）コンステレーション
（これは、２Ｄ記号あたり２．５情報ビットという小数
ビット・レートに耐え得る）を用いて、説明のための小
数ビットのトレリス符号を構成する。このトレリス符号
化方式は、セルラ移動無線用途、即ちフェーディング性
のチャネルを背景として示すが、さらに、フェーディン
グ性のチャネルへの用途に必要とされる時間変化性も有
する。
フトキーイング（１２-ＰＳＫ）コンステレーション
（これは、２Ｄ記号あたり２．５情報ビットという小数
ビット・レートに耐え得る）を用いて、説明のための小
数ビットのトレリス符号を構成する。このトレリス符号
化方式は、セルラ移動無線用途、即ちフェーディング性
のチャネルを背景として示すが、さらに、フェーディン
グ性のチャネルへの用途に必要とされる時間変化性も有
する。
【０００９】
【実施例】本発明の原理によれば、トレリス符号化通信
システムにおいて小数のビットをトレリス符号化するこ
とが可能である。具体的には、トレリス符号器の各状態
から始まる許される状態遷移の数を整数の整数乗でない
数に制限する。さらに、このトレリス符号器において
は、異なる状態遷移は異なる確率で使用される。
システムにおいて小数のビットをトレリス符号化するこ
とが可能である。具体的には、トレリス符号器の各状態
から始まる許される状態遷移の数を整数の整数乗でない
数に制限する。さらに、このトレリス符号器において
は、異なる状態遷移は異なる確率で使用される。
【００１０】本発明の概念が実施されるようなセルラ移
動無線などのフェージング性のチャネルに適用され、２
Ｄコンステレーションを用いるトレリス符号化変調シス
テムのブロック図を図１に示す。データ源２１０が、導
線２１１上に入力ビット・ストリームをｍ＝２．５ビッ
ト／２Ｄ記号の平均小数レートで生成する。このビット
・ストリームは、直列／並列変換器２２０に印加され
る。変換器２２０は、記号２つ分のビットを収集して、
導線２２１〜２２３上に５つの出力ビットを並列に与え
る。導線２２１〜２２３は、４次元（４Ｄ）前符号器２
３５に通じる。（前符号器２３５に適用する場合の「４
Ｄ」という形容詞の意味は、その符号器が２つの２Ｄ記
号周期に関係付けられたビットに関して動作するという
事実である。）前符号器２３５において、直列／並列変
換器２２０からの５つの出力ビットの中の３つ、即ち、
導線２２３上のそれらのビットが、小数ビット符号器２
３０によって２つのビット対に変換される。後者は、図
２の小数ビット変換器テーブルに示したように奇数の入
力ビットを偶数の出力グループへと分割するので、小数
ビット符号器として知られている。具体的には、小数ビ
ット符号器２３０において、図２に示したテーブルによ
って導線２２３上のビットを変換し、その出力を導線２
３１および２３２に与える。図２のテーブルから次のこ
とが分かる。即ち、導線２３１および２３２上の各対の
出力ビットは、３つのビット・パタン００、０１、およ
び１０がとれるだけであり、これらは、それぞれ３／
８、３／８、および１／４という異なる確率で使用され
る。さらに、図２は、出力ビット・パタンには１１が許
されないことを示している。
動無線などのフェージング性のチャネルに適用され、２
Ｄコンステレーションを用いるトレリス符号化変調シス
テムのブロック図を図１に示す。データ源２１０が、導
線２１１上に入力ビット・ストリームをｍ＝２．５ビッ
ト／２Ｄ記号の平均小数レートで生成する。このビット
・ストリームは、直列／並列変換器２２０に印加され
る。変換器２２０は、記号２つ分のビットを収集して、
導線２２１〜２２３上に５つの出力ビットを並列に与え
る。導線２２１〜２２３は、４次元（４Ｄ）前符号器２
３５に通じる。（前符号器２３５に適用する場合の「４
Ｄ」という形容詞の意味は、その符号器が２つの２Ｄ記
号周期に関係付けられたビットに関して動作するという
事実である。）前符号器２３５において、直列／並列変
換器２２０からの５つの出力ビットの中の３つ、即ち、
導線２２３上のそれらのビットが、小数ビット符号器２
３０によって２つのビット対に変換される。後者は、図
２の小数ビット変換器テーブルに示したように奇数の入
力ビットを偶数の出力グループへと分割するので、小数
ビット符号器として知られている。具体的には、小数ビ
ット符号器２３０において、図２に示したテーブルによ
って導線２２３上のビットを変換し、その出力を導線２
３１および２３２に与える。図２のテーブルから次のこ
とが分かる。即ち、導線２３１および２３２上の各対の
出力ビットは、３つのビット・パタン００、０１、およ
び１０がとれるだけであり、これらは、それぞれ３／
８、３／８、および１／４という異なる確率で使用され
る。さらに、図２は、出力ビット・パタンには１１が許
されないことを示している。
【００１１】同図に示したとおり、小数ビット符号器２
３０からの第１（第２）の出力グループは、導線２２１
（２２２）上の２つのビットによって表される。次に、
その第１（第２）の出力グループは、並列／直列変換器
２４０への３つの入力ビットを与えるために導線２２１
（２２２）と対にされる。変換器２４０は、その出力導
線２４１に、最初は導線２２１および２３１上の３ビッ
トを、次には導線２２２および２３２上の３ビットを、
というように交互に印加する。導線２４１上の３ビット
は、ビット変換器２４５に与えられ、そこで、図３に示
したビット変換器テーブルに従って変換される。ビット
変換器２４５の目的は、以下で説明するトレリス符号器
２６０の説明を簡単にするためである。ビット変換器２
４５の出力は、導線２５１を介してトレリス符号器２６
０に与えられる。後者は、図４に示した説明のための２
Ｄでレート３／４の１６状態トレリス符号器を実施す
る。トレリス符号器２６０の組み合わせ論理は、図４に
示した式に従って動作する。
３０からの第１（第２）の出力グループは、導線２２１
（２２２）上の２つのビットによって表される。次に、
その第１（第２）の出力グループは、並列／直列変換器
２４０への３つの入力ビットを与えるために導線２２１
（２２２）と対にされる。変換器２４０は、その出力導
線２４１に、最初は導線２２１および２３１上の３ビッ
トを、次には導線２２２および２３２上の３ビットを、
というように交互に印加する。導線２４１上の３ビット
は、ビット変換器２４５に与えられ、そこで、図３に示
したビット変換器テーブルに従って変換される。ビット
変換器２４５の目的は、以下で説明するトレリス符号器
２６０の説明を簡単にするためである。ビット変換器２
４５の出力は、導線２５１を介してトレリス符号器２６
０に与えられる。後者は、図４に示した説明のための２
Ｄでレート３／４の１６状態トレリス符号器を実施す
る。トレリス符号器２６０の組み合わせ論理は、図４に
示した式に従って動作する。
【００１２】本発明によれば、トレリス符号器２６０の
入力には可能なビット・パタンがすべて現れるわけでは
ない。Ｙ３nＹ２nに対しては、ビット・パタン１１が発
生することはないが、このことは、前記の４Ｄ前符号器
２３５を使用することによって可能となる。さらに、本
発明によれば、トレリス符号器２６０の各状態から発生
する状態遷移の数は、２またはその他の整数の累乗では
ないが、これを図５に示す。同図において、記入された
枠は許される状態遷移を表す。同図において、現在の各
状態からは、６つの状態遷移があるだけである。枠内の
数は、符号器がそれに対応する状態遷移を行ったときの
符号器の出力ビット・パタンＹ３nＹ２nＹ１nＹ０nを表
す。この出力ビット・パタンは、図６の１２ーＰＳＫコ
ンステレーションから２Ｄ記号を選ぶのに使用される。
さらに、トレリス符号器２６０への入力ビット・パタン
は異なる確率で現れるので、トレリス符号器２６０の現
在の状態からの異なる状態遷移は、同様に確からしくは
使用されない。以上の結果として、入力ビット・ストリ
ームの小数部分、即ちｍ＝２．５ビット／２Ｄ記号がト
レリス符号化される。さらに、４Ｄ前符号器およびトレ
リス図表の設計に関しては、次の点に注意を要する。即
ち、（１）１８０度離れた２Ｄ記号は、同じ確率で使用
され、かつ（２）すべてのトレリス状態が使用される。
入力には可能なビット・パタンがすべて現れるわけでは
ない。Ｙ３nＹ２nに対しては、ビット・パタン１１が発
生することはないが、このことは、前記の４Ｄ前符号器
２３５を使用することによって可能となる。さらに、本
発明によれば、トレリス符号器２６０の各状態から発生
する状態遷移の数は、２またはその他の整数の累乗では
ないが、これを図５に示す。同図において、記入された
枠は許される状態遷移を表す。同図において、現在の各
状態からは、６つの状態遷移があるだけである。枠内の
数は、符号器がそれに対応する状態遷移を行ったときの
符号器の出力ビット・パタンＹ３nＹ２nＹ１nＹ０nを表
す。この出力ビット・パタンは、図６の１２ーＰＳＫコ
ンステレーションから２Ｄ記号を選ぶのに使用される。
さらに、トレリス符号器２６０への入力ビット・パタン
は異なる確率で現れるので、トレリス符号器２６０の現
在の状態からの異なる状態遷移は、同様に確からしくは
使用されない。以上の結果として、入力ビット・ストリ
ームの小数部分、即ちｍ＝２．５ビット／２Ｄ記号がト
レリス符号化される。さらに、４Ｄ前符号器およびトレ
リス図表の設計に関しては、次の点に注意を要する。即
ち、（１）１８０度離れた２Ｄ記号は、同じ確率で使用
され、かつ（２）すべてのトレリス状態が使用される。
【００１３】トレリス符号器２６０の各出力ビット・パ
タンが、２Ｄコンステレーション写像器２６５によっ
て、図６に示したような１２ーＰＳＫコンステレーショ
ンから特定の２Ｄ記号へと写像される。トレリス符号器
２６０およびコンステレーション写像器２６５は共に、
特定のトレリス符号化変調方式を表す符号化変調回路２
７０を構成する。次に、コンステレーション写像器２６
５の出力---即ち、符号化変調回路２７０の出力---にお
ける２Ｄ記号Ｐnが、インタリーバ２８０によって処理
される。インタリーバ２８０の出力における２Ｄ記号Ｑ
nは、１２階差分位相シフトキーイング（１２ーＤＰＳ
Ｋ）変調器２８５によって差分的に符号化される。フェ
ーディング性のチャネルに対しては、信号の振幅および
搬送波の位相に早い変化が起こり得るため、ＤＰＳＫ
は、好ましい変調／復調方式である。図６に示した２Ｄ
コンステレーションから、１２ーＤＰＳＫ変調はπ／１
２だけシフトされるという効果により、２Ｄ記号０はπ
／１２ラジアンだけシフトされることに注意が必要であ
る。送信される信号のピーク電力対平均電力の比率を縮
小するには、π／１２シフトの１２ーＤＰＳＫ変調を使
用することが望ましい。１２-ＤＰＳＫ変調器２８５の
出力は、フェーディング性のチャネル４０を介して受信
機３０に伝送される。
タンが、２Ｄコンステレーション写像器２６５によっ
て、図６に示したような１２ーＰＳＫコンステレーショ
ンから特定の２Ｄ記号へと写像される。トレリス符号器
２６０およびコンステレーション写像器２６５は共に、
特定のトレリス符号化変調方式を表す符号化変調回路２
７０を構成する。次に、コンステレーション写像器２６
５の出力---即ち、符号化変調回路２７０の出力---にお
ける２Ｄ記号Ｐnが、インタリーバ２８０によって処理
される。インタリーバ２８０の出力における２Ｄ記号Ｑ
nは、１２階差分位相シフトキーイング（１２ーＤＰＳ
Ｋ）変調器２８５によって差分的に符号化される。フェ
ーディング性のチャネルに対しては、信号の振幅および
搬送波の位相に早い変化が起こり得るため、ＤＰＳＫ
は、好ましい変調／復調方式である。図６に示した２Ｄ
コンステレーションから、１２ーＤＰＳＫ変調はπ／１
２だけシフトされるという効果により、２Ｄ記号０はπ
／１２ラジアンだけシフトされることに注意が必要であ
る。送信される信号のピーク電力対平均電力の比率を縮
小するには、π／１２シフトの１２ーＤＰＳＫ変調を使
用することが望ましい。１２-ＤＰＳＫ変調器２８５の
出力は、フェーディング性のチャネル４０を介して受信
機３０に伝送される。
【００１４】受信機３０において、１２ーＤＰＳＫ復調
器３４０およびデインタリーバ３３０は、１２ーＤＰＳ
Ｋ変調器１４０およびインタリーバ１３０のそれぞれ逆
の動作を行う。従って、デインタリーバ３３０の出力
は、インタリーバ１３０の入力における２Ｄ記号Ｐnの
順序に対応し、受信はされてもチャネルが狂った順序の
２Ｄ記号＾Ｐn（図において「Ｐ」上に「〜」を冠した
表記を、明細書においては「＾Ｐ」と表す）である。デ
インタリーバ３３０の出力は、最尤復号器３００（例え
ば、ビタビ復号器）の入力であり、復号器３００は、送
信されたデータを復元するために、送信された２Ｄ記号
の最尤値について判断を行う。
器３４０およびデインタリーバ３３０は、１２ーＤＰＳ
Ｋ変調器１４０およびインタリーバ１３０のそれぞれ逆
の動作を行う。従って、デインタリーバ３３０の出力
は、インタリーバ１３０の入力における２Ｄ記号Ｐnの
順序に対応し、受信はされてもチャネルが狂った順序の
２Ｄ記号＾Ｐn（図において「Ｐ」上に「〜」を冠した
表記を、明細書においては「＾Ｐ」と表す）である。デ
インタリーバ３３０の出力は、最尤復号器３００（例え
ば、ビタビ復号器）の入力であり、復号器３００は、送
信されたデータを復元するために、送信された２Ｄ記号
の最尤値について判断を行う。
【００１５】図７のブロック図は、２Ｎ次元記号の周期
あたりの情報ビットの小数部分がトレリス符号化される
ような２Ｎ次元コンステレーションを用いるトレリス符
号化通信システムの送信器の部分である。データ源１１
０は、２Ｎ次元記号あたりｍ＝ｎ＋ｋ情報ビットという
平均レートで入力ビット・ストリームを導線１１１上に
生成する。ただし、ｎは正でありが整数ではなく、ｋ＞
０である（即ち、ｋ如何によって、ｍは整数になった
り、小数になったりする）。このビット・ストリーム
は、変換器／前符号器１５０に印加され、これによっ
て、出力ビットの連続するグループが導線１５１および
１５２に与えられ、各グループは、２Ｎ次元記号の各周
期に引き渡される。導線１５１上の出力ビットのグルー
プは、本発明の原理（説明済み）によりトレリス符号器
１７０に与えられる、即ち、導線１５１上の出力ビット
のグループは、入力ビット・ストリームの小数部分を表
し、ここでは、２Ｎ次元記号の周期当たりｎ情報ビット
によって表される。同様に、導線１５２上の出力ビット
のグループは、２Ｎ次元記号の周期当たりの情報ビット
の残り、即ち、ｋ（これは、小数であったり、そうでな
かったりするが、トレリス符号化はされない）を表す。
導線１７１上のトレリス符号化されたビットにより、２
Ｎ次元コンステレーション写像器１８０から２Ｎ次元記
号の特定の部分集合が選択される。導線１５２上の出力
ビットのグループは、コンステレーション写像器１８０
に印加される。ｋが従来の技術の場合のように小数であ
る場合、導線１５２上のこれらのビットも、変換器／前
符号器１５０において前もって符号化されていることが
ある。これらのビットにより、前記の選択された２Ｎ次
元部分集合から特定の２Ｎ次元記号が特定される。
あたりの情報ビットの小数部分がトレリス符号化される
ような２Ｎ次元コンステレーションを用いるトレリス符
号化通信システムの送信器の部分である。データ源１１
０は、２Ｎ次元記号あたりｍ＝ｎ＋ｋ情報ビットという
平均レートで入力ビット・ストリームを導線１１１上に
生成する。ただし、ｎは正でありが整数ではなく、ｋ＞
０である（即ち、ｋ如何によって、ｍは整数になった
り、小数になったりする）。このビット・ストリーム
は、変換器／前符号器１５０に印加され、これによっ
て、出力ビットの連続するグループが導線１５１および
１５２に与えられ、各グループは、２Ｎ次元記号の各周
期に引き渡される。導線１５１上の出力ビットのグルー
プは、本発明の原理（説明済み）によりトレリス符号器
１７０に与えられる、即ち、導線１５１上の出力ビット
のグループは、入力ビット・ストリームの小数部分を表
し、ここでは、２Ｎ次元記号の周期当たりｎ情報ビット
によって表される。同様に、導線１５２上の出力ビット
のグループは、２Ｎ次元記号の周期当たりの情報ビット
の残り、即ち、ｋ（これは、小数であったり、そうでな
かったりするが、トレリス符号化はされない）を表す。
導線１７１上のトレリス符号化されたビットにより、２
Ｎ次元コンステレーション写像器１８０から２Ｎ次元記
号の特定の部分集合が選択される。導線１５２上の出力
ビットのグループは、コンステレーション写像器１８０
に印加される。ｋが従来の技術の場合のように小数であ
る場合、導線１５２上のこれらのビットも、変換器／前
符号器１５０において前もって符号化されていることが
ある。これらのビットにより、前記の選択された２Ｎ次
元部分集合から特定の２Ｎ次元記号が特定される。
【００１６】以上の説明は、本発明の一実施例に関する
もので、この技術分野の当業者であれば、本発明の種々
の変形例が考えられるが、それらはいずれも本発明の技
術的範囲に包含される。例えば、本発明をトレリス符号
器、コンステレーション写像器などと個別の機能構成ブ
ロックによって実施されるものとして説明したが、それ
らの構成ブロックの中の任意の１つ以上の機能を適切な
プログラムされたプロセッサ、およびデジタル信号プロ
セッサ（ＤＳＰ）などを１つ以上用いて実現することも
可能である。さらに、フェーディング性のチャネルへの
応用という状況の範囲内で説明してきたが、本発明の原
理は、通信の他の分野にも適用することができる。例え
ば、本発明の原理は、データ通信で使用するためのモデ
ムの設計にも適用することができる。
もので、この技術分野の当業者であれば、本発明の種々
の変形例が考えられるが、それらはいずれも本発明の技
術的範囲に包含される。例えば、本発明をトレリス符号
器、コンステレーション写像器などと個別の機能構成ブ
ロックによって実施されるものとして説明したが、それ
らの構成ブロックの中の任意の１つ以上の機能を適切な
プログラムされたプロセッサ、およびデジタル信号プロ
セッサ（ＤＳＰ）などを１つ以上用いて実現することも
可能である。さらに、フェーディング性のチャネルへの
応用という状況の範囲内で説明してきたが、本発明の原
理は、通信の他の分野にも適用することができる。例え
ば、本発明の原理は、データ通信で使用するためのモデ
ムの設計にも適用することができる。
【００１７】以下の点にも注意を要する。即ち、異なる
数のトレリス状態を有するトレリス符号器、例えば８状
態トレリス符号器を使用することができる；信号点コン
ステレーションは、２Ｎ次元であれば、４Ｄコンステレ
ーション、あるいは１次元コンステレーションでも可能
である；さらに、信号点コンステレーションは、異なる
大きさのもの、例えば６ーＰＳＫも可能である。また、
コンステレーションは、多数の振幅および多数の位相を
有する直角振幅変調（ＱＡＭ）型でも可能である。
数のトレリス状態を有するトレリス符号器、例えば８状
態トレリス符号器を使用することができる；信号点コン
ステレーションは、２Ｎ次元であれば、４Ｄコンステレ
ーション、あるいは１次元コンステレーションでも可能
である；さらに、信号点コンステレーションは、異なる
大きさのもの、例えば６ーＰＳＫも可能である。また、
コンステレーションは、多数の振幅および多数の位相を
有する直角振幅変調（ＱＡＭ）型でも可能である。
【００１８】最後に、図２のビット変換器２４５によっ
て表したようなビット変換は、必要ではないが、本明細
書では、トレリス符号器の設計を簡単にするために使用
しただけである。
て表したようなビット変換は、必要ではないが、本明細
書では、トレリス符号器の設計を簡単にするために使用
しただけである。
【００１９】
【発明の効果】以上述べたように、本発明によれば、端
数のビットもトレリス符号化することができる。
数のビットもトレリス符号化することができる。
【図１】本発明が実施される小数ビットトレリス符号化
通信システムのブロック図である。
通信システムのブロック図である。
【図２】図１の小数ビット・システムにおいて使用され
る小数ビット符号器の動作を定義する真理値表である。
る小数ビット符号器の動作を定義する真理値表である。
【図３】図１の小数ビット・システムにおいて使用され
るビット変換器の動作を定義する真理値表である。
るビット変換器の動作を定義する真理値表である。
【図４】図１の小数ビット・システムにおいて使用され
る１６状態トレリス符号器のブロック図である。
る１６状態トレリス符号器のブロック図である。
【図５】図４の１６状態トレリス符号器の状態遷移マト
リックスである。
リックスである。
【図６】図１の小数ビット・システムにおいて使用され
る１２-ＰＳＫコンステレーションである。
る１２-ＰＳＫコンステレーションである。
【図７】本発明が実施されるもう１つのトレリス符号化
通信システムのブロック図である。
通信システムのブロック図である。
４０ フェーディング性のチャネル １１０ データ源 １５０ 変換器／前符号器 １７０ トレリス符号器 １８０ ２次元コンステレーション写像器 １９０ 変調器 ２１０ データ源 ２２０ 直列／並列変換器 ２３０ 小数ビット符号器 ２３５ ４Ｄ前符号器 ２４５ ビット変換器 ２５０ 変換器／前符号器 ２６０ トレリス符号器 ２６５ ２次元コンステレーション写像器 ２８０ インタリーバ ２８５ １２ーＤＰＳＫ ３００ 最尤復号器 ３３０ デインタリーバ ３４０ １２ーＤＰＳＫ復調器
Claims (14)
- 【請求項１】 ｍ＞０とし、記号周期につきｍデータ・
ビットの平均レートでデータ・ビットのストリームを受
信するステップと、 トレリス符号器における状態遷移の数が整数の整数乗に
等しくない場合、各記号周期に前記のｍデータ・ビット
の小数部分を符号化するために前記トレリス符号器を使
用するステップとを備えたことを特徴とするトレリス符
号化の方法。 - 【請求項２】 前符号化される（予め符号化される）出
力ビットの数が整数ｐで、複数の前符号化される出力ビ
ット・パタンが２pに満たないものとして、各記号周期
に複数の前符号化された出力ビット・パタンの１つを前
記トレリス符号器に与えるように、ｍデータ・ビットの
受信された前記ストリームを前符号化するステップをさ
らに備えたことを特徴とする請求項１記載の方法。 - 【請求項３】 前記複数の前符号化された出力ビット・
パタンの少なくとも１つが、前記複数の前符号化された
出力ビット・パタンの残りのパタンとは異なる確率で使
用されることを特徴とする請求項２記載の方法。 - 【請求項４】 前記の前符号化するステップが、 各記号周期に複数のビット・パタンの１つを与えるよう
に、所定数の記号周期にわたってｍデータ・ビットの前
記ストリームの一部を小数ビット符号化し、この時、前
記複数のビット・パタンの少なくとも１つが、前記複数
のビット・パタンの残りのものとは異なる確率で使用さ
れるようにするステップと、 各記号周期に前記複数の前符号化された出力ビット・パ
タンを与えるために、各記号周期に前記複数のビット・
パタンの前記の１つをメモリデータ・ビットの前記残り
の部分と結合させるステップとを備えたことを特徴とす
る請求項２記載の方法。 - 【請求項５】 Ｎを整数として、各記号周期に状態遷移
の数のそれぞれを多数の２Ｎ次元記号の中の１つに写像
するステップをさらに備え、これにより、前記写像する
ステップが、多数の記号周期にわたって２Ｎ次元記号の
ストリームを与えることを特徴とする請求項１記載の方
法。 - 【請求項６】 ｍ＞０として、記号周期あたりｍデータ
・ビットの平均レートでデータ・ビットのストリームを
受信するステップと、 トレリス符号器の少なくとも１つの状態遷移が異なる確
率で使用される場合、各記号周期に前記のｍデータ・ビ
ットの小数部分を符号化するために前記トレリス符号器
を使用するステップとを備えたことを特徴とするトレリ
ス符号化の方法。 - 【請求項７】 前符号化される出力ビットの数が整数ｐ
で、複数の前符号化される出力ビット・パタンが２pに
満たないものとして、各記号周期に複数の前符号化され
た出力ビット・パタンの１つを前記トレリス符号器に与
えるように、ｍデータ・ビットの受信された前記ストリ
ームを前符号化するステップをさらに備えたことを特徴
とする請求項６記載の方法。 - 【請求項８】 前記複数の前符号化された出力ビット・
パタンの少なくとも１つが、前記複数の前符号化された
出力ビット・パタンの残りのパタンとは異なる確率で使
用されることを特徴とする請求項７記載の方法。 - 【請求項９】 ｍ＞０とし、記号周期につきｍデータ・
ビットの平均レートでデータ・ビットのストリームを受
信する手段と、 トレリス符号器における状態遷移の数が整数の整数乗に
等しくない場合、各記号周期に前記のｍデータ・ビット
の小数部分をトレリス符号化するトレリス符号化手段と
を備えたことを特徴とするトレリス符号化の装置。 - 【請求項１０】 ｐを整数とし、前符号化される出力ビ
ット・パタンの数をｐビットとし、かつ複数の前符号化
される出力ビット・パタンが２pに満たないものとし
て、各記号周期に複数の前符号化された出力ビット・パ
タンの１つを前記トレリス符号化手段に与えるように、
ｍデータ・ビットの受信された前記ストリームを前符号
化する手段をさらに備えたことを特徴とする請求項９記
載の装置。 - 【請求項１１】 前記複数の前符号化された出力ビット
・パタンの少なくとも１つが、前記複数の前符号化され
た出力ビット・パタンの残りのパタンとは異なる確率で
使用されることを特徴とする請求項１０記載の装置。 - 【請求項１２】 前記の前符号化する手段が、 各記号周期に複数のビット・パタンの１つを与えるよう
に、所定数の記号周期にわたってｍデータ・ビットの前
記ストリームの一部を小数ビット符号化し、この時、前
記複数のビット・パタンの少なくとも１つが、前記複数
のビット・パタンの残りのものとは異なる確率で使用さ
れるようにする手段と、 各記号周期に前記複数の前符号化された出力ビット・パ
タンを与えるために、各記号周期に前記複数のビット・
パタンの前記の１つをメモリデータ・ビットの前記残り
の部分と結合させる手段とを備えたことを特徴とする請
求項１０記載の装置。 - 【請求項１３】 Ｎを整数として、各記号周期に状態遷
移の数のそれぞれを多数の２Ｎ次元記号の中の１つに写
像する手段をさらに備え、これにより、前記写像する手
段が、多数の記号周期にわたって２Ｎ次元記号のストリ
ームを与えることを特徴とする請求項１０記載の装置。 - 【請求項１４】 ｍ＞０として、記号周期あたりｍデー
タ・ビットの平均小数レートでデータ・ビットのストリ
ームを受信する手段と、 トレリス符号器の少なくとも１つの状態遷移が異なる確
率で使用される場合、各記号周期に前記のｍデータ・ビ
ットの小数部分をトレリス符号化する手段とを備えたこ
とを特徴とするトレリス符号化の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US758142 | 1991-09-12 | ||
| US07/758,142 US5216694A (en) | 1991-09-12 | 1991-09-12 | Trellis coding for fractional bits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07288554A true JPH07288554A (ja) | 1995-10-31 |
| JP2654321B2 JP2654321B2 (ja) | 1997-09-17 |
Family
ID=25050668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4264089A Expired - Lifetime JP2654321B2 (ja) | 1991-09-12 | 1992-09-08 | トレリス符号化の方法および装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5216694A (ja) |
| EP (1) | EP0541217B1 (ja) |
| JP (1) | JP2654321B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010505294A (ja) * | 2006-09-26 | 2010-02-18 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | シングルキャリア及びｓｃｂｔ通信システムにおいてｐａｐｒを減少させる方法及びシステム |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2686751B1 (fr) * | 1992-01-24 | 1997-03-28 | France Telecom | Procede de decodage a maximum de vraisemblance a treillis de decodage sous-echantillonne, et dispositif de decodage correspondant. |
| CA2116069C (en) * | 1993-02-19 | 1999-11-23 | Masao Ikekawa | Method and apparatus for error-control coding in a digital data communications system |
| US5530707A (en) * | 1994-03-09 | 1996-06-25 | At&T Corp. | Area-efficient decoders for rate-k/n convolutional codes and other high rate trellis codes |
| US5559561A (en) * | 1994-07-15 | 1996-09-24 | Lucent Technologies Inc. | Coded modulation with shaping gain and tomlinson precoding |
| US5960041A (en) * | 1995-09-21 | 1999-09-28 | Lucent Technologies Inc. | Method and apparatus for generating high rate codes for recording information on a magnetic medium |
| US5832044A (en) * | 1996-09-27 | 1998-11-03 | Elvino S. Sousa | Transmitter antenna diversity and fading-resistant modulation for wireless communication systems |
| US6715124B1 (en) * | 2000-02-14 | 2004-03-30 | Paradyne Corporation | Trellis interleaver and feedback precoder |
| US7251270B2 (en) * | 2000-06-20 | 2007-07-31 | Paradyne Corporation | Systems and methods for fractional bit rate encoding in a communication system |
| KR100454398B1 (ko) * | 2001-12-28 | 2004-10-26 | 한국전자통신연구원 | 적응형 모뎀 장치 및, 이에 적용되는 프래그머틱 복호기및 복호 방법 |
| JP5780796B2 (ja) * | 2011-03-24 | 2015-09-16 | オリンパス株式会社 | データ処理装置およびデータ処理方法 |
| JP5958115B2 (ja) * | 2012-06-25 | 2016-07-27 | アイコム株式会社 | 通信機および通信方法 |
| US10727951B2 (en) * | 2016-07-20 | 2020-07-28 | Nokia Of America Corporation | Low-complexity constellation shaping |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4483012A (en) * | 1983-04-18 | 1984-11-13 | At&T Information Systems | Differentially convolutional channel coding with expanded set of signalling alphabets |
| US4831635A (en) * | 1986-10-02 | 1989-05-16 | American Telephone And Telegraph Company | Trellis codes with spectral nulls |
| US4939555A (en) * | 1987-05-13 | 1990-07-03 | At&T Bell Laboratories | Trellis coding arrangement |
| US4901331A (en) * | 1989-05-19 | 1990-02-13 | American Telephone And Telegraph Company | Trellis codes with passband spectral nulls |
| US4941154A (en) * | 1989-05-30 | 1990-07-10 | At&T Bell Laboratories | Trellis coding method and arrangement for fractional bit rates |
| DE68915758T2 (de) * | 1989-07-07 | 1994-12-08 | Ibm | Blockkodierungsschema für die Übertragung von partiellen Bits. |
| US5214672A (en) * | 1990-04-06 | 1993-05-25 | Codex Corporation | Trellis precoding for fractional bits/baud |
| US5115453A (en) * | 1990-10-01 | 1992-05-19 | At&T Bell Laboratories | Technique for designing a multidimensional signaling scheme |
-
1991
- 1991-09-12 US US07/758,142 patent/US5216694A/en not_active Expired - Lifetime
-
1992
- 1992-09-03 EP EP92308003A patent/EP0541217B1/en not_active Expired - Lifetime
- 1992-09-08 JP JP4264089A patent/JP2654321B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010505294A (ja) * | 2006-09-26 | 2010-02-18 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | シングルキャリア及びｓｃｂｔ通信システムにおいてｐａｐｒを減少させる方法及びシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0541217A1 (en) | 1993-05-12 |
| JP2654321B2 (ja) | 1997-09-17 |
| US5216694A (en) | 1993-06-01 |
| EP0541217B1 (en) | 1996-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3286356B2 (ja) | フェージングチャネル用多次元トレリスコード化変調方法及び装置 | |
| EP0486729B1 (en) | Coded modulation for mobile radio | |
| US5548615A (en) | Methods and apparatus for rotationally invariant multilevel coding | |
| US4941154A (en) | Trellis coding method and arrangement for fractional bit rates | |
| US5398073A (en) | Concatenated coded vestigial sideband modulation for high definition television | |
| US6954492B1 (en) | Method of differential encoding a precoded multiple modulus encoder | |
| JP3115735B2 (ja) | データ送受信装置および方法 | |
| US6487244B1 (en) | System and method for transmitting special marker symbol | |
| JPH07154443A (ja) | 通信チャネルを介してデータを伝送する方法 | |
| US6101223A (en) | System and method for optimizing the uncoded modulation of circular constellations using circular precoding and nonlinear encoding | |
| US4939555A (en) | Trellis coding arrangement | |
| JP2654321B2 (ja) | トレリス符号化の方法および装置 | |
| JP2799719B2 (ja) | ディジタル信号符号化装置 | |
| WO2002037742A2 (en) | Super-orthogonal space-time trellis codes, and applications thereof | |
| EP0287586B1 (en) | Data transmission system and method for use therein | |
| JP2779973B2 (ja) | 変調方式用トレリスコーディング | |
| US6993067B1 (en) | Fractional bit rate encoding in a pulse amplitude modulation communication system | |
| WO2002015411A2 (en) | Unified technique for multi-rate trellis coding and decoding | |
| Yang et al. | Efficient design of trellis coded CPFSK | |
| Ungerboeck et al. | Codes for QPSK modulation with invariance under 90 degrees rotation | |
| Riedel et al. | Optimal Ring Codes for Phase-Modulated Communication Systems | |
| WO2018196976A1 (en) | Transmitter and receiver for delayed bit-interleaved code modulation | |
| JPH02113754A (ja) | 符号化変復調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080523 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 16 |