JPH0247896B2 - - Google Patents
Info
- Publication number
- JPH0247896B2 JPH0247896B2 JP58090787A JP9078783A JPH0247896B2 JP H0247896 B2 JPH0247896 B2 JP H0247896B2 JP 58090787 A JP58090787 A JP 58090787A JP 9078783 A JP9078783 A JP 9078783A JP H0247896 B2 JPH0247896 B2 JP H0247896B2
- Authority
- JP
- Japan
- Prior art keywords
- winding
- flip
- input
- flop
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004804 winding Methods 0.000 claims description 24
- 230000008054 signal transmission Effects 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/601—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors using transformer coupling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
この発明は、パワートランジスタ等のスイツチ
ング素子に対してオン、オフ信号を電気的に絶縁
して伝達するための信号伝達回路に関する。一般
に、この種の回路は信号伝達速度の速いこと、ま
た回路構成が簡単で、かつ安価であることが望ま
しい。
ング素子に対してオン、オフ信号を電気的に絶縁
して伝達するための信号伝達回路に関する。一般
に、この種の回路は信号伝達速度の速いこと、ま
た回路構成が簡単で、かつ安価であることが望ま
しい。
第１図は信号伝達回路の従来例を示す回路図、
第２図はその動作を説明するための各部波形図で
ある。第１図において、１は抵抗、２は絶縁トラ
ンス、２1，２2はその１次、２次巻線、３は抵抗
３１，３５、コンデンサ３２、インバータ３３，
３４からなる１入力フリツプフロツプ、４はバツ
フアアンプ、５はパワートランジスタの如きスイ
ツチング素子である。
第２図はその動作を説明するための各部波形図で
ある。第１図において、１は抵抗、２は絶縁トラ
ンス、２1，２2はその１次、２次巻線、３は抵抗
３１，３５、コンデンサ３２、インバータ３３，
３４からなる１入力フリツプフロツプ、４はバツ
フアアンプ、５はパワートランジスタの如きスイ
ツチング素子である。
ここで、第２図も参照してその動作を説明す
る。
る。
絶縁トランス２の１次側巻線２1に、パワート
ランジスタ５を駆動するための、第２図イに示さ
れる如き信号Ａが与えられると、その２次側巻線
２2には第２図ロの如き信号Ｂが誘起される。す
なわち、信号Ａが正に反転するとき正の微分パル
スB1が、また、信号Ａが正に反転するとき負の
微分パルスB2がそれぞれ出力される。なお、こ
の微分パルスの幅は、抵抗１の抵抗値R1とトラ
ンス２のインダクタンスによつて決まる。ここ
で、トランス２次側巻線２2の巻き始め（図中に
（・）印を付して示す。）は、インバータ３３，３
４の入力へ接続される一方、その巻終りはインバ
ータ３３，３４のしきい値電圧にセツトされる。
例えば、入力インピーダンスが非常に高いＣ−
MOS（相補形−MOS）ロジツクIC回路等では、
一般に電源電圧の1/2近くにしきい値があるので、
正（VCC）と負（VSS）の電源電圧が等しい場合
には、零ボルトに接続される。こうして誘起され
た微分パルスは、インバータ３３，３４、抵抗３
１，３５等からなる１入力フリツプフロツプ回路
（FFと略記することもある。）３を与えられる。
FF３では正の微分パルスが入力されると、その
出力は正に反転し、この微分パルスがなくなつて
も正の所定値に保持され、同様に、負の微分パル
スのときは、その出力は負に反転し、以後は正の
微分パルスが与えられる迄、負の所定値に保持さ
れる。つまり、１入力フリツプフロツプは、原理
的には２段のインバータからなり、２段目のイン
バータ出力を１段目のインバータの入力にフイー
ドバツクすることにより、入力信号を保持するも
のであることから、その出力波形は、第２図ニの
如く表わされる。なお、このとき、インバータ３
３の入力波形は第２図ハの如く示され、図中の
B1′，B2′の値は、それぞれ B1′＝R2／R2＋R3VCC、B2′＝R2／R2＋R3VSS の如く表わされる。ここに、R2、R3はそれぞれ
抵抗３１，３５の抵抗値であり、VCCは正の電源
電圧、VSSは負の電源電圧である。こうして、信
号Ａはトランス２により電気的に絶縁されるとと
もに、FF３により復元され、バツフアアンプ４
を介してパワートランジスタ５に伝達され、これ
がオン、オフ駆動される。なお、バツフアアンプ
４の出力もFF３の出力Ｃと同じく、第２図ニの
如くなる。
ランジスタ５を駆動するための、第２図イに示さ
れる如き信号Ａが与えられると、その２次側巻線
２2には第２図ロの如き信号Ｂが誘起される。す
なわち、信号Ａが正に反転するとき正の微分パル
スB1が、また、信号Ａが正に反転するとき負の
微分パルスB2がそれぞれ出力される。なお、こ
の微分パルスの幅は、抵抗１の抵抗値R1とトラ
ンス２のインダクタンスによつて決まる。ここ
で、トランス２次側巻線２2の巻き始め（図中に
（・）印を付して示す。）は、インバータ３３，３
４の入力へ接続される一方、その巻終りはインバ
ータ３３，３４のしきい値電圧にセツトされる。
例えば、入力インピーダンスが非常に高いＣ−
MOS（相補形−MOS）ロジツクIC回路等では、
一般に電源電圧の1/2近くにしきい値があるので、
正（VCC）と負（VSS）の電源電圧が等しい場合
には、零ボルトに接続される。こうして誘起され
た微分パルスは、インバータ３３，３４、抵抗３
１，３５等からなる１入力フリツプフロツプ回路
（FFと略記することもある。）３を与えられる。
FF３では正の微分パルスが入力されると、その
出力は正に反転し、この微分パルスがなくなつて
も正の所定値に保持され、同様に、負の微分パル
スのときは、その出力は負に反転し、以後は正の
微分パルスが与えられる迄、負の所定値に保持さ
れる。つまり、１入力フリツプフロツプは、原理
的には２段のインバータからなり、２段目のイン
バータ出力を１段目のインバータの入力にフイー
ドバツクすることにより、入力信号を保持するも
のであることから、その出力波形は、第２図ニの
如く表わされる。なお、このとき、インバータ３
３の入力波形は第２図ハの如く示され、図中の
B1′，B2′の値は、それぞれ B1′＝R2／R2＋R3VCC、B2′＝R2／R2＋R3VSS の如く表わされる。ここに、R2、R3はそれぞれ
抵抗３１，３５の抵抗値であり、VCCは正の電源
電圧、VSSは負の電源電圧である。こうして、信
号Ａはトランス２により電気的に絶縁されるとと
もに、FF３により復元され、バツフアアンプ４
を介してパワートランジスタ５に伝達され、これ
がオン、オフ駆動される。なお、バツフアアンプ
４の出力もFF３の出力Ｃと同じく、第２図ニの
如くなる。
しかしながら、かかる方式には、以下の如き欠
点がある。
点がある。
(1) １入力フリツプフロツプ回路を構成するイン
バータ３３には、しきい値のバラツキがあるた
め、トランス２次側における電位の設定が困難
であること、また、その入力インピーダンスが
低く、これが入力電圧によつて変化する場合
は、抵抗３１，３５の抵抗値を決めるのが困難
である。このため、インバータ３３はしきい値
のバラツキが少ないこと、高入力インピーダン
スであること等の種々の制約を受けることにな
る。
バータ３３には、しきい値のバラツキがあるた
め、トランス２次側における電位の設定が困難
であること、また、その入力インピーダンスが
低く、これが入力電圧によつて変化する場合
は、抵抗３１，３５の抵抗値を決めるのが困難
である。このため、インバータ３３はしきい値
のバラツキが少ないこと、高入力インピーダン
スであること等の種々の制約を受けることにな
る。
(2) インバータ３３の入力側には、一般的にその
入力容量や種々の浮遊容量が存在するが、これ
がトランス２次側に発生する微分パルスによつ
て充、放電されるため、その入力端子電圧（第
２図ハ参照）の立上り、立下りが悪くなり、信
号伝達速度が遅くなるという欠点がある。この
ため、実際には、第１図に示す如くコンデンサ
３２を抵抗３１と並列に挿入して、伝達速度を
速める等の措置が講じられるのが普通である。
入力容量や種々の浮遊容量が存在するが、これ
がトランス２次側に発生する微分パルスによつ
て充、放電されるため、その入力端子電圧（第
２図ハ参照）の立上り、立下りが悪くなり、信
号伝達速度が遅くなるという欠点がある。この
ため、実際には、第１図に示す如くコンデンサ
３２を抵抗３１と並列に挿入して、伝達速度を
速める等の措置が講じられるのが普通である。
(3) 全体的に部品点数が多くなる。
この発明は上記に鑑みてなされたもので、簡単
かつ安価で、しかも高速な信号伝達が可能な絶縁
形信号伝達回路を提供することを目的とする。
かつ安価で、しかも高速な信号伝達が可能な絶縁
形信号伝達回路を提供することを目的とする。
絶縁トランスとスイツチング素子との間に通常
の２入力タイプのフリツプフロツプ回路を設ける
とともに、絶縁トランスの２次側巻線を２分割
し、その一方の巻線の巻始めと他方の巻線の巻終
りとを共通にしてフリツプフロツプ回路のしきい
値以上の電位点に接続し、かつ前記一方の巻線の
巻終りと他方の巻線の巻始めをフリツプフロツプ
回路の２つの入力端子にそれぞれ接続するように
した点にある。
の２入力タイプのフリツプフロツプ回路を設ける
とともに、絶縁トランスの２次側巻線を２分割
し、その一方の巻線の巻始めと他方の巻線の巻終
りとを共通にしてフリツプフロツプ回路のしきい
値以上の電位点に接続し、かつ前記一方の巻線の
巻終りと他方の巻線の巻始めをフリツプフロツプ
回路の２つの入力端子にそれぞれ接続するように
した点にある。
第３図はこの発明の実施例を示す回路図、第４
図はその動作を説明するための各部波形図であ
る。第３図からも明らかなように、この実施例
は、第１図に示される１入力フリツプフロツプの
かわりに、通常の２入力タイプのフリツプフロツ
プ回路３′を設けるとともに、２次側巻線を巻線
２21，２22の２つに分割し、巻線２21の巻始めと
巻線２22の巻終りとを共通してフリツプフロツプ
３′のしきい値以上の電位レベルにある点Ｐ（例え
ば、しきい値が電源電圧の1/2以下で、伝達おく
れの短いTTL（Transistor Transiston Lagic）
等では、電源VCCとVSSとが等しければ、零ボル
トになる点）に接続し、巻線２21の巻終りと巻線
２22の巻始めをフリツプフロツプ回３′の各入力
端（セツト、リセツト端子）にそれぞれ接続した
点が特徴であり、その他は第１図と同様である。
図はその動作を説明するための各部波形図であ
る。第３図からも明らかなように、この実施例
は、第１図に示される１入力フリツプフロツプの
かわりに、通常の２入力タイプのフリツプフロツ
プ回路３′を設けるとともに、２次側巻線を巻線
２21，２22の２つに分割し、巻線２21の巻始めと
巻線２22の巻終りとを共通してフリツプフロツプ
３′のしきい値以上の電位レベルにある点Ｐ（例え
ば、しきい値が電源電圧の1/2以下で、伝達おく
れの短いTTL（Transistor Transiston Lagic）
等では、電源VCCとVSSとが等しければ、零ボル
トになる点）に接続し、巻線２21の巻終りと巻線
２22の巻始めをフリツプフロツプ回３′の各入力
端（セツト、リセツト端子）にそれぞれ接続した
点が特徴であり、その他は第１図と同様である。
こうすることによつて、トランスの１次巻線２
１に、第１図と同様の、第４図イで示される如き
信号Ａが与えられると、巻線２21，２22からは、
それぞれ第４図ロ，ハの如く互いに異なる極性の
微分パルスＥ，Ｂが誘起されるので、フリツプフ
ロツプ３′は、これら信号の極性に応じて動作し、
その出力からは第４図ニに示される如き波形の信
号が得られることになる。つまり、フリツプフロ
ツプ３′によつて、トランスの１次側に与えられ
る信号Ａと同様の信号が復元されるので、これに
よりパワートランジスタの如きスイツチング素子
５を駆動することができる。この場合、フリツプ
フロツプ回路３′はゲートのみで構成され、抵抗
等の素子が含まれていないので、該ゲートの動作
時間だけで決まる極めて早い時間で、信号Ａと同
様の信号を得ることが可能となる。なお、第３図
において、その２次側回路を複数個設けることに
より、１次側回路はそのまゝにして、スイツチン
グ素子を直列駆動することができる。
１に、第１図と同様の、第４図イで示される如き
信号Ａが与えられると、巻線２21，２22からは、
それぞれ第４図ロ，ハの如く互いに異なる極性の
微分パルスＥ，Ｂが誘起されるので、フリツプフ
ロツプ３′は、これら信号の極性に応じて動作し、
その出力からは第４図ニに示される如き波形の信
号が得られることになる。つまり、フリツプフロ
ツプ３′によつて、トランスの１次側に与えられ
る信号Ａと同様の信号が復元されるので、これに
よりパワートランジスタの如きスイツチング素子
５を駆動することができる。この場合、フリツプ
フロツプ回路３′はゲートのみで構成され、抵抗
等の素子が含まれていないので、該ゲートの動作
時間だけで決まる極めて早い時間で、信号Ａと同
様の信号を得ることが可能となる。なお、第３図
において、その２次側回路を複数個設けることに
より、１次側回路はそのまゝにして、スイツチン
グ素子を直列駆動することができる。
以上のように、この発明によれば、絶縁トラン
スの２次側巻線を２分割し、各巻線の各一端を互
いに逆極性となるように２入力フリツプフロツプ
の各入力端子にそれぞれ接続する一方、各巻線の
各他端は共通にしてフリツプフロツプのしきい値
以上の電位点に接続することにより、抵抗を省略
することができ、したがつて、フリツプフロツプ
入力側に存在する浮遊容量等をより早く放電しう
るので、信号伝達おくれを短縮することが可能で
ある。このため、素子によるしきい値のバラツキ
を考慮する必要がなく、また、入力インピーダン
スが低くて動作速度が速いTTL等でも問題なく
使用することができる。
スの２次側巻線を２分割し、各巻線の各一端を互
いに逆極性となるように２入力フリツプフロツプ
の各入力端子にそれぞれ接続する一方、各巻線の
各他端は共通にしてフリツプフロツプのしきい値
以上の電位点に接続することにより、抵抗を省略
することができ、したがつて、フリツプフロツプ
入力側に存在する浮遊容量等をより早く放電しう
るので、信号伝達おくれを短縮することが可能で
ある。このため、素子によるしきい値のバラツキ
を考慮する必要がなく、また、入力インピーダン
スが低くて動作速度が速いTTL等でも問題なく
使用することができる。
なお、この発明は、時間遅れの少ない絶縁形信
号伝達回路として高周波信号から直流信号まで取
り扱うことができるため、広い分野にわたつて適
用することが可能である。
号伝達回路として高周波信号から直流信号まで取
り扱うことができるため、広い分野にわたつて適
用することが可能である。
第１図は信号伝達回路の従来例を示す回路図、
第２図はその動作を説明する各部波形図、第３図
はこの発明の実施例を示す回路図、第４図はその
動作を説明する各部波形図である。 符号説明、１，３１，３５……抵抗、２……絶
縁トランス、３……１入力フリツプフロツプ、
３′……２入力フリツプフロツプ、３２……コン
デンサ、３３，３４……インバータ、４……バツ
フアアンプ、５……スイツチング素子（パワート
ランジスタ）。
第２図はその動作を説明する各部波形図、第３図
はこの発明の実施例を示す回路図、第４図はその
動作を説明する各部波形図である。 符号説明、１，３１，３５……抵抗、２……絶
縁トランス、３……１入力フリツプフロツプ、
３′……２入力フリツプフロツプ、３２……コン
デンサ、３３，３４……インバータ、４……バツ
フアアンプ、５……スイツチング素子（パワート
ランジスタ）。
Claims (1)
- １ 所定のスイツチング素子をオン、オフする駆
動信号を絶縁トランスおよび２入力フリツプフロ
ツプ回路を介して伝達する絶縁形信号伝達回路で
あつて、該絶縁トランスの二次側巻線は二分割さ
れ、その一方の巻線の巻始めと他方の巻線の巻終
りとがともに前記フリツプフロツプ回路のしきい
値電圧以上にある所定の電位点に接続され、かつ
前記一方の巻線の巻終りと他方の巻線の巻始めが
該フリツプフロツプ回路の各入力端子にそれぞれ
接続されてなることを特徴とする絶縁形信号伝達
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58090787A JPS59216325A (ja) | 1983-05-25 | 1983-05-25 | 絶縁形信号伝達回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58090787A JPS59216325A (ja) | 1983-05-25 | 1983-05-25 | 絶縁形信号伝達回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59216325A JPS59216325A (ja) | 1984-12-06 |
| JPH0247896B2 true JPH0247896B2 (ja) | 1990-10-23 |
Family
ID=14008305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58090787A Granted JPS59216325A (ja) | 1983-05-25 | 1983-05-25 | 絶縁形信号伝達回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59216325A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63198219U (ja) * | 1987-06-08 | 1988-12-20 | ||
| WO2022190168A1 (ja) * | 2021-03-08 | 2022-09-15 | 三菱電機株式会社 | 信号絶縁回路 |
-
1983
- 1983-05-25 JP JP58090787A patent/JPS59216325A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59216325A (ja) | 1984-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4797585A (en) | Pulse generating circuit in a semiconductor integrated circuit and a delay circuit therefor | |
| KR100224138B1 (ko) | 출력 버퍼 회로 | |
| US4874971A (en) | Edge-sensitive dynamic switch | |
| EP0072686A2 (en) | A buffer circuit including inverter circuitry | |
| JP3038094B2 (ja) | 半導体集積回路装置の出力回路 | |
| US6441663B1 (en) | SOI CMOS Schmitt trigger circuits with controllable hysteresis | |
| EP0239762B1 (en) | Buffer circuit | |
| EP0549296B1 (en) | R.F. Mixer | |
| US5621342A (en) | Low-power CMOS driver circuit capable of operating at high frequencies | |
| US4694206A (en) | Drive circuit for a power field effect transistor | |
| EP0055073B1 (en) | Improvements in or relating to electronic clock generators | |
| JPH0793556B2 (ja) | 電子フリツプフロツプ回路 | |
| GB2128832A (en) | Improvements in or relating to interface circuits for synchronisation signal generators | |
| JPH0247896B2 (ja) | ||
| JPH01195720A (ja) | 半導体集積回路 | |
| US3728559A (en) | Hybrid high speed ecl to p-channel mos clock driver | |
| US7719861B2 (en) | Signal differentiation with differential conversion circuit | |
| US3536933A (en) | High speed divide-by-two dual transistor circuit | |
| JP2581851B2 (ja) | ヒューズ検出回路 | |
| KR100410813B1 (ko) | 반도체소자의고속저전력구동회로를구현하기위한인버터 | |
| JPS61170130A (ja) | 出力インバ−タの貫通電流防止回路 | |
| JPS6334658B2 (ja) | ||
| JPS59215123A (ja) | 半導体論理回路装置 | |
| JPH0541646A (ja) | トランス駆動回路 | |
| JPS61100019A (ja) | 増幅器 |