JPH0247741A

JPH0247741A - メモリアドレスのデコード方式

Info

Publication number: JPH0247741A
Application number: JP19836188A
Authority: JP
Inventors: Katsuki Okamura; 岡村　克樹
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1988-08-09
Filing date: 1988-08-09
Publication date: 1990-02-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は電子計算機のメモリアドレスのデコードに関
するものである。

〔従来の技術〕

第３図は従来のメモリアドレスのデコード回路を示すも
のであり２図において、（１）はメモリのアドレスを指
定するためのｎ個のスイッチ、（２）はスイッチ（１）
の出力ＩＩ、（３１はＣＰＵまたはバス上のアドレス線
、（４）はスイッチの出力線（２）とアドレス線（３）
を比較するための比較回路、（５）はスイッチの出力線
（２）とアドレス線（３）が一致したことを比較回路（
４）が検出しｔ：ことを示すメモクセ１／クト信号であ
る。

次に動作について説明する。電子計算機の設置時にシス
テム４構成に合わせてメモリのアドレスを設定するため
に、ユーザーはスイッチ（１）のｎ個のスイッチを設定
する。電子計算機に電源が投入されろとスイッチの出力
！　（２］の値が確定する。ｃＰＵがメモリにアクセス
するためにアドレス線（３）が出力されると、比較＠路
（４）（よスイッチの出力線（２）とアドレス線（３）
を比較し一致した場合にメモリのセレクト線（５）をア
クティブにする。その結果メモリへのアクセスが可能と
なり、メモリのアドレスが決定されろ。

〔発明が解決しようとする課題〕

従来のメモリのアドレスデコード回路は以上のように構
成されているので、電子計算機の設置時にメモリのアド
レスを指定するためにスイッチを設定しなければならず
、設置のために専門知識が必要で、また、スイッチ設定
を誤まると回路素子が破壊されるなどの課題があった。

この発明は上記のような課題を解消するためになされた
もので、ユーザーによるスイッチの設定を行うことなく
、メモリのアドレスを決定することのできるメモリアド
レスのデコード方式を得ろことを目的とする。

〔課題を解決するための手段〕

この発明に係るメモリアドレスのデコード方式は、出力
命令により設定するアドレス指定レジスタと２出力命令
により設定するデコード有効レジスタと、上記レジスタ
を設定するための初期設定プログラムを組み合せたもの
である。

〔作　用〕

この発明におけるメモリアドレスは、初期設定プログラ
ムが他のメモリの無い領域を検出してアドレス設定レジ
スタに設定した値により決定されろ。

〔発明の実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、　（ｌａ）はメモリのアドレスを指定する
アドレス指定レジスタ、　　（Ｉｂ）はメモリへのアク
セスを有効にするためのデコード有効レジスタ、　（２
ａ）はアドレス指定レジスタ（１ａ）の出力線。

（２ｂ）はデコード有効レジスタ（１ｂ）の出力１．（
３１１；ｔＣＰＵまたはバス上のアドレス線、（４）は
アドレス指定レジスタの出力線（２ａ）とアドレス線（
３）を比較するための比較回路、　（５ａ）はアドレス
指定レジスタの出力線（２ａ）とアドレス線が一致した
乙とを比較回路（４）が検出したことを示すアドレス一
致信号。

（５）はデコード有効レジスタの出力線（２ｂ）とアド
レス一致信号（５ａ）が共にアクティブなことを示すメ
モリセレクト信号、（６）ばＣＰＵまたはバス上のデー
タ線、　　（７ａ）はアドレス指定レジスタ（］　ａ）
にデータをセントするための出力命令のデコード線。

（７ｂ）はデコード有効レジスタにデータをセットする
ための出力命令のデコード線、（８）はリセット信号で
ある。第２図は初期設定プログラムのフローチャートで
ある。

次に動作について説明する。電子計算機に電源が投入さ
れるとリセット信号（８）が出力されデコード有効レジ
スタ（１ｂ）がリセットされる。そのため。

デコード有効レジスタの出力線（２ｂ）により、メモリ
セレクト信号（５）はアクティブになることはなく。

メモリはアドレスを持たない。この状態で初期設定プロ
グラムが実行される。ステップ（２１）では。

変数Ａに０が代入される。ステップ（２２）では、変数
Ａで示されるアドレスにメモリが存在しているかを調べ
、メモリが無い場合はステップ（２４）へ。

メモリが有る場合はステップ（２３）へ進む。ステップ
（２３）で（よ、変数Ａに定数りを加えステップ（２２
）へ戻る。定数りはメモリの最小構成単位を示す値であ
る。ステップ（２４）では、変数Ａの値をアドレス指定
レジスタにセットするための出力命令を行う。出力命令
を行うと、デコード線（７ａ）とデータ線（６）により
、アドレス指定レジスタ（１ａ）に変数Ａの値がセット
されろ。ステップ（２５）では、デコード有効レジスタ
（１ｂ）を“有効″状態にセットするための出力命令を
行う。出力命令を行うと、デコードｉ　（７ｂ）とデー
タ線（６）により、デコード有効レジスタがセットされ
アドレスデコードが有効になる。上記動作により、メモ
リアドレスのデコード回路の初期設定が完了する。初期
設定プログラムの実行後に、ＣＰＵがメモリにアクセス
するためにアドレス線（３）が出力されると、比較回路
（４）はアドレス指定レジスタの出力′Ｒ（２ａ）とア
ドレスｉ　ｆ３１を比較し一致した場合にアドレス一致
信号（５ａ）をアクティブにする。このとき、デコード
有効レジスタの出力線（５ａ）が゛′有効°”状態にな
っているので、メモリセレクト（５）がアクティブにな
る。その結果メモリへのアクセスが可能となり、メモリ
のアドレスは初期設定プログラムがセットした値に決定
される。

なお、上記実施例ではメモリアドレスのデコード回路が
１個の場合について説明したが、第１図に示すメモリア
ドレスのデコード回路を複数個設け、初期設定プログラ
ムのステップ（２１）からステップ（２５）を複数回実
行してもよい。

また、上記実施例では連続したアドレスにメモリを配置
する場合について説明したが２手記設定プログラムの変
更により、不連続な特定のアドレスに配置してもよく、
上記実施例と同様の効果を奏する。

〔発明の効果〕

以上のように、この発明によればメモリアドレスのデコ
ード方式をアドレス指定レジスタとデコード有効レジス
タを備えｔこメモリアドレスのデコード回路と他のメモ
リの無い領域にデコード範囲を設定する初期設定プログ
ラムで構成したので。

ユーザーによる初期設定を省略することができ。

誤まった設定による回路素子の破壊を防止することがで
きろ。

【図面の簡単な説明】

第１図はこの発明の一実施例によるメモリアドレスのデ
コード回路、第２図はこの発明の実施例による初期設定
プログラムのフローチャート、第３図は従来のメモリア
ドレスのデコード回路である。（１）はスイッチ、　（Ｉａ）はアドレス指定レジスタ
。（１ｂ）はデコード有効レジスタ、（２）はスイッチの
出力線、　（２ａ）はアドレス指定レジスタの出力線、
　（２ｂ）ばデコード有効レジスタの出力線ｉ３１はア
ドレスｉ、（４１は比較回路、（５）はメモリセレクト
信号、　（５ａ）ばアドレス一致信号、（６）はデータ
線、　（７ａ）はアドレス指定レジスタのデコード線、
　　（７ｂｌはデコード有効レジスタのデコード線、（
８）はリセット信号。なお２図中、同一符号は同一または相当部分を示す。

Claims

【特許請求の範囲】

メモリのアドレスデコード回路において、出力命令によ
り設定できるアドレス指定レジスタと、出力命令により
設定できるデコード有効レジスタとを備え、初期設定プ
ログラムにより他のメモリのない領域にデコード範囲を
設定することを特徴としたメモリアドレスのデコード方
式。