JPH0247555A - デジタル波形表示装置 - Google Patents
デジタル波形表示装置Info
- Publication number
- JPH0247555A JPH0247555A JP19839088A JP19839088A JPH0247555A JP H0247555 A JPH0247555 A JP H0247555A JP 19839088 A JP19839088 A JP 19839088A JP 19839088 A JP19839088 A JP 19839088A JP H0247555 A JPH0247555 A JP H0247555A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- stored
- ground
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 56
- 238000005259 measurement Methods 0.000 claims description 46
- 238000012937 correction Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 12
- 238000005070 sampling Methods 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/20—Cathode-ray oscilloscopes
- G01R13/22—Circuits therefor
- G01R13/34—Circuits for representing a single waveform by sampling, e.g. for very high frequencies
- G01R13/345—Circuits for representing a single waveform by sampling, e.g. for very high frequencies for displaying sampled signals by using digital processors by intermediate A.D. and D.A. convertors (control circuits for CRT indicators)
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、デジタル波形表示装置に関するものであり、
詳しくは自動零点校正の改良に関するものである。
詳しくは自動零点校正の改良に関するものである。
（従来の技術）
第４図は、従来のデジタル波形表示装置の一例を示す構
成説明図である。第４図において、１はアナログ入力信
号Ａ ｉｎと接地電位ＶＩＪを選択的に出力する切換ス
イッチである。この切換スイッチ１の出力信号Ｓ、は増
幅器２に加えられている。
成説明図である。第４図において、１はアナログ入力信
号Ａ ｉｎと接地電位ＶＩＪを選択的に出力する切換ス
イッチである。この切換スイッチ１の出力信号Ｓ、は増
幅器２に加えられている。
増幅器２の出力信号Ｓａはデジタル化回路３に加えられ
、デジタル信号Ｓｄに変換される。４はデジタル化回路
３から出力されるデジタル信号ｓｄを格納する第１のメ
モリであり、アナログ入力信号Ａ ｉｒＬに関連した複
数個の測定データと接地電位■９に関連した複数個の接
地データを格納する。
、デジタル信号Ｓｄに変換される。４はデジタル化回路
３から出力されるデジタル信号ｓｄを格納する第１のメ
モリであり、アナログ入力信号Ａ ｉｒＬに関連した複
数個の測定データと接地電位■９に関連した複数個の接
地データを格納する。
５はオフセット制御回路であり、第１のメモリ４に格納
されている複数個の接地データの平均値を求め、増幅器
２およびデジタル化回路３の零変動分、すなわちオフセ
ット量を低減させるためのオフセットデータ５ｏｃｔを
出力する。このオフセットデータＳＯａはＤ／Ａ変換器
６を介してアナログオフセット補正信号ＳＯ＆として増
幅器２に加えられている。７は複数の表示画素が２次元
的に配列されたＣＲＴなどの表示器であり、第１のメモ
リ４に格納されている測定データに従って選択的に駆動
される。８は演算制御部であり、第１のメモリ４に格納
された測定データに基づいてアナログ入力信号Ａ ｉＴ
ｔの波形を表示するための演算処理を行うとともに各部
の制御を行う。
されている複数個の接地データの平均値を求め、増幅器
２およびデジタル化回路３の零変動分、すなわちオフセ
ット量を低減させるためのオフセットデータ５ｏｃｔを
出力する。このオフセットデータＳＯａはＤ／Ａ変換器
６を介してアナログオフセット補正信号ＳＯ＆として増
幅器２に加えられている。７は複数の表示画素が２次元
的に配列されたＣＲＴなどの表示器であり、第１のメモ
リ４に格納されている測定データに従って選択的に駆動
される。８は演算制御部であり、第１のメモリ４に格納
された測定データに基づいてアナログ入力信号Ａ ｉＴ
ｔの波形を表示するための演算処理を行うとともに各部
の制御を行う。
第５図は、このような装置における信号処理の手順を示
す動作説明図である６時刻上〇で電源がオンになったり
測定条件が変更されると、切換スイッチ１は接地な位■
９側に接続され、第１のメモリ４に複数個の接地データ
が格納される。所定数の接地データが格納されると、演
算制御部８で初期状態での零点の変動量を求めるための
平均値演算処理が行われ、演算結果に基づいてオフセッ
ト量を低減させるためのオフセットデータＳＯｄがＤ／
Ａ変換器６を介してアナログオフセット補正信号ＳＯ＆
として増幅器２に加えられる。このようにして初期状態
のオフセット補正が行われた後の時刻ｔ、において、第
１回目のアナログ入力信号Ａａの測定表示動作が開始さ
れる。測定表示にあたっては、まず所定数の測定データ
を第１のメモリ４に格納する。演算制御部８は格納され
た測定データに基づいて表示のための演算処理を行い、
その演算結果を表示部７に加える。これにより、表示部
７にアナログ入力信号Ａ ｉｒＬの波形が表示されるこ
とになる。１回目の測定表示動作が終了した時点ｔ２で
零点校正のための接地データを改めて所定数格納して再
び零点校正を行い、零点校正が完了した時点ｔ３で第２
回目のアナログ入力信号Ａ ｉｎの測定表示動作が開始
される。以下同様に、零点校正動作と測定表示動作を交
互に繰返す。
す動作説明図である６時刻上〇で電源がオンになったり
測定条件が変更されると、切換スイッチ１は接地な位■
９側に接続され、第１のメモリ４に複数個の接地データ
が格納される。所定数の接地データが格納されると、演
算制御部８で初期状態での零点の変動量を求めるための
平均値演算処理が行われ、演算結果に基づいてオフセッ
ト量を低減させるためのオフセットデータＳＯｄがＤ／
Ａ変換器６を介してアナログオフセット補正信号ＳＯ＆
として増幅器２に加えられる。このようにして初期状態
のオフセット補正が行われた後の時刻ｔ、において、第
１回目のアナログ入力信号Ａａの測定表示動作が開始さ
れる。測定表示にあたっては、まず所定数の測定データ
を第１のメモリ４に格納する。演算制御部８は格納され
た測定データに基づいて表示のための演算処理を行い、
その演算結果を表示部７に加える。これにより、表示部
７にアナログ入力信号Ａ ｉｒＬの波形が表示されるこ
とになる。１回目の測定表示動作が終了した時点ｔ２で
零点校正のための接地データを改めて所定数格納して再
び零点校正を行い、零点校正が完了した時点ｔ３で第２
回目のアナログ入力信号Ａ ｉｎの測定表示動作が開始
される。以下同様に、零点校正動作と測定表示動作を交
互に繰返す。
（発明が解決しようとする問題点）
ところで、このような構成において、デジタル化回路３
の信号変換周期が長く設定されていると所定数の測定デ
ータを第１のメモリ４に格納するのに長い時間を要する
ことになり、この時間内に増幅器２を含むアナログ回路
系の零点が変動して測定誤差を生じることがある。この
問題は、第１のメモリ４のメモリ長が長くなるのに従っ
て大きくなる。
の信号変換周期が長く設定されていると所定数の測定デ
ータを第１のメモリ４に格納するのに長い時間を要する
ことになり、この時間内に増幅器２を含むアナログ回路
系の零点が変動して測定誤差を生じることがある。この
問題は、第１のメモリ４のメモリ長が長くなるのに従っ
て大きくなる。
また、増幅器２のゲインを高くして微小信号を測定しよ
うとすると、デジタル化回路３の変換出力データｓｄの
変動がランダムノイズの影響を受けて大きくなる。この
ままの状態で零点の変動量を求めようとすると接地デー
タの格納数を多くしなければならず、その結果零点校正
動作に要する時間が長くなってしまう。
うとすると、デジタル化回路３の変換出力データｓｄの
変動がランダムノイズの影響を受けて大きくなる。この
ままの状態で零点の変動量を求めようとすると接地デー
タの格納数を多くしなければならず、その結果零点校正
動作に要する時間が長くなってしまう。
さらに、このように零点校正動作に要する時間が長くな
るとアナログ入力信号の測定表示の繰返し周期も長くな
り、表示波形が見づらくなってしまう。
るとアナログ入力信号の測定表示の繰返し周期も長くな
り、表示波形が見づらくなってしまう。
本発明は、このような点に着目したものであり、その目
的は、メモリ長が長い場合や増幅器のゲインが高い場合
でも精度の高い零点の変動補正が行え、安定した測定表
示動作が得られるデジタル波形表示装置を提供すること
にある。
的は、メモリ長が長い場合や増幅器のゲインが高い場合
でも精度の高い零点の変動補正が行え、安定した測定表
示動作が得られるデジタル波形表示装置を提供すること
にある。
（問題点を解決するための手段）
本発明のデジタル波形表示装置は、
アナログ入力信号と接地電位を選択的に出力する切換ス
イッチと、 この切換スイッチの出力信号を増幅する増幅器と この増幅器の出力信号をデジタル信号に変換するデジタ
ル化回路と、 このデジタル化回路から出力されるアナログ入力信号に
関連した測定データを周期が任意に設定されるサンてル
レートに従って格納するとともに高速サンプルレート設
定時に前記デジタル化回路の出力信号のうちの接地電位
入力に関連した接地データを選択的に格納する第１のメ
モリと、低速サンプルレート設定時に前記デジタル化回
路の出力信号のうちの接地データを選択的に格納する第
２のメモリと、 これら第１のメモリまたは第２のメモリに格納された接
地データに基づいてオフセット量を補正するためのオフ
セットデータを出力するオフセット制御回路と、 このオフセット制御回路から出力されるオフセットデー
タをアナログ信号に変換して前記増幅器に加えるＤ／Ａ
変換器と、 前記第１のメモリに格納された測定データに基づいてア
ナログ入力信号の波形を表示するための演算処理を行う
とともに各部の制御を行う演算制御部を具備し、 高速サンプルレート設定状態では測定処理と演算表示処
理の間に前記第１のメモリに格納された接地データの一
部を更新してオフセット量補正演算処理を行い、 低速サンプルレート設定状態では測定データを第１のメ
モリに格納する毎に接地データを第２のメモリに格納し
た後この接地データを用いて前記第１のメモリに格納さ
れた接地データの一部を更新してオフセット量補正演算
処理を行うことを特徴とする。
イッチと、 この切換スイッチの出力信号を増幅する増幅器と この増幅器の出力信号をデジタル信号に変換するデジタ
ル化回路と、 このデジタル化回路から出力されるアナログ入力信号に
関連した測定データを周期が任意に設定されるサンてル
レートに従って格納するとともに高速サンプルレート設
定時に前記デジタル化回路の出力信号のうちの接地電位
入力に関連した接地データを選択的に格納する第１のメ
モリと、低速サンプルレート設定時に前記デジタル化回
路の出力信号のうちの接地データを選択的に格納する第
２のメモリと、 これら第１のメモリまたは第２のメモリに格納された接
地データに基づいてオフセット量を補正するためのオフ
セットデータを出力するオフセット制御回路と、 このオフセット制御回路から出力されるオフセットデー
タをアナログ信号に変換して前記増幅器に加えるＤ／Ａ
変換器と、 前記第１のメモリに格納された測定データに基づいてア
ナログ入力信号の波形を表示するための演算処理を行う
とともに各部の制御を行う演算制御部を具備し、 高速サンプルレート設定状態では測定処理と演算表示処
理の間に前記第１のメモリに格納された接地データの一
部を更新してオフセット量補正演算処理を行い、 低速サンプルレート設定状態では測定データを第１のメ
モリに格納する毎に接地データを第２のメモリに格納し
た後この接地データを用いて前記第１のメモリに格納さ
れた接地データの一部を更新してオフセット量補正演算
処理を行うことを特徴とする。
（実施例）
以下、図面を用いて本発明の実施例を詳細に説明する。
第１図は本発明の一実施例を示す構成説明図であり、第
４図と同一部分には同一符号を付けている。第１図にお
いて、９は第２のメモリであり、低速サンプルレート設
定時にのみデジタル化回路３の出力信号のうちの接地デ
ータを選択的に格納する。
４図と同一部分には同一符号を付けている。第１図にお
いて、９は第２のメモリであり、低速サンプルレート設
定時にのみデジタル化回路３の出力信号のうちの接地デ
ータを選択的に格納する。
このように構成された装置の動作を、第１のメモリ４へ
のデータの格納タイミングを制御するサンプルレートの
速度に関連して説明する。
のデータの格納タイミングを制御するサンプルレートの
速度に関連して説明する。
第２図はサンプルレートが比較的高速に設定されている
場合の信号処理の手順を示す動作説明図である１時刻ｔ
ｏで電源がオンになったり測定条件が変更されると、従
来と同様に切換スイッチ１は接地電位Ｖｇ側に接続され
、第１のメモリ４に複数個の接地データが格納される。
場合の信号処理の手順を示す動作説明図である１時刻ｔ
ｏで電源がオンになったり測定条件が変更されると、従
来と同様に切換スイッチ１は接地電位Ｖｇ側に接続され
、第１のメモリ４に複数個の接地データが格納される。
所定数Ｎ個の接地データが格納されると演算制御部８で
初期状態での零点の変動量を求めるための平均値演算処
理が行われ、演算結果に基づいてオフセット量を低減さ
せるためのオフセットデータＳＯｄがＤ／Ａ変換器６を
介してアナログオフセット補正信号ＳＯａとして増幅器
２に加えられる。このようにして初期状態のオフセット
補正が行われた後の時刻ｔ１において、第１回目のアナ
ログ入力信号Ａ、ｒＬの測定表示動作が開始される。測
定表示にあたっては、まず所定数の測定データを第１の
メモリ４に格納する。演算制御部８は格納された測定デ
ータに基づいて表示のための演算処理を行い、その演算
結果を表示部７に加える。これにより、表示部７にアナ
ログ入力信号Ａ ｉｎの波形が表示されることになる。
初期状態での零点の変動量を求めるための平均値演算処
理が行われ、演算結果に基づいてオフセット量を低減さ
せるためのオフセットデータＳＯｄがＤ／Ａ変換器６を
介してアナログオフセット補正信号ＳＯａとして増幅器
２に加えられる。このようにして初期状態のオフセット
補正が行われた後の時刻ｔ１において、第１回目のアナ
ログ入力信号Ａ、ｒＬの測定表示動作が開始される。測
定表示にあたっては、まず所定数の測定データを第１の
メモリ４に格納する。演算制御部８は格納された測定デ
ータに基づいて表示のための演算処理を行い、その演算
結果を表示部７に加える。これにより、表示部７にアナ
ログ入力信号Ａ ｉｎの波形が表示されることになる。
１回目の測定表示動作が終了した時点ｔ２で新たに接地
データを取込んで零点校正を行うが、本発明では従来の
ように全データを更新することはなく最初の部分の一部
のデータのみを更新し、更新後のデータを用いて平均値
演算を行う、このようにして零点校正が完了した時点ｔ
３で第２回目のアナログ入力信号ＡｌｒＬの測定表示動
作が開始される。以下同様に、零点校正動作と測定表示
動作を交互に繰返す。
データを取込んで零点校正を行うが、本発明では従来の
ように全データを更新することはなく最初の部分の一部
のデータのみを更新し、更新後のデータを用いて平均値
演算を行う、このようにして零点校正が完了した時点ｔ
３で第２回目のアナログ入力信号ＡｌｒＬの測定表示動
作が開始される。以下同様に、零点校正動作と測定表示
動作を交互に繰返す。
ここで、零点校正動作にあたっては、毎回古い部分のデ
ータを一部更新しているので、ノイズの平均化のために
大量の接地データを必要とする場合でもアナログ入力信
号の測定表示周期を遅くさせることはなく、従来のよう
に表示画面が見にくくなることはない。
ータを一部更新しているので、ノイズの平均化のために
大量の接地データを必要とする場合でもアナログ入力信
号の測定表示周期を遅くさせることはなく、従来のよう
に表示画面が見にくくなることはない。
第３図はサンプルレートが比較的低速に設定されている
場合の信号処理の手順を示す動作説明図である９時刻ｔ
ｏで電源がオンになったり測定条件が変更されると、従
来と同様に切換スイッチ１は接地電位ｖ９側に＃続され
、第１のメモリ４に複数個の接地データが格納される。
場合の信号処理の手順を示す動作説明図である９時刻ｔ
ｏで電源がオンになったり測定条件が変更されると、従
来と同様に切換スイッチ１は接地電位ｖ９側に＃続され
、第１のメモリ４に複数個の接地データが格納される。
所定数Ｎ個の接地データが格納されると演算制御部８で
初期状態での零点の変動量を求めるための平均値演算処
理が行われ、演算結果に基づいてオフセット量を低減さ
せるためのオフセットデータＳＯａがＤ／Ａ変換器６を
介してアナログオフセット補正信号ＳＯａとして増幅器
２に加えられる。このようにして初期状態のオフセット
補正が行われた後の時刻ｔ、において、第１回目のアナ
ログ入力信号Ａｉｎの測定表示動作が開始される。測定
にあたっては、サンプルレートが比較的遅いことからア
ナログ入力信号Ａ ｉｎの測定データと接地電位Ｖ９の
測定データを１個ずつペアにして取込む、１番目の測定
データＭ、は初期状態の零点校正データに基づいてオフ
セット補正が行われている状態で第１のメモリ４に格納
される。１番目の測定データＭ、が取込まれた直後に接
地データが１個第２のメモリ９に取込まれるとともに、
演算制御部８に割込がかけられる。演算制御部８は割込
に従って第１のメモリ４に格納されているＮ個の接地デ
ータの最初の１個を捨てて第２のメモリ９に格納された
接地データを加え、これら新しいＮ個の接地データの平
均値を演算する。これにより、増幅器２には新しい零点
校正データによる零点補正が行われる。この状態で２番
目の測定データＭ２が第１のメモリ４に格納される。２
番目の測定データＭ２が取込まれた直後に接地データが
１個第２のメモリ９に取込まれるとともに、演算制御部
８に割込がかけられる。演算制御部８は割込に従ってそ
の時点で第１のメモリ４に格納されているＮ個の接地デ
ータの最初の１個を捨てて第２のメモリ９に格納された
接地データを加え、これら新しいＮ個の接地データの平
均値を演算する。以下同様の手順を所定数に個の測定デ
ータが第１のメモリ４に格納されるまで繰返す、このよ
うにしてに個の測定データが第１のメモリ４に格納され
た時点では、第１のメモリ４に格納されているＮ個の接
地データもに個が更新されていることになる。に個の測
定データが第１のメモリ４に格納された時点で演算制御
部８は表示のための演算処理を行い、その演算結果を表
示部７に加える。これにより、表示部７にアナログ入力
信号Ａ ｉｒＬの波形が表示されることになる。
初期状態での零点の変動量を求めるための平均値演算処
理が行われ、演算結果に基づいてオフセット量を低減さ
せるためのオフセットデータＳＯａがＤ／Ａ変換器６を
介してアナログオフセット補正信号ＳＯａとして増幅器
２に加えられる。このようにして初期状態のオフセット
補正が行われた後の時刻ｔ、において、第１回目のアナ
ログ入力信号Ａｉｎの測定表示動作が開始される。測定
にあたっては、サンプルレートが比較的遅いことからア
ナログ入力信号Ａ ｉｎの測定データと接地電位Ｖ９の
測定データを１個ずつペアにして取込む、１番目の測定
データＭ、は初期状態の零点校正データに基づいてオフ
セット補正が行われている状態で第１のメモリ４に格納
される。１番目の測定データＭ、が取込まれた直後に接
地データが１個第２のメモリ９に取込まれるとともに、
演算制御部８に割込がかけられる。演算制御部８は割込
に従って第１のメモリ４に格納されているＮ個の接地デ
ータの最初の１個を捨てて第２のメモリ９に格納された
接地データを加え、これら新しいＮ個の接地データの平
均値を演算する。これにより、増幅器２には新しい零点
校正データによる零点補正が行われる。この状態で２番
目の測定データＭ２が第１のメモリ４に格納される。２
番目の測定データＭ２が取込まれた直後に接地データが
１個第２のメモリ９に取込まれるとともに、演算制御部
８に割込がかけられる。演算制御部８は割込に従ってそ
の時点で第１のメモリ４に格納されているＮ個の接地デ
ータの最初の１個を捨てて第２のメモリ９に格納された
接地データを加え、これら新しいＮ個の接地データの平
均値を演算する。以下同様の手順を所定数に個の測定デ
ータが第１のメモリ４に格納されるまで繰返す、このよ
うにしてに個の測定データが第１のメモリ４に格納され
た時点では、第１のメモリ４に格納されているＮ個の接
地データもに個が更新されていることになる。に個の測
定データが第１のメモリ４に格納された時点で演算制御
部８は表示のための演算処理を行い、その演算結果を表
示部７に加える。これにより、表示部７にアナログ入力
信号Ａ ｉｒＬの波形が表示されることになる。
ここで、アナログ入力信号Ａ ＦｒＬの測定データと接
地電位Ｖ９の測定データを１個ずつベアにして取込み、
割込処理により零点校正動作に用いるデータを古い順に
１個ずつ更新しているので、メモリ長が長い場合でも比
較的短時間に１回の測定表示動作を実行することができ
、増幅器２のゲインが高く設定されている場合でも精度
の高い安定な測定が行える。
地電位Ｖ９の測定データを１個ずつベアにして取込み、
割込処理により零点校正動作に用いるデータを古い順に
１個ずつ更新しているので、メモリ長が長い場合でも比
較的短時間に１回の測定表示動作を実行することができ
、増幅器２のゲインが高く設定されている場合でも精度
の高い安定な測定が行える。
なお、本発明は、通常のトリガモードによる表示だけで
はなく、トリガをかけることなく比較的低速のサンプル
レートで測定データを取込んで波形が画面の水平軸に沿
って流れるように画面を毎回更新しながら表示するロー
ルモードにおける直流成分によるドリフトの補償にも有
効である。
はなく、トリガをかけることなく比較的低速のサンプル
レートで測定データを取込んで波形が画面の水平軸に沿
って流れるように画面を毎回更新しながら表示するロー
ルモードにおける直流成分によるドリフトの補償にも有
効である。
また、このように構成される装置における零点校正に必
要な接地データの数はソフトウェアにより任意に設定で
きるので、アナログ回路部分の特性に合わせて容易に最
適化が実現できる。
要な接地データの数はソフトウェアにより任意に設定で
きるので、アナログ回路部分の特性に合わせて容易に最
適化が実現できる。
（発明の効果）
以上説明したように、本発明によれば、メモリ長が長い
場合や増幅器のゲインが高い場合でも精度の高い零点の
変動補正が行え、安定した測定表示動作が得られるデジ
タル波形表示装置が実現でき、実用上の効果は大きい。
場合や増幅器のゲインが高い場合でも精度の高い零点の
変動補正が行え、安定した測定表示動作が得られるデジ
タル波形表示装置が実現でき、実用上の効果は大きい。
第１図は本発明の一実施例を示す構成説明図、第２図お
よび第３図は第１図の動作説明図、第４図は従来の装置
の一例を示す構成説明図、第５図は第４図の動作説明図
である。 １・・・切換スイッチ、２・・・増幅器、３・・・デジ
タル化回路、４・・・第１メモリ、５・・・オフセット
制御回路、６・・・Ｄ／Ａ変換器、７・・・表示器、８
・・・演算側（′ｔ１ノンＪ ″ 、 ゴ、１ 戻 Ｑも ニア 〉 椰
よび第３図は第１図の動作説明図、第４図は従来の装置
の一例を示す構成説明図、第５図は第４図の動作説明図
である。 １・・・切換スイッチ、２・・・増幅器、３・・・デジ
タル化回路、４・・・第１メモリ、５・・・オフセット
制御回路、６・・・Ｄ／Ａ変換器、７・・・表示器、８
・・・演算側（′ｔ１ノンＪ ″ 、 ゴ、１ 戻 Ｑも ニア 〉 椰
Claims (1)
- 【特許請求の範囲】 アナログ入力信号と接地電位を選択的に出力する切換ス
イッチと、 この切換スイッチの出力信号を増幅する増幅器と、 この増幅器の出力信号をデジタル信号に変換するデジタ
ル化回路と、 このデジタル化回路から出力されるアナログ入力信号に
関連した測定データを周期が任意に設定されるサンプル
レートに従つて格納するとともに高速サンプルレート設
定時に前記デジタル化回路の出力信号のうちの接地電位
入力に関連した接地データを選択的に格納する第１のメ
モリと、低速サンプルレート設定時に前記デジタル化回
路の出力信号のうちの接地データを選択的に格納する第
２のメモリと、 これら第１のメモリまたは第２のメモリに格納された接
地データに基づいてオフセット量を補正するためのオフ
セットデータを出力するオフセット制御回路と、 このオフセット制御回路から出力されるオフセットデー
タをアナログ信号に変換して前記増幅器に加えるＤ／Ａ
変換器と、 前記第１のメモリに格納された測定データに基づいてア
ナログ入力信号の波形を表示するための演算処理を行う
とともに各部の制御を行う演算制御部を具備し、 高速サンプルレート設定状態では測定処理と演算表示処
理の間に前記第１のメモリに格納された接地データの一
部を更新してオフセット量補正演算処理を行い、 低速サンプルレート設定状態では測定データを第１のメ
モリに格納する毎に接地データを第２のメモリに格納し
た後この接地データを用いて前記第１のメモリに格納さ
れた接地データの一部を更新してオフセット量補正演算
処理を行うことを特徴とするデジタル波形表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19839088A JPH0721509B2 (ja) | 1988-08-09 | 1988-08-09 | デジタル波形表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19839088A JPH0721509B2 (ja) | 1988-08-09 | 1988-08-09 | デジタル波形表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0247555A true JPH0247555A (ja) | 1990-02-16 |
| JPH0721509B2 JPH0721509B2 (ja) | 1995-03-08 |
Family
ID=16390332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19839088A Expired - Lifetime JPH0721509B2 (ja) | 1988-08-09 | 1988-08-09 | デジタル波形表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0721509B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0453817A2 (en) * | 1990-04-25 | 1991-10-30 | Tektronix, Inc. | Test and measurement instrument with digital storage |
| EP2518182A1 (en) | 2006-09-12 | 2012-10-31 | Ibiden Co., Ltd. | Annular metallic furnace component coated with anorganic material |
| JP2016189684A (ja) * | 2015-03-30 | 2016-11-04 | 大阪瓦斯株式会社 | 分散型電源装置 |
| CN110716076A (zh) * | 2019-12-13 | 2020-01-21 | 深圳市鼎阳科技股份有限公司 | 一种数字示波器和用于数字示波器的增益自校正方法 |
-
1988
- 1988-08-09 JP JP19839088A patent/JPH0721509B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0453817A2 (en) * | 1990-04-25 | 1991-10-30 | Tektronix, Inc. | Test and measurement instrument with digital storage |
| EP2518182A1 (en) | 2006-09-12 | 2012-10-31 | Ibiden Co., Ltd. | Annular metallic furnace component coated with anorganic material |
| US9546820B2 (en) | 2006-09-12 | 2017-01-17 | Ibiden Co., Ltd. | Annular structure having excellent heat insulating and heat releasing properties |
| JP2016189684A (ja) * | 2015-03-30 | 2016-11-04 | 大阪瓦斯株式会社 | 分散型電源装置 |
| CN110716076A (zh) * | 2019-12-13 | 2020-01-21 | 深圳市鼎阳科技股份有限公司 | 一种数字示波器和用于数字示波器的增益自校正方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0721509B2 (ja) | 1995-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0447269B2 (ja) | ||
| JPH0247555A (ja) | デジタル波形表示装置 | |
| JPS6263839A (ja) | ガス分析計における自動校正方法及びその装置 | |
| JPH0712852A (ja) | 波形生成機能付き波形測定装置 | |
| JPH0621026Y2 (ja) | 信号波形表示装置 | |
| JP3171466B2 (ja) | ベクトル電圧比測定方法およびベクトル電圧比測定装置 | |
| JP2000338144A (ja) | ピーク・ピーク電圧測定装置の校正方法及びこの校正方法を用いるピーク・ピーク電圧測定装置 | |
| JPH01197669A (ja) | パルス幅検出方式 | |
| JPH0512452A (ja) | データ処理装置 | |
| JP2574636Y2 (ja) | 波形解析装置 | |
| RU1798726C (ru) | Устройство дл измерени коэффициента гармоник выходных сигналов четырехполюсников | |
| JPS6337796A (ja) | 解像度測定装置 | |
| SU748288A1 (ru) | Измеритель переходной характеристики четырехполюсника | |
| JPH055514Y2 (ja) | ||
| SU1095075A1 (ru) | Осциллографическое устройство дл измерени длительности одиночного сигнала | |
| SU983549A1 (ru) | Электронно-лучевой осциллограф | |
| SU1684937A1 (ru) | Устройство дл измерени отношени размаха видеосигнала к эффективному значению видеошума | |
| JPS6454993A (en) | Convergence error correction method | |
| JP2000241238A (ja) | 振動計 | |
| JPH0653982U (ja) | ネットワークアナライザ | |
| JPH0743403B2 (ja) | 絶縁抵抗測定方法 | |
| SU788440A1 (ru) | Устройство дл измерени отношени размаха сигнала изображени к флуктуационной помехе | |
| RU2043637C1 (ru) | Осциллограф | |
| SU945920A1 (ru) | Устройство дл измерени параметров электронно-лучевых трубок | |
| JPH0661749A (ja) | 補正係数決定方法 |