JPH0721509B2 - デジタル波形表示装置 - Google Patents
デジタル波形表示装置Info
- Publication number
- JPH0721509B2 JPH0721509B2 JP19839088A JP19839088A JPH0721509B2 JP H0721509 B2 JPH0721509 B2 JP H0721509B2 JP 19839088 A JP19839088 A JP 19839088A JP 19839088 A JP19839088 A JP 19839088A JP H0721509 B2 JPH0721509 B2 JP H0721509B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- stored
- ground
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/20—Cathode-ray oscilloscopes
- G01R13/22—Circuits therefor
- G01R13/34—Circuits for representing a single waveform by sampling, e.g. for very high frequencies
- G01R13/345—Circuits for representing a single waveform by sampling, e.g. for very high frequencies for displaying sampled signals by using digital processors by intermediate A.D. and D.A. convertors (control circuits for CRT indicators)
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、デジタル波形表示装置に関するものであり、
詳しくは自動零点校正の改良に関するものである。
詳しくは自動零点校正の改良に関するものである。
（従来の技術） 第４図は、従来のデジタル波形表示装置の一例を示す構
成説明図である。第４図において、１はアナログ入力信
号Ainと接地電位Vgを選択的に出力する切換スイッチで
ある。この切換スイッチ１の出力信号S1は増幅器２に加
えられている。増幅器２の出力信号Saはデジタル化回路
３に加えられ、デジタル信号Sdに変換される。４はデジ
タル化回路３から出力されるデジタル信号Sdを格納する
第１のメモリであり、アナログ入力信号Ainに関連した
複数個の測定データと接地電位Vgに関連した複数個の接
地データを格納する。５はオフセット制御回路であり、
第１のメモリ４に格納されている複数個の接地データの
平均値を求め、増幅器２およびデジタル化回路３の零変
動分，すなわちオフセット量を低減させるためのオフセ
ットデータSodを出力する。このオフセットデータSodは
D/A変換器６を介してアナログオフセット補正信号Soaと
して増幅器２に加えられている。７は複数の表示画素が
２次元的に配列されたCRTなどの表示器であり、第１の
メモリ４に格納されている測定データに従って選択的に
駆動される。８は演算制御部であり、第１のメモリ４に
格納された測定データに基づいてアナログ入力信号Ain
の波形を表示するための演算処理を行うとともに各部の
制御を行う。
成説明図である。第４図において、１はアナログ入力信
号Ainと接地電位Vgを選択的に出力する切換スイッチで
ある。この切換スイッチ１の出力信号S1は増幅器２に加
えられている。増幅器２の出力信号Saはデジタル化回路
３に加えられ、デジタル信号Sdに変換される。４はデジ
タル化回路３から出力されるデジタル信号Sdを格納する
第１のメモリであり、アナログ入力信号Ainに関連した
複数個の測定データと接地電位Vgに関連した複数個の接
地データを格納する。５はオフセット制御回路であり、
第１のメモリ４に格納されている複数個の接地データの
平均値を求め、増幅器２およびデジタル化回路３の零変
動分，すなわちオフセット量を低減させるためのオフセ
ットデータSodを出力する。このオフセットデータSodは
D/A変換器６を介してアナログオフセット補正信号Soaと
して増幅器２に加えられている。７は複数の表示画素が
２次元的に配列されたCRTなどの表示器であり、第１の
メモリ４に格納されている測定データに従って選択的に
駆動される。８は演算制御部であり、第１のメモリ４に
格納された測定データに基づいてアナログ入力信号Ain
の波形を表示するための演算処理を行うとともに各部の
制御を行う。
第５図は、このような装置における信号処理の手順を示
す動作説明図である。時刻t0で電源がオンになったり測
定条件が変更されると、切換スイッチ１は接地電位Vg側
に接続され、第１のメモリ４に複数個の接地データが格
納される。所定数の接地データが格納されると、演算制
御部８で初期状態での零点の変動量を求めるための平均
値演算処理が行われ、演算結果に基づいてオフセット量
を低減させるためのオフセットデータSodがD/A変換器６
を介してアナログオフセット補正信号Soaとして増幅器
２に加えられる。このようにして初期状態のオフセット
補正が行われた後の時刻t1において、第１回目のアナロ
グ入力信号Ainの測定表示動作が開始される。測定表示
にあたっては、まず所定数の測定データを第１のメモリ
４に格納する。演算制御部８は格納された測定データに
基づいて表示のための演算処理を行い、その演算結果を
表示部７に加える。これにより、表示部７にアナログ入
力信号Ainの波形が表示されることになる。１回目の測
定表示動作が終了した時点t2で零点校正のための接地デ
ータを改めて所定数格納して再び零点校正を行い、零点
校正が完了した時点t3で第２回目のアナログ入力信号Ai
nの測定表示動作が開始される。以下同様に、零点校正
動作と測定表示動作を交互に繰返す。
す動作説明図である。時刻t0で電源がオンになったり測
定条件が変更されると、切換スイッチ１は接地電位Vg側
に接続され、第１のメモリ４に複数個の接地データが格
納される。所定数の接地データが格納されると、演算制
御部８で初期状態での零点の変動量を求めるための平均
値演算処理が行われ、演算結果に基づいてオフセット量
を低減させるためのオフセットデータSodがD/A変換器６
を介してアナログオフセット補正信号Soaとして増幅器
２に加えられる。このようにして初期状態のオフセット
補正が行われた後の時刻t1において、第１回目のアナロ
グ入力信号Ainの測定表示動作が開始される。測定表示
にあたっては、まず所定数の測定データを第１のメモリ
４に格納する。演算制御部８は格納された測定データに
基づいて表示のための演算処理を行い、その演算結果を
表示部７に加える。これにより、表示部７にアナログ入
力信号Ainの波形が表示されることになる。１回目の測
定表示動作が終了した時点t2で零点校正のための接地デ
ータを改めて所定数格納して再び零点校正を行い、零点
校正が完了した時点t3で第２回目のアナログ入力信号Ai
nの測定表示動作が開始される。以下同様に、零点校正
動作と測定表示動作を交互に繰返す。
（発明が解決しようとする問題点） ところで、このような構成において、デジタル化回路３
の信号変換周期が長く設定されていると所定数の測定デ
ータを第１のメモリ４に格納するのに長い時間を要する
ことにより、この時間内に増幅器２を含むアナログ回路
系の零点が変動して測定誤差を生じることがある。この
問題は、第１のメモリ４のメモリ長が長くなるのに従っ
て大きくなる。
の信号変換周期が長く設定されていると所定数の測定デ
ータを第１のメモリ４に格納するのに長い時間を要する
ことにより、この時間内に増幅器２を含むアナログ回路
系の零点が変動して測定誤差を生じることがある。この
問題は、第１のメモリ４のメモリ長が長くなるのに従っ
て大きくなる。
また、増幅器２のゲインを高くして微小信号を測定しよ
うとすると、デジタル化回路３の変換出力データSdの変
動がランダムノイズの影響を受けて大きくなる。このま
まの状態で零点の変動量を求めようとすると接地データ
の格納数を多くしなければならず、その結果零点校正動
作に要する時間が長くなってしまう。
うとすると、デジタル化回路３の変換出力データSdの変
動がランダムノイズの影響を受けて大きくなる。このま
まの状態で零点の変動量を求めようとすると接地データ
の格納数を多くしなければならず、その結果零点校正動
作に要する時間が長くなってしまう。
さらに、このように零点校正動作に要する時間が長くな
るとアナログ入力信号の測定表示の繰返し周期も長くな
り、表示波形が見づらくなってしまう。
るとアナログ入力信号の測定表示の繰返し周期も長くな
り、表示波形が見づらくなってしまう。
本発明は、このような点に着目したものであり、その目
的は、メモリ長が長い場合や増幅器のゲインが高い場合
でも精度の高い零点の変動補正が行え、安定した測定表
示動作が得られるデジタル波形表示装置を提供すること
にある。
的は、メモリ長が長い場合や増幅器のゲインが高い場合
でも精度の高い零点の変動補正が行え、安定した測定表
示動作が得られるデジタル波形表示装置を提供すること
にある。
（問題点を解決するための手段） 本発明のデジタル波形表示装置は、 アナログ入力信号と接地電位を選択的に出力する切換ス
イッチと、 この切換スイッチの出力信号を増幅する増幅器と、 この増幅器の出力信号をデジタル信号に変換するデジタ
ル化回路と、 このデジタル化回路から出力されるアナログ入力信号に
関連した測定データを周期が任意に設定されるサンプル
レートに従って格納するとともに高速サンプルレート設
定時に前記デジタル化回路の出力信号のうちの接地電位
入力に関連した接地データを選択的に格納する第１のメ
モリと、 低速サンプルレート設定時に前記デジタル化回路の出力
信号のうちの接地データを選択的に格納する第２のメモ
リと、 これら第１のメモリまたは第２のメモリに格納された接
地データに基づいてオフセット量を補正するためのオフ
セットデータを出力するオフセット制御回路と、 このオフセット制御回路から出力されるオフセットデー
タをアナログ信号に変換して前記増幅器に加えるD/A変
換器と、 前記第１のメモリに格納された測定データに基づいてア
ナログ入力信号の波形を表示するための演算処理を行う
とともに各部の制御を行う演算制御部を具備し、 高速サンプルレート設定状態では測定処理と演算表示処
理の間に前記第１のメモリに格納された接地データの一
部を更新してオフセット量補正演算処理を行い、 低速サンプルレート設定状態では測定データを第１のメ
モリに格納する毎に接地データを第２のメモリに格納し
た後この接地データを用いて前記第１のメモリに格納さ
れた接地データの一部を更新してオフセット量補正演算
処理を行うことを特徴とする。
イッチと、 この切換スイッチの出力信号を増幅する増幅器と、 この増幅器の出力信号をデジタル信号に変換するデジタ
ル化回路と、 このデジタル化回路から出力されるアナログ入力信号に
関連した測定データを周期が任意に設定されるサンプル
レートに従って格納するとともに高速サンプルレート設
定時に前記デジタル化回路の出力信号のうちの接地電位
入力に関連した接地データを選択的に格納する第１のメ
モリと、 低速サンプルレート設定時に前記デジタル化回路の出力
信号のうちの接地データを選択的に格納する第２のメモ
リと、 これら第１のメモリまたは第２のメモリに格納された接
地データに基づいてオフセット量を補正するためのオフ
セットデータを出力するオフセット制御回路と、 このオフセット制御回路から出力されるオフセットデー
タをアナログ信号に変換して前記増幅器に加えるD/A変
換器と、 前記第１のメモリに格納された測定データに基づいてア
ナログ入力信号の波形を表示するための演算処理を行う
とともに各部の制御を行う演算制御部を具備し、 高速サンプルレート設定状態では測定処理と演算表示処
理の間に前記第１のメモリに格納された接地データの一
部を更新してオフセット量補正演算処理を行い、 低速サンプルレート設定状態では測定データを第１のメ
モリに格納する毎に接地データを第２のメモリに格納し
た後この接地データを用いて前記第１のメモリに格納さ
れた接地データの一部を更新してオフセット量補正演算
処理を行うことを特徴とする。
（実施例） 以下、図面を用いて本発明の実施例を詳細に説明する。
第１図は本発明の一実施例を示す構成説明図であり、第
４図と同一部分には同一符号を付けている。第１図にお
いて、９は第２のメモリであり、低速サンプルレート設
定時にのみデジタル化回路３の出力信号のうちの接地デ
ータを選択的に格納する。
４図と同一部分には同一符号を付けている。第１図にお
いて、９は第２のメモリであり、低速サンプルレート設
定時にのみデジタル化回路３の出力信号のうちの接地デ
ータを選択的に格納する。
このように構成された装置の動作を、第１のメモリ４へ
のデータの格納タイミングを制御するサンプルレートの
速度に関連して説明する。
のデータの格納タイミングを制御するサンプルレートの
速度に関連して説明する。
第２図はサンプルレートが比較的高速に設定されている
場合の信号処理の手順を示す動作説明図である。時刻t0
で電源がオンになったり測定条件が変更されると、従来
と同様に切換スイッチ１は接地電位Vg側に接続され、第
１のメモリ４に複数個の接地データが格納される。所定
数Ｎ個の接地データが格納されると演算制御部８で初期
状態での零点の変動量を求めるための平均値演算処理が
行われ、演算結果に基づいてオフセット量を低減させる
ためのオフセットデータSodがD/A変換器６を介してアナ
ログオフセット補正信号Soaとして増幅器２に加えられ
る。このようにして初期状態のオフセット補正が行われ
た後の時刻t1において、第１回目のアナログ入力信号Ai
nの測定表示動作が開始される。測定表示にあたって
は、まず所定数の測定データを第１のメモリ４に格納す
る。演算制御部８は格納された測定データに基づいて表
示のための演算処理を行い、その演算結果を表示部７に
加える。これにより、表示部７にアナログ入力信号Ain
の波形が表示されることになる。１回目の測定表示動作
が終了した時点t2で新たに接地データを取込んで零点校
正を行うが、本発明では従来のように全データを更新す
ることはなく最初の部分の一部のデータのみを更新し、
更新後のデータを用いて平均値演算を行う。このように
して零点校正が完了した時点t3で第２回目のアナログ入
力信号Ainの測定表示動作が開始される。以下同様に、
零点校正動作と測定表示動作を交互に繰返す。
場合の信号処理の手順を示す動作説明図である。時刻t0
で電源がオンになったり測定条件が変更されると、従来
と同様に切換スイッチ１は接地電位Vg側に接続され、第
１のメモリ４に複数個の接地データが格納される。所定
数Ｎ個の接地データが格納されると演算制御部８で初期
状態での零点の変動量を求めるための平均値演算処理が
行われ、演算結果に基づいてオフセット量を低減させる
ためのオフセットデータSodがD/A変換器６を介してアナ
ログオフセット補正信号Soaとして増幅器２に加えられ
る。このようにして初期状態のオフセット補正が行われ
た後の時刻t1において、第１回目のアナログ入力信号Ai
nの測定表示動作が開始される。測定表示にあたって
は、まず所定数の測定データを第１のメモリ４に格納す
る。演算制御部８は格納された測定データに基づいて表
示のための演算処理を行い、その演算結果を表示部７に
加える。これにより、表示部７にアナログ入力信号Ain
の波形が表示されることになる。１回目の測定表示動作
が終了した時点t2で新たに接地データを取込んで零点校
正を行うが、本発明では従来のように全データを更新す
ることはなく最初の部分の一部のデータのみを更新し、
更新後のデータを用いて平均値演算を行う。このように
して零点校正が完了した時点t3で第２回目のアナログ入
力信号Ainの測定表示動作が開始される。以下同様に、
零点校正動作と測定表示動作を交互に繰返す。
ここで、零点校正動作にあたっては、毎回古い部分のデ
ータを一部更新しているので、ノイズの平均化のために
大量の接地データを必要とする場合でもアナログ入力信
号の測定表示周期を遅くさせることはなく、従来のよう
に表示画面が見にくくなることはない。
ータを一部更新しているので、ノイズの平均化のために
大量の接地データを必要とする場合でもアナログ入力信
号の測定表示周期を遅くさせることはなく、従来のよう
に表示画面が見にくくなることはない。
第３図はサンプルレートが比較的低速に設定されている
場合の信号処理の手順を示す動作説明図である。時刻t0
で電源がオンになったり測定条件が変更されると、従来
と同様に切換スイッチ１は接地電位Vg側に接続され、第
１のメモリ４に複数個の接地データが格納される。所定
数Ｎ個の接地データが格納されると演算制御部８で初期
状態での零点の変動量を求めるための平均値演算処理が
行われ、演算結果に基づいてオフセット量を低減させる
ためのオフセットデータSodがD/A変換器６を介してアナ
ログオフセット補正信号Soaとして増幅器２に加えられ
る。このようにして初期状態のオフセット補正が行われ
た後の時刻t1において、第１回目のアナログ入力信号Ai
nの測定表示動作が開始される。測定にあたっては、サ
ンプルレートが比較的遅いことからアナログ入力信号Ai
nの測定データと接地電位Vgの測定データを１個ずつペ
アにして取込む。１番目の測定データM1は初期状態の零
点校正データに基づいてオフセット補正が行われている
状態で第１のメモリ４に格納される。１番目の測定デー
タM1が取込まれた直後に接地データが１個第２のメモリ
９に取込まれるとともに、演算制御部８に割込がかけら
れる。演算制御部８は割込に従って第１のメモリ４に格
納されているＮ個の接地データの最初の１個を捨てて第
２のメモリ９に格納された接地データを加え、これら新
しいＮ個の接地データの平均値を演算する。これによ
り、増幅器２には新しい零点校正データによる零点補正
が行われる。この状態で２番目の測定データM2が第１の
メモリ４に格納される。２番目の測定データM2が取込ま
れた直後に接地データが１個第２のメモリ９に取込まれ
るとともに、演算制御部８に割込がかけられる。演算制
御部８は割込に従ってその時点で第１のメモリ４に格納
されているＮ個の接地データの最初の１個を捨てて第２
のメモリ９に格納された接地データを加え、これら新し
いＮ個の接地データの平均値を演算する。以下同様の手
順を所定数ｋ個の測定データが第１のメモリ４に格納さ
れるまで繰返す。このようにしてｋ個の測定データが第
１のメモリ４に格納された時点では、第１のメモリ４に
格納されているＮ個の接地データがｋ個も更新されてい
ることになる。ｋ個の測定データが第１のメモリ４に格
納された時点で演算制御部８は表示のための演算処理を
行い、その演算結果を表示部７に加える。これにより、
表示部７にアナログ入力信号Ainの波形が表示されるこ
とになる。
場合の信号処理の手順を示す動作説明図である。時刻t0
で電源がオンになったり測定条件が変更されると、従来
と同様に切換スイッチ１は接地電位Vg側に接続され、第
１のメモリ４に複数個の接地データが格納される。所定
数Ｎ個の接地データが格納されると演算制御部８で初期
状態での零点の変動量を求めるための平均値演算処理が
行われ、演算結果に基づいてオフセット量を低減させる
ためのオフセットデータSodがD/A変換器６を介してアナ
ログオフセット補正信号Soaとして増幅器２に加えられ
る。このようにして初期状態のオフセット補正が行われ
た後の時刻t1において、第１回目のアナログ入力信号Ai
nの測定表示動作が開始される。測定にあたっては、サ
ンプルレートが比較的遅いことからアナログ入力信号Ai
nの測定データと接地電位Vgの測定データを１個ずつペ
アにして取込む。１番目の測定データM1は初期状態の零
点校正データに基づいてオフセット補正が行われている
状態で第１のメモリ４に格納される。１番目の測定デー
タM1が取込まれた直後に接地データが１個第２のメモリ
９に取込まれるとともに、演算制御部８に割込がかけら
れる。演算制御部８は割込に従って第１のメモリ４に格
納されているＮ個の接地データの最初の１個を捨てて第
２のメモリ９に格納された接地データを加え、これら新
しいＮ個の接地データの平均値を演算する。これによ
り、増幅器２には新しい零点校正データによる零点補正
が行われる。この状態で２番目の測定データM2が第１の
メモリ４に格納される。２番目の測定データM2が取込ま
れた直後に接地データが１個第２のメモリ９に取込まれ
るとともに、演算制御部８に割込がかけられる。演算制
御部８は割込に従ってその時点で第１のメモリ４に格納
されているＮ個の接地データの最初の１個を捨てて第２
のメモリ９に格納された接地データを加え、これら新し
いＮ個の接地データの平均値を演算する。以下同様の手
順を所定数ｋ個の測定データが第１のメモリ４に格納さ
れるまで繰返す。このようにしてｋ個の測定データが第
１のメモリ４に格納された時点では、第１のメモリ４に
格納されているＮ個の接地データがｋ個も更新されてい
ることになる。ｋ個の測定データが第１のメモリ４に格
納された時点で演算制御部８は表示のための演算処理を
行い、その演算結果を表示部７に加える。これにより、
表示部７にアナログ入力信号Ainの波形が表示されるこ
とになる。
ここで、アナログ入力信号Ainの測定データと接地電位V
gの測定データを１個ずつペアにして取込み、割込処理
により零点校正動作に用いるデータを古い順に１個ずつ
更新しているので、メモリ長が長い場合でも比較的短時
間に１回の測定表示動作を実行することができ、増幅器
２のゲインが高く設定されている場合でも精度の高い安
定な測定が行える。
gの測定データを１個ずつペアにして取込み、割込処理
により零点校正動作に用いるデータを古い順に１個ずつ
更新しているので、メモリ長が長い場合でも比較的短時
間に１回の測定表示動作を実行することができ、増幅器
２のゲインが高く設定されている場合でも精度の高い安
定な測定が行える。
なお、本発明は、通常のトリガモードによる表示だけで
はなく、トリガをかけることなく比較的低速のサンプル
レートで測定データを取込んで波形が画面の水平軸に沿
って流れるように画面を毎回更新しながら表示するロー
ルモードにおける直流成分によるドリフトの補償にも有
効である。
はなく、トリガをかけることなく比較的低速のサンプル
レートで測定データを取込んで波形が画面の水平軸に沿
って流れるように画面を毎回更新しながら表示するロー
ルモードにおける直流成分によるドリフトの補償にも有
効である。
また、このように構成される装置における零点校正に必
要な接地データの数はソフトウェアにより任意に設定で
きるので、アナログ回路部分の特性に合わせて容易に最
適化が実現できる。
要な接地データの数はソフトウェアにより任意に設定で
きるので、アナログ回路部分の特性に合わせて容易に最
適化が実現できる。
（発明の効果） 以上説明したように、本発明によれば、メモリ長が長い
場合や増幅器のゲインが高い場合でも精度の高い零点の
変動補正が行え、安定した測定表示動作が得られるデジ
タル波形表示装置が実現でき、実用上の効果は大きい。
場合や増幅器のゲインが高い場合でも精度の高い零点の
変動補正が行え、安定した測定表示動作が得られるデジ
タル波形表示装置が実現でき、実用上の効果は大きい。
第１図は本発明の一実施例を示す構成説明図、第２図お
よび第３図は第１図の動作説明図、第４図は従来の装置
の一例を示す構成説明図、第５図は第４図の動作説明図
である。 １……切換スイッチ、２……増幅器、３……デジタル化
回路、４……第１メモリ、５……オフセット制御回路、
６……D/A変換器、７……表示器、８……演算制御部、
９……第２メモリ。
よび第３図は第１図の動作説明図、第４図は従来の装置
の一例を示す構成説明図、第５図は第４図の動作説明図
である。 １……切換スイッチ、２……増幅器、３……デジタル化
回路、４……第１メモリ、５……オフセット制御回路、
６……D/A変換器、７……表示器、８……演算制御部、
９……第２メモリ。
Claims (1)
- 【請求項１】アナログ入力信号と接地電位を選択的に出
力する切換スイッチと、 この切換スイッチの出力信号を増幅する増幅器と、 この増幅器の出力信号をデジタル信号に変換するデジタ
ル化回路と、 このデジタル化回路から出力されるアナログ入力信号に
関連した測定データを周期が任意に設定されるサンプル
レートに従って格納するとともに高速サンプルレート設
定時に前記デジタル化回路の出力信号のうちの接地電位
入力に関連した接地データを選択的に格納する第１のメ
モリと、 低速サンプルレート設定時に前記デジタル化回路の出力
信号のうちの接地データを選択的に格納する第２のメモ
リと、 これら第１のメモリまたは第２のメモリに格納された接
地データに基づいてオフセット量を補正するためのオフ
セットデータを出力するオフセット制御回路と、 このオフセット制御回路から出力されるオフセットデー
タをアナログ信号に変換して前記増幅器に加えるD/A変
換器と、 前記第１のメモリに格納された測定データに基づいてア
ナログ入力信号の波形を表示するための演算処理を行う
とともに各部の制御を行う演算制御部を具備し、 高速サンプルレート設定状態では測定処理と演算表示処
理の間に前記第１のメモリに格納された接地データの一
部を更新してオフセット量補正演算処理を行い、 低速サンプルレート設定状態では測定データを第１のメ
モリに格納する毎に接地データを第２のメモリに格納し
た後この接地データを用いて前記第１のメモリに格納さ
れた接地データの一部を更新してオフセット量補正演算
処理を行うことを特徴とするデジタル波形表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19839088A JPH0721509B2 (ja) | 1988-08-09 | 1988-08-09 | デジタル波形表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19839088A JPH0721509B2 (ja) | 1988-08-09 | 1988-08-09 | デジタル波形表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0247555A JPH0247555A (ja) | 1990-02-16 |
| JPH0721509B2 true JPH0721509B2 (ja) | 1995-03-08 |
Family
ID=16390332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19839088A Expired - Lifetime JPH0721509B2 (ja) | 1988-08-09 | 1988-08-09 | デジタル波形表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0721509B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5148230A (en) * | 1990-04-25 | 1992-09-15 | Tektronix, Inc. | Measurement apparatus having improved sample density using nested data acquisitions |
| JP5137362B2 (ja) | 2006-09-12 | 2013-02-06 | イビデン株式会社 | 金属基材と無機材料表面層とからなる構造体 |
| JP6489899B2 (ja) * | 2015-03-30 | 2019-03-27 | 大阪瓦斯株式会社 | 分散型電源装置 |
| CN110716076B (zh) * | 2019-12-13 | 2020-03-17 | 深圳市鼎阳科技股份有限公司 | 一种数字示波器和用于数字示波器的增益自校正方法 |
-
1988
- 1988-08-09 JP JP19839088A patent/JPH0721509B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0247555A (ja) | 1990-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4306220A (en) | Interpolation utilization apparatus | |
| JPH0721509B2 (ja) | デジタル波形表示装置 | |
| US4704036A (en) | Pulse measurement circuit | |
| JP3244212B2 (ja) | ディジタル測定器 | |
| JPH03238361A (ja) | デジタルオシロスコープ | |
| JPH055514Y2 (ja) | ||
| JPH0548461A (ja) | Ａ／ｄ変換装置 | |
| JP3005803B2 (ja) | 放射線計測用ａｄ変換器 | |
| JPH0334163Y2 (ja) | ||
| JPH0328792A (ja) | 自動時間間隔測定方法 | |
| JPH0234576Y2 (ja) | ||
| JPS62148882A (ja) | 時間計測装置 | |
| JPH0512452A (ja) | データ処理装置 | |
| JPH0621026Y2 (ja) | 信号波形表示装置 | |
| JP2000241238A (ja) | 振動計 | |
| JP3473197B2 (ja) | 電子天びん | |
| SU1723531A1 (ru) | Осциллограф | |
| JPH06324096A (ja) | ユニバーサルカウンタ | |
| JPH0516551Y2 (ja) | ||
| JP2530606Y2 (ja) | リニアライザー | |
| JP3124593B2 (ja) | 補正装置 | |
| JPH11271362A (ja) | オシロスコープ輝度制御装置 | |
| JPH0619393B2 (ja) | スペクトラムアナライザ | |
| JPS6454993A (en) | Convergence error correction method | |
| JPH0557674U (ja) | デジタルオシロスコープ |