JPH0246999U - - Google Patents

Info

Publication number
JPH0246999U
JPH0246999U JP12481388U JP12481388U JPH0246999U JP H0246999 U JPH0246999 U JP H0246999U JP 12481388 U JP12481388 U JP 12481388U JP 12481388 U JP12481388 U JP 12481388U JP H0246999 U JPH0246999 U JP H0246999U
Authority
JP
Japan
Prior art keywords
accesses
random access
priority
access memory
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12481388U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP12481388U priority Critical patent/JPH0246999U/ja
Publication of JPH0246999U publication Critical patent/JPH0246999U/ja
Pending legal-status Critical Current

Links

Description

【図面の簡単な説明】
第１図ａ及びｂは本考案の第１の実施例のブロ
ツク図及び優先順位調停回路の論理回路図、第２
図は非同期にアクセス動作が可能な２つの入出力
ポートを有する従来のランダム・アクセス・メモ
リのブロツク図、第３図ａ及びｂは本考案の第２
の実施例のブロツク図及び優先順位調停回路の論
理回路図である。 １，１０１……優先順位調停回路、２，９，１
５，１９……ライト・イネーブル信号線、３，２
０……チツプ・セレクト信号線、４，８，１４，
２１……アウトプツト・イネーブル信号線、５，
２３……データ入出力端、６，２４……上位アド
レス入力端、７，２５……下位アドレス入力端、
１０，１６……入出力バツフア、１１，１７……
カラム・デコーダ、１２，１８……ロウ・デコー
ダ、１３……メモリ・セル・アレイ、２２，２６
……ビジー信号線、２７……優先ポート選択信号
線、１ａ，１０１ａ……コンパレータ、１ｂ，１
０１ｂ，１ｃ，１０１ｃ，１ｄ，１０１ｄ，１ｅ
，１０１ｅ，１ｆ，１０１ｆ，１ｇ，１０１ｇ，
１ｈ，１０１ｈ，１ｉ，１０１ｉ……ＡＮＤゲー
ト、１ｊ，１０１ｊ……ＯＲゲート、１ｋ，１０
１ｋ……ＮＯＲゲート、１０１ｌ，１０１ｍ……
セレクタ。

Claims (1)

    【実用新案登録請求の範囲】
  1. 非同期にアクセス動作が可能な２つ以上の入出
    力ポートを有するランダム・アクセス・メモリに
    おいて、同一アドレスに対する複数のポートから
    のアクセスが重なつた場合、そのうち少なくとも
    １つの特定のポートからのアクセスを優先的に受
    け付け、他のアクセスを保留させる優先順位調停
    回路を有することを特徴とするランダム・アクセ
    ス・メモリ。
JP12481388U 1988-09-22 1988-09-22 Pending JPH0246999U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12481388U JPH0246999U (ja) 1988-09-22 1988-09-22

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12481388U JPH0246999U (ja) 1988-09-22 1988-09-22

Publications (1)

Publication Number Publication Date
JPH0246999U true JPH0246999U (ja) 1990-03-30

Family

ID=31374869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12481388U Pending JPH0246999U (ja) 1988-09-22 1988-09-22

Country Status (1)

Country Link
JP (1) JPH0246999U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002197864A (ja) * 2000-12-27 2002-07-12 Fujitsu Ltd マルチポートメモリおよびその制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002197864A (ja) * 2000-12-27 2002-07-12 Fujitsu Ltd マルチポートメモリおよびその制御方法

Similar Documents

Publication Publication Date Title
JPH1031886A (ja) ランダムアクセスメモリ
JPH0315278B2 (ja)
JPH0246999U (ja)
JP2001338492A (ja) 半導体装置と制御方法
JP2535911B2 (ja) 半導体メモリ装置
JPS61117789A (ja) 半導体メモリ
JPS6339057A (ja) 仮想記憶メモリ
JPS60157798A (ja) 半導体メモリ
JPH0514359B2 (ja)
JPS63155495A (ja) 擬似スタテイツクメモリ装置
JPH0512883A (ja) シーケンシヤルメモリ
JPS61136396U (ja)
JPH05241946A (ja) Ｒｏｍ内蔵ランダムアクセスメモリ装置
US20020159283A1 (en) Method and structure for a CAMRAM cache memory
JPS6222291A (ja) 半導体記憶装置
JPS6027295A (ja) 時間スイツチ
JPS62177941A (ja) マスタ・スライス型集積回路装置
JPS623699U (ja)
JPS587300U (ja) 半導体集積回路
JPS6152399U (ja)
JPS6313500U (ja)
JPH04324186A (ja) ダイナミックｒａｍ型遅延線
JPS6296749U (ja)
JPS63171500A (ja) 記憶装置
JPH04332994A (ja) 半導体記憶装置