JPH0246113Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は波形整形回路に関し、特に交流入力を
受けてデユーテイ比が50〔％〕のパルス出力を送
出するものである。

〔背景技術とその問題点〕

この種の波形整形回路として、正弦波入力を交
流入力として受ける電圧比較回路において基準電
圧と比較し、正弦波入力が基準電圧（正弦波入力
の零点レベルに設定されている）を横切つたとき
論理レベルを切換える比較出力を得、この比較出
力をデユーテイ比が50〔％〕のパルス出力として
送出するように構成したものが、例えば電動機の
出力軸に結合された周波数発信機の正弦波出力を
パルス信号に変換する場合に用いられている。

この構成を用いてデユーテイ比が50〔％〕のパ
ルス出力を得ようとする場合、基準電圧を正弦波
入力の零レベルと一致させることが必要であり、
この関係は電動機が停止状態から定常運転状態に
までの間を変化する際にも維持されることが望ま
しい。かかる問題に対処するため従来第１図〜第
４図の構成が用いられていた。

第１図は積分型と称すべきもので、交流入力と
しての正弦波入力Ｓ１を比較回路１の非反転入力
端に与えると共に、積分回路２に与え、その積分
出力を比較回路１の反転入力端に基準電圧Ｓ２と
して与える。かくして積分回路２の出力端に正弦
波入力Ｓ１を平滑してその零レベルとほぼ一致す
るような基準電圧Ｓ２を得、正弦波入力が零レベ
ルより高いとき論理〔Ｈ〕レベルとなりかつ零レ
ベルより低いとき論理〔Ｌ〕レベルとなるパルス
出力Ｓ３を得るようになされている。

この構成は正弦波入力Ｓ１が定常周波数になつ
たときは所定の動作をするが、正弦波入力Ｓ１の
周波数が０〔Hz〕近傍のとき積分回路２は平滑動
作ができないため正弦波入力Ｓ１の振幅の変化に
追従して変化する基準電圧Ｓ２を発生するように
なつてしまう。また正弦波入力Ｓ１にひずみがあ
る場合、積分回路２による積分値は必らずしも正
弦波入力Ｓ１の零レベルと一致するようにはなら
ず、従つて比較回路１から得られるパルス出力Ｓ
３のデユーテイ比は50〔％〕にはならなくなる。

また第２図は抵抗分割型と称すべきもので、定
電圧源V_Rに接続された可変抵抗３から基準電圧
Ｓ２を得る。この構成は基準電圧V_Rが固定であ
るから正弦波入力Ｓ１の直流レベルの変動には追
従できないが、正弦波入力Ｓ１の周波数が０〔Hz〕
近傍になつても比較回路１を比較動作させること
ができる利点がある。しかしパルス出力Ｓ３のデ
ユーテイ比の精度を高めるためには、可変抵抗３
の調整を一段と綿密に行わねばならない煩雑さが
ある。

さらに第３図は積分−抵抗分割型と称すべきも
ので、正弦波入力Ｓ１が定常周波数近傍にあると
きの第１図の積分回路２の動作と、０〔Hz〕近傍
にあるときの第２図の可変抵抗３の動作との利点
を互いに補完させるように構成したものである。
すなわち比較回路１の反転入力端には速度検出回
路４の検出信号Ｓ４によつて切換制御されるスイ
ツチ回路５が接続され、速度検出回路４が例えば
周波数発信機の出力によつて正弦波入力Ｓ１の周
波数が所定の周波数より高いことを判別したとき
スイツチ回路５を高速側端子ａ１に切換えて積分
回路２の積分出力Ｓ５を基準電圧Ｓ２として比較
回路１に与え、逆に所定の周波数より低いことを
判別したときスイツチ回路５を低速側端子ａ２に
切換えて可変抵抗回路６の分圧電圧Ｓ６を基準電
圧Ｓ２として比較回路１に与える。このようにし
ても、正弦波入力Ｓ１にひずみがある場合にパル
ス出力Ｓ３に生ずる誤差の問題や、高い精度を得
るために可変抵抗回路６の調整が煩雑な問題が残
り、波形整形回路の性能として未だ不十分であ
る。

さらに第４図は積分−リミツタと称すべきもの
で、正弦波出力Ｓ１を積分回路２において積分
し、その積分出力Ｓ７をリミツタ７を介して基準
電圧Ｓ２として比較回路１に与える。ここで正弦
波入力Ｓ１の周波数が高い場合は積分回路２の平
滑作用を利用して零レベルの基準電圧Ｓ２を得る
と共に、周波数が低くなつて積分回路２が平滑動
作できなくなつたとき積分出力Ｓ７が正弦波入力
Ｓ１の瞬時値の変化に追従しても基準電圧Ｓ２を
リミツタ７の上限値又は下限値に制限できる。こ
のようにしても正弦波入力Ｓ１にひずみがある場
合にパルス出力Ｓ３に生ずる誤差の問題が残ると
共に、リミツタ７の上限値又は下限値以上に精度
を高めることができない問題があり、従つてこの
構成も性能上未だ不十分である。

〔考案の目的〕

以上の点を考慮して本考案においては、正弦波
入力Ｓ１に直流オフセツトやひずみがあつたり、
周波数が０〔Hz〕近傍にまで低くなつたりしても
パルス出力Ｓ３のデユーテイ比をほぼ50〔％〕に
維持し得ると共に、煩雑な調整をしなくとも高い
精度の波形整形をなし得るようにしようとする。

〔考案の概要〕

かかる目的を達成するため本考案においては、
交流入力信号を基準電圧と比較して出力端にパル
ス出力を送出する比較回路と、上記パルス出力を
受けてそのデユーテイ比を検出するデユーテイ比
検出回路とを有し、上記デユーテイ比検出回路の
出力信号に基づいて上記基準電圧を修正すること
により上記パルス出力のデユーテイ比をほぼ50％
に維持するようにした波形整形回路において、 上記パルス出力を受けてその周波数が所定値以
上の高速検出モード又は当該所定値より低い低速
検出モードに対応する論理レベルをそれぞれもつ
速度検出信号を発生する速度検出回路と、 上記速度検出信号が高速検出モードから低速検
出モードに切換つたとき当該切換直前の上記基準
電圧を修正する信号を保持する修正信号保持手段
とを具え、 上記低速検出モードにおける修正動作を上記修
正信号保持手段の出力によつて行うようにする。

〔実施例〕

以下図面について本考案の一実施例を詳述しよ
う。第５図は第１の実施例を示し、比較回路１１
の非反転入力端に交流入力としての正弦波入力Ｓ
１１が加算回路１２を介して比較入力Ｓ１２とし
て与えられ、反転入力端は基準電圧源（零レベル
に対応する電圧源としてのアース）からの基準入
力Ｓ１３が与えられる。比較回路１１のパルス出
力Ｓ１４は出力端子１３に送出されると共に、ロ
ーパスフイルタ構成の平均化回路１４に与えられ
る。ここで平均化回路１４は正弦波入力Ｓ１１が
定常周波数の範囲にあるときにパルス出力Ｓ１４
を積分してその平均値に相当する直流レベルＳ１
５を得ることができるような時定数に選定されて
いる。

平均化回路１４の直流レベル信号Ｓ１５はアナ
ログ−デイジタルコンバータ１５においてデイジ
タルデータ信号Ｓ１６に変換され、例えばマイク
ロコンピユータ構成の処理回路１６に与えられ
る。また比較回路１１のパルス出力Ｓ１４は速度
検出回路１７に与えられ、パルス出力Ｓ１４（従
つて正弦波入力Ｓ１１）の周波数が所定値以上の
とき定常周波数範囲の高速状態にあることを表わ
す論理「Ｈ」レベルとなり、かつ所定値より低下
したとき低速状態にあることを表わす論理「Ｌ」
レベルとなる速度検出信号Ｓ１７を発生して処理
回路１６に与える。

処理回路１６は速度検出信号Ｓ１７が論理
「Ｈ」レベルの高速検出モードのとき、コンバー
タ１５から到来するデイジタルデータ信号Ｓ１６
を順次記憶し、これを基準データと比較してその
偏差を演算し、この偏差を打ち消すようなデータ
信号を発生し、このデータ信号Ｓ１８をデイジタ
ル−アナログコンバータ１８においてアナログフ
イードバツク信号Ｓ１９に変換して加算回路１２
にフイードバツクする。ここで基準データは予め
処理回路１６のメモリに格納されており、比較回
路１１のパルス出力Ｓ１４のデユーテイ比がほぼ
50〔％〕のとき平均化回路１４を介してコンバー
タ１５の出力端に得られる平均値データＳ１６と
一致する内容に選定されている。

また処理回路１６は、速度検出信号Ｓ１７が論
理「Ｈ」レベルの高速検出モードから論理「Ｌ」
レベルの低速検出モードに切換つたとき、高速検
出モード時に記憶したデータを低速検出モードに
おけるデータとして用いてコンバータ１８を介し
て加算回路１２に対するフイードバツク信号Ｓ１
９として送出する。

第５図の構成において、正弦波入力Ｓ１１の周
波数が定常周波数の範囲にあるとき、比較回路１
１はこの正弦波入力Ｓ１１が零レベルより高い信
号レベルの範囲で論理「Ｈ」レベルになり、かつ
正弦波入力Ｓ１１が零レベルより低い信号レベル
の範囲で論理「Ｌ」レベルになるパルス出力Ｓ１
４を発生する。このときパルス出力Ｓ１４の平均
レベルに対応する直流レベル信号Ｓ１５が平均化
回路１４に得られ、これがコンバータ１５を介し
てデイジタルデータ信号Ｓ１６として処理回路１
６にとり込み記憶される。

このときパルス出力Ｓ１４の周波数は正弦波入
力Ｓ１１とほぼ同一であるので速度検出回路１７
の検出信号Ｓ１７は論理「Ｈ」レベルであり、従
つて処理回路１６は記憶されたデイジタルデータ
Ｓ１６と基準データとの偏差をなくすようなフイ
ードバツク信号Ｓ１９を加算回路１２に送出す
る。かくして比較回路１１の非反転入力端にはパ
ルス出力Ｓ１４のデユーテイ比を50〔％〕にする
ように正弦波入力Ｓ１１の直流レベルをフイード
バツク信号Ｓ１９によつて修正してなる比較入力
Ｓ１２が与えられる。このようにしてパルス出力
Ｓ１４はそのデユーテイ比がほぼ50〔％〕になる
ように動作する。

この状態から正弦波入力Ｓ１１の訟波数が０
〔Hz〕近傍の周波数に立下つて行つて低速検出モ
ードになると、速度検出回路１７の検出信号Ｓ１
７は論理「Ｌ」レベルになる。このとき処理回路
１６は高速検出モード時に平均化回路１４からと
り込み記憶したデイジタルデータ信号Ｓ１６に基
づいてフイードバツク信号Ｓ１９を形成してこれ
を加算回路１２にフイードバツクする。その結果
比較回路１１の出力端には０〔Hz〕に近い低い周
波数をもつ正弦波入力Ｓ１１の瞬時値の変化に応
じて論理レベルが切換わる低い周波数のパルス出
力Ｓ１４が送出される。

ここで処理回路１６から送出されるフイードバ
ツク信号Ｓ１９によつて正弦波入力Ｓ１１の直流
レベルが修正されることにより、パルス出力Ｓ１
４のデユーテイ比をほぼ50〔％〕に維持できる。
因みに通常低速検出モードにおいて正弦波入力Ｓ
１１に生ずる直流レベルの変動（すなわちオフセ
ツト）は高速検出モードにおいて生ずるオフセツ
トとほぼ等しいことが多く、従つて第５図のよう
に構成すれば、デユーテイ比がほぼ50〔％〕のパ
ルス出力Ｓ１４を高速検出モード及び低速検出モ
ードいずれの場合も確実に得ることができる。

このようにして正弦波入力Ｓ１１の周波数が０
〔Hz〕になつた（換言すれば検出対象の電動機が
停止した）後、再度スタートする際は処理回路１
６に記憶されている修正データ（前回の高速検出
モード時にとり込み記憶された）を用いてフイー
ドバツク信号Ｓ１９を得ることができることによ
り、パルス出力Ｓ１４のデユーテイ比をほぼ50
〔％〕に維持した状態で再スタートできる。

なお、初期スタート時には、予め試験的に電動
機を定常周波数で回転させて処理回路１６にデユ
ーテイ比が50〔％〕になるような初期データ信号
Ｓ１６をとり込み格納しておくようにする。

第６図は本考案の第２の実施例を示す。この場
合第５図との対応部分に同一符号を附して示す如
く、コンバータ１８において得られるフイードバ
ツク信号Ｓ１９を比較回路１１の反転入力端に基
準入力Ｓ１３として与えるようにする。第６図に
おいて、比較回路１１の出力端に得られるパルス
出力Ｓ１４の平均値デイジタルデータＳ１６が処
理回路１６にとり込まれて基準データとの偏差が
生じたとき、この偏差を打ち消すために比較回路
１１の基準入力Ｓ１３をフイードバツク信号Ｓ１
９によつて修正する。かくして正弦波入力Ｓ１１
の直流レベルがオフセツトしている分だけ基準入
力Ｓ１３のレベルを相対的に修正することによ
り、第５図について上述したと同様にしてパルス
出力Ｓ１４のデユーテイ比をほぼ50〔％〕に維持
できる。

第７図は本考案の第３の実施例を示す。この場
合第５図との対応部分に同一符号を附して示す如
く、コンバータ１８の修正信号Ｓ２０をスイツチ
回路２０の低速側端子ｂ２を通じて加算回路１２
にフイードバツク信号Ｓ１９としてフイードバツ
クすると共に、平均化回路１４の平均値直流レベ
ル信号Ｓ１５を高速側端子b1を通じて加算回路
１２にフイードバツクできるようにする。このス
イツチ回路２０は処理回路１６において速度検出
回路１７の検出信号Ｓ１７に基づいて得られる制
御信号Ｓ２１によつて切換制御され、高速検出モ
ード時平均化回路１４の平均値直流レベル信号Ｓ
１５をスイツチ回路２０を介して加算回路１２に
フイードバツクし、また低速検出モード時処理回
路１６において発生される修正信号Ｓ１８（従つ
てＳ２０）をスイツチ回路２０を介して加算回路
１２にフイードバツクする。

この場合、処理回路１６は第５図について上述
したと同様にして高速検出モード時アナログ−デ
イジタルコンバータ１５を介して平均値デイジタ
ルデータ信号Ｓ１６をとり込み記憶しておき、低
速検出モード時この記憶データに基づいて修正信
号Ｓ１８を発生するようになされている。

第７図の構成によれば、高速検出モード時平均
化回路１４の出力端に得られる平均値直流レベル
信号Ｓ１５を直接的に加算回路１２にフイードバ
ツクするようにしたことにより、この分処理回路
１６のうち高速検出モード時に動作する部分の構
成を第５図の場合より簡易化し得る。

第８図は本考案の第４の実施例を示す。この場
合第５図との対応部分に同一符号を附して示す如
く、平均化回路２５の平均値直流レベル信号Ｓ２
５をアナログ−デイジタルコンバータ２６で変換
して得られるデイジタルデータ信号Ｓ２６は、ラ
ツチ回路２７を介してデイジタル−アナログコン
バータ２８に与えられ、アナログフイードバツク
信号Ｓ１９に再変換して加算回路１２にフイード
バツクする。ラツチ回路２７には速度検出回路２
９の速度検出信号Ｓ２７が制御信号として与えら
れる。

第８図の構成において、高速検出モード時速度
検出回路２９の検出信号Ｓ２７によつてラツチ回
路２７はラツチ動作をせず、コンバータ２６にお
いて得られる平均値デイジタルデータ信号Ｓ２６
をラツチ回路２７を通過させてコンバータ２８に
与え、これにより正弦波入力Ｓ１１の直流レベル
を比較回路１１のパルス出力Ｓ１４のデユーテイ
比がほぼ50〔％〕になるように修正する。

この状態において低速検出モードに変わると、
速度検出回路２９はラツチ回路２７をラツチ動作
させてその時コンバータ２６から到来している平
均値デイジタルデータ信号Ｓ２６をラツチ保持す
る。従つてその後ラツチ回路２７の出力に基づい
てコンバータ２８から加算回路１２に一定値の修
正信号Ｓ１９がフイードバツクされ、かくして比
較回路１１のパルス出力Ｓ１４のデユーテイ比が
引続きほぼ50〔％〕を維持できるようになる。

このようにして正弦波入力Ｓ１１の周波数が０
〔Hz〕になつた（換言すれば検出対象の電動機が
停止した）後、再度スタートする際はラツチ回路
２７にラツチ保持されている平均値データを用い
てフイードバツク信号Ｓ１９を得ることができる
ことにより、パルス出力Ｓ１４のデユーテイ比を
ほぼ50〔％〕に維持した状態で再スタートできる。

なお、初期スタート時には、予め試験的に電動
機を定常周波数で回転させてラツチ回路２７にデ
ユーテイ比がほぼ50〔％〕になるような初期デー
タをラツチさせておくようにする。

第９図は比較回路１１のパルス出力Ｓ１４に基
づいてそのデユーテイ比を求めるための構成の一
例を示す。比較回路１１のパルス出力Ｓ１４はそ
れぞれ「Ｈ」レベル区間用カウンタ３１及び
「Ｌ」レベル区間用カウンタ３２に与えられる。
カウンタ３１はパルス出力Ｓ１４が論理「Ｈ」レ
ベルになつたときこれをイネーブル信号として受
けてクロツクパルスCLPをカウントし、そのカ
ウント結果出力Ｓ３１が処理回路１６に与えられ
る。またカウンタ３２はパルス出力Ｓ１４が論理
「Ｌ」レベルになつたときこれをイネーブル信号
として受けてクロツクパルスCLPをカウントし、
そのカウント結果出力Ｓ３２が処理回路１６に与
えられる。

処理回路１６はカウンタ３１及び３２のカウン
ト出力データＳ３１及びＳ３２を加算して例えば
カウンタ３１のカウント出力データＳ３１との比
率を演算し、これによりパルス出力Ｓ１４のデユ
ーテイ比を得る。

〔考案の効果〕

以上のように本考案によれば、比較回路の出力
端に得られるパルス出力の周波数が所定値以下に
切換つたとき当該切換直前の修正信号を保持して
これを現在の修正信号としてフイーバツクするこ
とにより、パルス出力のデユーテイ比を容易にほ
ぼ50〔％〕に維持できる。かくするにつき入力信
号に直流オフセツトやひずみがあつても、また周
波数が０〔Hz〕近傍にまで低くなつても出力パル
スのデユーテイ比を高い精度でほぼ50〔％〕に維
持できる。

【図面の簡単な説明】

第１図〜第４図は従来の波形整形回路を示す系
統的接続図、第５図〜第８図はそれぞれ本考案に
よる波形整形回路の一実施例を示す系統的接続
図、第９図はパルス出力のデユーテイ比を求める
構成を示す系統的接続図である。 １１……比較回路、１２……加算回路、１４，
２５……平均化回路、１５，２６……アナログ−
デイジタルコンバータ、１６……処理回路、１
７，２９……速度検出回路、１８，２８……デイ
ジタル−アナログコンバータ、２０……スイツチ
回路、２７……ラツチ回路。

Claims (1)

1. 【実用新案登録請求の範囲】 交流入力信号を基準電圧と比較して出力端にパ
   ルス出力を送出する比較回路と、上記パルス出力
   を受けてそのデユーテイ比を検出するデユーテイ
   比検出回路とを有し、上記デユーテイ比検出回路
   の出力信号に基づいて上記基準電圧を修正するこ
   とにより上記パルス出力のデユーテイ比をほぼ50
   ％に維持するようにした波形整形回路において、 上記パルス出力を受けてその周波数が所定値以
   上の高速検出モード又は当該所定値より低い低速
   検出モードに対応する論理レベルをそれぞれもつ
   速度検出信号を発生する速度検出回路と、 上記速度検出信号が高速検出モードから低速検
   出モードに切換つたとき当該切換直前の上記基準
   電圧を修正する信号を保持する修正信号保持手段
   とを具え、 上記低速検出モードにおける修正動作を上記修
   正信号保持手段の出力によつて行うようにしたこ
   とを特徴とする波形整形回路。