JPH0245858A - インターフェース方式 - Google Patents
インターフェース方式Info
- Publication number
- JPH0245858A JPH0245858A JP19632588A JP19632588A JPH0245858A JP H0245858 A JPH0245858 A JP H0245858A JP 19632588 A JP19632588 A JP 19632588A JP 19632588 A JP19632588 A JP 19632588A JP H0245858 A JPH0245858 A JP H0245858A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bidirectional bus
- write signal
- state buffer
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 56
- 238000004891 communication Methods 0.000 claims abstract description 15
- 238000007493 shaping process Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 2
- 230000000630 rising effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
双方向性バスを利用してデータ通信するインタフェース
方式に関し、 装置と双方向性バスとの間に3ステートハソフアを設け
てリード信号によってこれを駆動すると共に終端を短く
したライト信号を用いて相手装置がデータを双方向バス
から取り込み、動作タイミングの異なる2つの装置間を
双方向性バスを用いて接続して通信を行うことを目的と
し、データ通信しようとする装置間に設けた双方向性バ
スと、自装置とこの双方向性バスとの間に設けた双方向
性の3ステートハソフアと、自装置から送出して相手装
置が使用するライト信号の終端部分を短くするライト信
号整形回路とを備え、リード時に自装置がリード信号を
相手装置に送出してデータを上記双方向性バスに送出さ
せると共にリード信号を上記3ステートバッファに入力
して双方向性バスに送出されたデータを自装置内に取り
込み、一方、ライト時に自装置がライト信号を上記ステ
ートバッファに入力してデータを上記双方向性バス(1
)に送出すると共に上記ライト信号整形回路によってラ
イト信号の終端部分を短くしたライト信号によって相手
装置が双方向性)<スからデータを取り込むように構成
する。
方式に関し、 装置と双方向性バスとの間に3ステートハソフアを設け
てリード信号によってこれを駆動すると共に終端を短く
したライト信号を用いて相手装置がデータを双方向バス
から取り込み、動作タイミングの異なる2つの装置間を
双方向性バスを用いて接続して通信を行うことを目的と
し、データ通信しようとする装置間に設けた双方向性バ
スと、自装置とこの双方向性バスとの間に設けた双方向
性の3ステートハソフアと、自装置から送出して相手装
置が使用するライト信号の終端部分を短くするライト信
号整形回路とを備え、リード時に自装置がリード信号を
相手装置に送出してデータを上記双方向性バスに送出さ
せると共にリード信号を上記3ステートバッファに入力
して双方向性バスに送出されたデータを自装置内に取り
込み、一方、ライト時に自装置がライト信号を上記ステ
ートバッファに入力してデータを上記双方向性バス(1
)に送出すると共に上記ライト信号整形回路によってラ
イト信号の終端部分を短くしたライト信号によって相手
装置が双方向性)<スからデータを取り込むように構成
する。
本発明は、双方向性バスを利用してデータ通信するイン
タフェース方式に関するものである。
タフェース方式に関するものである。
〔従来の技術と発明が解決しようとする課題〕従来、第
1図(ハ)に示すような双方向性バスを利用して例えば
装置Aと装置Bとが相互にデータii1信する場合、第
4図(イ)、(ロ)、(ハ)および第5図(イ)、(ロ
)、(ハ)に示すように、インタフェースしようとする
両者間の動作タイミングが異なっていると、相互に接続
することができず、通信し得ないという問題があった。
1図(ハ)に示すような双方向性バスを利用して例えば
装置Aと装置Bとが相互にデータii1信する場合、第
4図(イ)、(ロ)、(ハ)および第5図(イ)、(ロ
)、(ハ)に示すように、インタフェースしようとする
両者間の動作タイミングが異なっていると、相互に接続
することができず、通信し得ないという問題があった。
具体的に説明すれば、装置Bから装置Aにデータ通信す
る場合、第4図(ロ)■で例えば63nsの間データが
出力されすぎていた。また、装置Aから!ii置装にデ
ータ通信する場合、第5回(ロ)■で例えば7nsの間
データの保持時間が足りなかった。
る場合、第4図(ロ)■で例えば63nsの間データが
出力されすぎていた。また、装置Aから!ii置装にデ
ータ通信する場合、第5回(ロ)■で例えば7nsの間
データの保持時間が足りなかった。
本発明は、装置と双方向性バスとの間に3ステートバッ
ファを設けてリード信号によってこれを駆動すると共に
終端を短くしたライト信号を用いて相手装置がデータを
双方向バスから取り込み、動作タイミングの異なる2つ
の装置間を双方向性バスを用いて接続して通信を行うこ
とを目的としている。
ファを設けてリード信号によってこれを駆動すると共に
終端を短くしたライト信号を用いて相手装置がデータを
双方向バスから取り込み、動作タイミングの異なる2つ
の装置間を双方向性バスを用いて接続して通信を行うこ
とを目的としている。
第1図を参照して課題を解決する手段を説明する。
第1図において、双方向性バス1は、装置間でデータを
双方向に転送するものである。
双方向に転送するものである。
3ステートバッファ2は、装置と双方性バス1との間に
設けたバッファである。
設けたバッファである。
ライト信号整形回路3は、ライト信号の終端を短くして
整形したライト信号を送出するものである。
整形したライト信号を送出するものである。
本発明は、第1図に示すように、装置Aと双方向性バス
との間に3ステートバッファ2を設け、リード時に装置
Aがリード信号で3ステートバッファ2を駆動して装置
Bが双方向性バス1に出力したデータを取り込み(リー
ドし)、一方、ライト時に処理装置Aが3ステートバッ
ファ2を介してデータを双方向性バスに出力すると共に
ライト信号整形回路3によって終端を短くしたライト信
号を用いて処理装置Bが双方向性バス1からデータを取
り込む(ライトする)ようにしている。
との間に3ステートバッファ2を設け、リード時に装置
Aがリード信号で3ステートバッファ2を駆動して装置
Bが双方向性バス1に出力したデータを取り込み(リー
ドし)、一方、ライト時に処理装置Aが3ステートバッ
ファ2を介してデータを双方向性バスに出力すると共に
ライト信号整形回路3によって終端を短くしたライト信
号を用いて処理装置Bが双方向性バス1からデータを取
り込む(ライトする)ようにしている。
従って、3ステートバッファ2およびライト信号整形回
路3を設けることにより、動作タイミングの異なる装置
Aと装置Bとの間で双方向性バス1を介して相互にデー
タ通信することが可能となる。
路3を設けることにより、動作タイミングの異なる装置
Aと装置Bとの間で双方向性バス1を介して相互にデー
タ通信することが可能となる。
まず、第1図(ハ)を用いて全体の構成を説明する。
第1図(ハ)において、装置Aおよび装置Bは、動作タ
イミングの異なる装置(10ポートなど)であって、例
えば第4図および第5図に示す動作タイミングを持つも
のである(後述する)。
イミングの異なる装置(10ポートなど)であって、例
えば第4図および第5図に示す動作タイミングを持つも
のである(後述する)。
双方向性バス1は、双方向にデータを転送するためのバ
スである。
スである。
RD、WRは、ここでは、装置Aが双方向性バス1の方
向を決定したことに対応して、送出するリード信号、ラ
イト信号である。装置jAは第1図(イ)および(ロ)
構成を持つようにする。尚、ライト信号整形回路3は受
信側の装置Bが持つようにしてもよい。
向を決定したことに対応して、送出するリード信号、ラ
イト信号である。装置jAは第1図(イ)および(ロ)
構成を持つようにする。尚、ライト信号整形回路3は受
信側の装置Bが持つようにしてもよい。
次に、第1図(イ)および第2図(イ)を用いてリード
時、即ち装置Bから装置へにデータ通信する場合の構成
および動作を詳細に説明する。
時、即ち装置Bから装置へにデータ通信する場合の構成
および動作を詳細に説明する。
第1図(イ)において、3ステートバッファ2は装置A
が持つものであって、装置AからLレヘルのリード信号
を入力された場合(リード時の場合)、双方向性バス1
からデータを当該装置A内に取り込むようにしている。
が持つものであって、装置AからLレヘルのリード信号
を入力された場合(リード時の場合)、双方向性バス1
からデータを当該装置A内に取り込むようにしている。
尚、Hレヘルのリード信号を当該3ステートバッファ2
に入力した場合(ライト時の場合)、装置Aからデータ
が双方向性バス1に出力される。
に入力した場合(ライト時の場合)、装置Aからデータ
が双方向性バス1に出力される。
従って、第2図(イ)に示すように、装置Bから双方向
性バス1を介して装置Aにデータ通信する場合、当該装
置Aがリード信号を装置Bに通知して双方向性バスlに
出力させたデータを当該3ステートバッファ2を介して
内部に取り込む際に、図中リード信号の終端の■立ち上
がりの部分で実線を用いて示すように無くなり、従来の
点線を用いて示すような状態を防止することが可能とな
る。
性バス1を介して装置Aにデータ通信する場合、当該装
置Aがリード信号を装置Bに通知して双方向性バスlに
出力させたデータを当該3ステートバッファ2を介して
内部に取り込む際に、図中リード信号の終端の■立ち上
がりの部分で実線を用いて示すように無くなり、従来の
点線を用いて示すような状態を防止することが可能とな
る。
これにより、第4図異なる動作タイミグを持つ装置Bか
ら双方向性バス1を介して装置Aにデータ通信すること
が可能となる(第4図を用いて具体的に後述する)。
ら双方向性バス1を介して装置Aにデータ通信すること
が可能となる(第4図を用いて具体的に後述する)。
次に、第1図(ロ)、第2図(ロ)および第3図を用い
てライト時、即ち装置Aがら装置Bにデータ通信する場
合の構成および動作を詳細に説明する。
てライト時、即ち装置Aがら装置Bにデータ通信する場
合の構成および動作を詳細に説明する。
第1図(ロ)ライト信号整形回路3は装置7Aが持つも
のであって、装置AからLレヘルのライト信号を入力さ
れた場合(ライト時の場合)、第2図(ロ)■に示すよ
うに終端を短くしたライト信号を装置Bに送出するもの
である。これは、第1図(ロ)ライト信号整形回路3の
波形図を第3図に示すように、入力した本来のライト信
号■についてシフトレジスタ3−1を用いて所定クロッ
クパルス分だけ終端を短くしたライト信号■を生成する
ようにしている。
のであって、装置AからLレヘルのライト信号を入力さ
れた場合(ライト時の場合)、第2図(ロ)■に示すよ
うに終端を短くしたライト信号を装置Bに送出するもの
である。これは、第1図(ロ)ライト信号整形回路3の
波形図を第3図に示すように、入力した本来のライト信
号■についてシフトレジスタ3−1を用いて所定クロッ
クパルス分だけ終端を短くしたライト信号■を生成する
ようにしている。
従って、第2図(ロ)に示すように、装[Aがら双方向
性バス1を介して装置Bにデータ通信する場合、装置A
が終端の短い■ライト信号を装置Bに通知して双方向性
バスlに出力したデータを当該装置Bの内部に取ませる
際に、■”の部分を短くしたことによって、第5図(ロ
)■に示すブタ保持時間が足りない問題を解決すること
が可能となる。これにより、第5図異なる動作タイミグ
を持つ装置Aから双方向性バスlを介して装置Bにデー
タ通信することが可能となる。
性バス1を介して装置Bにデータ通信する場合、装置A
が終端の短い■ライト信号を装置Bに通知して双方向性
バスlに出力したデータを当該装置Bの内部に取ませる
際に、■”の部分を短くしたことによって、第5図(ロ
)■に示すブタ保持時間が足りない問題を解決すること
が可能となる。これにより、第5図異なる動作タイミグ
を持つ装置Aから双方向性バスlを介して装置Bにデー
タ通信することが可能となる。
次に、第4図を用いて装置Aおよび装置Bのリード時(
装置Bから双方向性バス1を介して装置Aにデータ転送
する時)における動作タイミングの違いの解決例につい
て具体的に説明する。ここで、第4 (イ)は、装置A
の読み込みタイミングを示し、第4図(ロ)は装置Bの
出力タイミング(双方向性バス1へのデータの出力タイ
ミング)を示し、第4図(ハ)は各■ないし■の動作説
明を示し、第4図(ニ)は双方向性バス1を介して通信
を行うために必要な条件を示す。
装置Bから双方向性バス1を介して装置Aにデータ転送
する時)における動作タイミングの違いの解決例につい
て具体的に説明する。ここで、第4 (イ)は、装置A
の読み込みタイミングを示し、第4図(ロ)は装置Bの
出力タイミング(双方向性バス1へのデータの出力タイ
ミング)を示し、第4図(ハ)は各■ないし■の動作説
明を示し、第4図(ニ)は双方向性バス1を介して通信
を行うために必要な条件を示す。
これら第4図(イ)および(ロ)に示す動作タイミング
を持つ装置Aおよび装置Bが双方向性バスlを介して通
信するには、第4図(ニ)に示す条件が必要である。
を持つ装置Aおよび装置Bが双方向性バスlを介して通
信するには、第4図(ニ)に示す条件が必要である。
条件falは、第4図(イ)および第4図(ロ)に示す
ように本来的に満足されている。
ように本来的に満足されている。
条件(blのうち、■〈■が満足されていなく、この例
では■に示すように63nsデータカ咄されすぎるので
、既述した第1図(イ)3ステートバッファ2を装置A
に設けてリード信号によって駆動して双方向性バス1が
ら装置Aに取り込むデータの終端を第2図(イ)に示す
ようにカントし、見掛は上装置Aから見て■#0に強制
的にするようにしている。これにより当該条件(blが
装zAから見て満足されることとなる。
では■に示すように63nsデータカ咄されすぎるので
、既述した第1図(イ)3ステートバッファ2を装置A
に設けてリード信号によって駆動して双方向性バス1が
ら装置Aに取り込むデータの終端を第2図(イ)に示す
ようにカントし、見掛は上装置Aから見て■#0に強制
的にするようにしている。これにより当該条件(blが
装zAから見て満足されることとなる。
条件(C1は、第4図(イ)および第4図(ロ)に示す
ように本来的に満足されている。
ように本来的に満足されている。
以上のように、リード時に装WAに3ステートハ、ファ
2を設けてリード信号で駆動することにより、第4図(
ニ)通信を行うための条件を満足させることが可能とな
る。
2を設けてリード信号で駆動することにより、第4図(
ニ)通信を行うための条件を満足させることが可能とな
る。
次に、第5図を用いて装置Aおよび装置Bのライト時(
装置Aから双方向性バス1を介して装置Bにデータ転送
する時)における動作タイミングの違いの解決例につい
て具体的に説明する。ここで、第5 (イ)は、装置A
の出力タイミングを示し、第5図(ロ)は装置Bの読み
込みタイミングを示し、第5図(ハ)は各■ないし■の
動作説明を示し、第5図(ニ)は双方向性バスlを介し
て通信を行うために必要な条件を示す。
装置Aから双方向性バス1を介して装置Bにデータ転送
する時)における動作タイミングの違いの解決例につい
て具体的に説明する。ここで、第5 (イ)は、装置A
の出力タイミングを示し、第5図(ロ)は装置Bの読み
込みタイミングを示し、第5図(ハ)は各■ないし■の
動作説明を示し、第5図(ニ)は双方向性バスlを介し
て通信を行うために必要な条件を示す。
これら第5図(イ)および(ロ)に示す動作タイミング
を持つ装置Aおよび装WBが双方向性バス1を介して通
信するには、第5図(ニ)に示す条件が必要である。
を持つ装置Aおよび装WBが双方向性バス1を介して通
信するには、第5図(ニ)に示す条件が必要である。
条件(al、(blは、第5図(イ)および第5図(ロ
)に示すように本来的に満足されている。
)に示すように本来的に満足されている。
条件(C1は、満足されていなく、この例では■に示す
ように7nsデ一タ保持時間が足りないので、既述した
第1図(ロ)ライト信号整形回路3を装置Aに設けて終
端を短くしたライト信号を装置Bに通知し、第2図(ロ
)に示すように装置Bの読み込みタイミングの終端部分
を短くし、即ち第5図(ロ)■の終端を短くしてこの短
くした分だけ図上で■を左側にシフトして、■の7ns
デ一タ保持時間が足りない問題を解決するようにしてい
る。これにより、当該条件fclが装置Bから見て満足
されることとなる。
ように7nsデ一タ保持時間が足りないので、既述した
第1図(ロ)ライト信号整形回路3を装置Aに設けて終
端を短くしたライト信号を装置Bに通知し、第2図(ロ
)に示すように装置Bの読み込みタイミングの終端部分
を短くし、即ち第5図(ロ)■の終端を短くしてこの短
くした分だけ図上で■を左側にシフトして、■の7ns
デ一タ保持時間が足りない問題を解決するようにしてい
る。これにより、当該条件fclが装置Bから見て満足
されることとなる。
以上のように、ライト時に装置Aあるいは装置Bにライ
ト信号整形回路3を設けて終端を短くしたライト信号に
よって装置Bがデータを取り込むことにより、第5図(
ニ)通信を行うための条件を満足させることが可能とな
る。
ト信号整形回路3を設けて終端を短くしたライト信号に
よって装置Bがデータを取り込むことにより、第5図(
ニ)通信を行うための条件を満足させることが可能とな
る。
以上説明したように、本発明によれば、双方向性バス1
を介して装置間でデータ通信する場合に、3ステートバ
ッファ2およびライト信号整形回路3を設けて動作タイ
ミングの違いを吸収する構成を採用しているため、動作
タイミングの異なる装置間例えば■0ボート間を双方向
性バスを用いて直接に接続して効率的かつ高速にデータ
通信を行うことができる。
を介して装置間でデータ通信する場合に、3ステートバ
ッファ2およびライト信号整形回路3を設けて動作タイ
ミングの違いを吸収する構成を採用しているため、動作
タイミングの異なる装置間例えば■0ボート間を双方向
性バスを用いて直接に接続して効率的かつ高速にデータ
通信を行うことができる。
第1図は本発明の1実施例構成図、第2図、第4図、第
5図はインタフェース説明図、第3図は第1図(ロ)の
波形図を示す。 図中、■は双方向性バス、2は3ステートバッファ、3
はライト信号整形回路、3−1はシフトレジスタを表す
。
5図はインタフェース説明図、第3図は第1図(ロ)の
波形図を示す。 図中、■は双方向性バス、2は3ステートバッファ、3
はライト信号整形回路、3−1はシフトレジスタを表す
。
Claims (1)
- 【特許請求の範囲】 双方向性バスを利用してデータ通信するインタフェース
方式において、 データ通信しようとする装置間に設けた双方向性バス(
1)と、 自装置とこの双方向性バスとの間に設けた双方向性の3
ステートバッファ(2)と、 自装置から送出して相手装置が使用するライト信号の終
端部分を短くするライト信号整形回路(3)とを備え、 リード時に自装置がリード信号を相手装置に送出してデ
ータを上記双方向性バス(1)に送出させると共にリー
ド信号を上記3ステートバッファ(2)に入力して双方
向性バスに送出されたデータを自装置内に取り込み、一
方、ライト時に自装置がライト信号を上記ステートバッ
ファ(2)に入力してデータを上記双方向性バス(1)
に送出すると共に上記ライト信号整形回路(3)によっ
てライト信号の終端部分を短くしたライト信号によって
相手装置が双方向性バス(1)からデータを取り込むよ
うに構成したことを特徴とするインタフェース方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19632588A JP2629027B2 (ja) | 1988-08-06 | 1988-08-06 | インターフェース方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19632588A JP2629027B2 (ja) | 1988-08-06 | 1988-08-06 | インターフェース方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0245858A true JPH0245858A (ja) | 1990-02-15 |
JP2629027B2 JP2629027B2 (ja) | 1997-07-09 |
Family
ID=16355943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19632588A Expired - Lifetime JP2629027B2 (ja) | 1988-08-06 | 1988-08-06 | インターフェース方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2629027B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04326449A (ja) * | 1991-04-26 | 1992-11-16 | Sharp Corp | インタフェース装置 |
-
1988
- 1988-08-06 JP JP19632588A patent/JP2629027B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04326449A (ja) * | 1991-04-26 | 1992-11-16 | Sharp Corp | インタフェース装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2629027B2 (ja) | 1997-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0245858A (ja) | インターフェース方式 | |
JPH04323755A (ja) | Dma装置 | |
JPH02211571A (ja) | 情報処理装置 | |
JPS6347864A (ja) | メモリ間のデ−タ転送方法 | |
JPH03132857A (ja) | 複数cpu間データ転送回路 | |
SU1594552A1 (ru) | Устройство дл управлени обменом информацией между управл ющим процессором и внешним устройством | |
JP3266610B2 (ja) | Dma転送方式 | |
JPH03223953A (ja) | バス制御方式 | |
JPS6130300B2 (ja) | ||
JPS6381557A (ja) | デユアルポ−トメモリ | |
JPS60169962A (ja) | メモリアクセス制御方式 | |
SU1179357A1 (ru) | Устройство дл сопр жени модулей вычислительной системы с общей шиной | |
JP3104186B2 (ja) | 半導体メモリ | |
JPS6217879Y2 (ja) | ||
JPH02146667A (ja) | 中央処理装置間ダイレクトメモリアクセス方式 | |
JPS62192845A (ja) | バス制御方式 | |
JPS61216192A (ja) | メモリ−書き込み方式 | |
JPS6140658A (ja) | デ−タ処理装置 | |
JPH03219359A (ja) | インタフェース回路 | |
JPH01265354A (ja) | データ転送方式 | |
JPH047657A (ja) | メモリ間データ転送方式 | |
JPH0736822A (ja) | Dma転送回路 | |
JPS58119029A (ja) | Dma転送方式 | |
JPH03266160A (ja) | Dma制御方式 | |
JPH03253960A (ja) | バス接続形式の制御システム |