JPH0244831A

JPH0244831A - 位相同期発振回路

Info

Publication number: JPH0244831A
Application number: JP63195667A
Authority: JP
Inventors: Toshio Iyota; 井餘田　敏雄; Toyohiko Yoshino; 吉野　豊彦; Hideki Eisaki; 永崎　秀樹
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-08-04
Filing date: 1988-08-04
Publication date: 1990-02-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕例えば、マスク局から伝送路を介して送られる基準クロ
ックに自局のクロックを同期させる際に使用する位相同
期発振回路に関し、伝送路擾乱の影響をできるだけ受けない様にすることを
目的とし、伝送路の状態に対応して第２の記憶手段への書き込み動
作、および切替手段の切替動作を制御する制御手段と、
該制御手段の出力状態に対応して該位相比較手段の出力
、または該第２の記憶手段の出力を該電圧制御発振手段
に加える切替手段と、該電圧制御発振手段の出力を用い
て、該位相比較手段（１１の出力のうち、定められたレ
ベル状態の部分に対応するカウント値を求め、予め書き
込まれている該位相比較手段の出力のうち、該カウント
値に対応する出力が読み出される第１の記憶手段と、該
制御手段の出力状態に対応して該第１の記憶手段の出力
が繰り返し書き込まれ、または書き込みが禁止されて、
書き込まれた該第１の記憶手段の出力が読み出される第
２の記憶手段とを設け、該制御手段が伝送路擾乱の発生
を検出した時、該制御手段からの出力で該第２の記憶手
段から読み出された該第１の記憶手段の出力を該切替手
段を介して該電圧制御発振手段に加える様に構成する。

〔産業上の利用分野〕

本発明は２例えばマスク局から伝送路を介して送られる
基準クロックに自局のクロックを同期させる際に使用す
る位相同期発振回路に関するものである。

第４図は本発明の詳細な説明図である。図において、伝
送路を介して入力したディジタル信号を対応するシステ
ムｓＹｓで処理して局内に送出しなければならない。こ
の為、入力したディジタル信号から抽出したクロックＣ
Ｋ、〜ｃＫ、ｌのうちの１つ。

例えばＣＫ、をセレクタＳＥＬでセレク１−シ１位相同
期発振回路ＰＬＯの出方をＣＫ、に同期させて伝送装置
で使・用するクロックを生成して必要な箇所に分配して
いる。

そこで、ＣＭ、を抽出している伝送路１に擾乱。

例えば瞬断が生じた時は位相同期回路ＰＬＯが自走し、
システムＳＹＳ　１のみならず、システムＳＹＳ　２〜
システム５ｙｓｎまでが自走ＧＫを使用するので。

局内受信部での誤り率が劣化する。

そこで、伝送路擾乱の影響をできるだけ受けない様にす
ることが必要である。

〔従来の技術〕

第５図は従来例のブロック図、第６図は第５図の動作説
明図を示す。ここで、第６図中の左側の符号は第５図中
の同じ符号の部分の波形を示す。

以下、第６図を参照して第５図の動作を説明する。ここ
で、入力クロックの周波数は６．３１２　Ｍｂ／Ｓ出力
クロソりの周波数は８．１９２　Ｍｂ／Ｓとする。

先ず、入力した６、３１２　Ｍｂ／Ｓのクロック（以下
。

ＣＫと省略する）は１例えば７８９進のカウンタである
分周器１１で７８９分周されて８　Ｋｂ／Ｓに変換され
た後、立上り検出器１２で第６図−〇に示す様に立上り
点が検出される。

この立上り点はセットリセット・フリップフロップ（５
Ｒ−ＦＦと省略する）１４のＳ端子に加えられるので、
　５ｌｌ−ＦＦ　１４はＨを出力するが、この出力はレ
ベル変換器２１でレベルが変換された後、低域通過形フ
ィルタ２２を通して電圧制御発振器（以下、ＶＣＯと省
略する）２３に加えられる。

一方、ＶＣＯ２３の出力は１ｏ２４進のカウンタである
分周器２４で１０２４分周されて８　Ｋｂ／Ｓに変換さ
れた後。

立上り検出器１３で立上り点が検出され、　５Ｒ−ＦＦ
のＲ端子に加えられ、出力がＬとなる（第６図−■。

■参照）。

この時、第６図〜■に示す様に立上り検出器１３の出力
３例えばす、がａ、と８２の間の中央になる様にＶＣＯ
の発振周波数が制御され、　ＣＫに同期したＶＣＯの出
力が得られる。

〔発明が解決しようとする課題〕ここで、分周器１１が第７図のａ、点でカウント動作を
開始したとする。伝送路に瞬断が発生しなければ、カウ
ント値が７８８になった時にキャリーを立上り検出器１
２に送出すと共に、ａ２がら再びカウント動作を繰り返
す。

しかし、カウント値が１例えば３００になった時に瞬断
の為にＣＫが断となり、ある時間経過して復旧したとす
ると、第７図に示す様にＣＫが復旧した時点からカウン
ト動作を再開するので、カウント値７８８の点は８２′
となりＡだけ位相かシフトする。

これにより、　８．１９２Ｍｂ／Ｓのクロンクを用いて
生成したディジタル信号に欠落や重複が生ずる。

即ち、伝送路擾乱の影響を受り、受信側で誤り率が劣化
すると云う問題がある。

本発明は伝送路擾乱の影響をできるだけ受けない様にす
ることを目的とする。

〔課題を解決する為の手段〕

第１図は本発明の原理ブロック図を示す。

図中、３は伝送路の状態に対応して第２の記・追手段へ
の書き込み動作、および切替手段の切替動作を制御する
制御手段で、６は該制御手段の出力状態に対応して該位
相比較手段の出力、または該第２の記１意手段の出力を
該電圧制御発振手段に加える切替手段である。

また、４は該電圧制御発振手段の出力を用いて該位相比
較手段の出力のうち、定められたレベル状態の部分に対
応するカウント値を求め、予め書き込まれている該位相
比較手段の出力のうち、該カウント値に対応する出力が
読め出される第１の記憶手段で、５は該制御手段の出力
状態に対応して該第１の記憶手段の出力が繰り返し書き
込まれまたは書き込みが禁止されて、書き込まれた該第
］の記憶手段の出力か読み出される第２の記憶手段であ
る。

そして、該制御手段が伝送路擾乱の発生を検出した時、
該制御手段からの出力で該第２の記憶手段から読み出さ
れた該第１の記憶手段の出力を該切替手段を介して該電
圧制御発振手段に加える様にする。

〔作用〕

本発明は第１の記憶手段４で電圧制御発振手段２の出力
を用いて９位相比較手段２の出力のうち定められたレベ
ル状態の部分に対応するカウント値を求める。一方、こ
の記憶手段４には位相比較手段１から送出される全ての
出力が書き込まれているので、該カウンＩ−値に対応す
る出力が読み出されて第２の記憶手段５に書き込まれる
が、常に最新の出力で更新されている。

さて、制御手段３が伝送路擾乱を検出すると、該制御手
段は該第１の記憶手段４の出力を第２の記憶手段５へ書
き込むことを禁止すると共に、該第２の記１，９手段の
出力が該電圧制御発振手段に加えられる様に切替手段６
を制御する。

そこで、第２の記憶手段から伝送路擾乱前の位相比較手
段の出力が該電圧制御発振手段２に加えられるので、伝
送路擾乱の影響をできるだ（３受けない様になる。

尚、伝送路擾乱回復後も正常となる間だけ保護期間を見
て、該切替手段を復旧する。

〔実施例〕

第２図は本発明の実施例のブロック図、第３図は第２図
の動作説明図を示す。

ここで、分周器１１．立上り検出器１２．１３．５Ｒ−
ＩｉＦ　１４は位相比較手段１の構成部分、レベル変換
・ＬＰＦ　２２．　ＶＣＯ２３，分周器２４は電圧制御
発振手段２の構成部分、入力断検出器３１．制御器３２
は制御手段３の構成部分、カウンタ４１．１１０）Ｉ　
４２は第１の記憶手段４の構成部分、メモリ手段５１は
第２の記憶手段５の構成部分、セレクタ６１は切替手段
６の構成部分を示す。また、全図を通じて同一符号は同
一対象物を示す。以下、カウンタ４１ば分周器２４と同
じ＜　１０２４進カウンタとして第３図を参照して第２
図の動作を説明する。

（１）伝送路に擾乱発生しない時、この時は入力断検出器３１から断検出信号が制御器３２
に送出されないので、制御器からメモリ５１に書き込み
禁止信号、セレクタ６１に切替信号は送出されない。そ
こで、メモリ５１にはＲＯＭ　４２の出力が書き込まれ
、　ＶＣＯ２３には５Ｒ−ＦＦ　１４の出力が加えられ
ている。

さて、６．３１．２　Ｍｂ／ＳのＣＫと８．１．９２Ｍ
ｂ／ＳのＶＣＯ出力は分周器ＩＬ　２４でそれぞれ７８
９分周、　１．０２４分周されて８　Ｋｂ／Ｓに変換さ
れた後、　５Ｒ−ＦＦ　１４で位相比較され３位相差に
対応する出力がレベル変換・ＬＰＦ２２を介してｖＣＯ
に送出され３位相差か所定の値になる様にｖＣＯの発振
周波数が制御される。

一方、カウンタ４１はＶＣＯ２３の出力がＣＫとして印
加され、　５Ｒ−ＦＦ　１４の出力がＬからＨになると
初期値（例えば、０）からカラン１−動作を開始し、１
（からＬになると初期状態に戻り、これを繰り返してい
る。

そこで、例えばＶＣＯ２３の出力が６．３１２Ｍｂ／５
）ＣＫに同期している時は第３図−■に示す様にカウン
ト値が５１１になると５Ｒ−ＦＦの出力が１１からしに
変化するのでカウント値は０になってカウント動作を停
止する。しかし、同期が取れていない状態では、その程
度により第３図−■、■に示す様に例えばカウント値２
５０．７５０で０になる。

即ち、カウント値は位相差の状態に対応しているので、
このカウント値をＲＯＭ　４２のアドレスとして加える
。ＲＯＭ　４２には５Ｒ−ＦＦ　１４から出力される全
ての出力が予め書き込まれているので、アドレスに対応
する５Ｒ−ＦＦの出力が読み出されてメモリ５１に書き
込まれるが、書き込まれた５Ｒ−ＦＦの出力は１２５　
μｓ毎に更新される。

（２）伝送路に瞬断が発生した場合入力断検出器３１で６．３１２Ｍｂ／Ｓ　ＣＫの断を検
出すると、断検出信号が制御器３２に加えられる。そこ
で。

ここからセレクタ６１に切替信号が送出され、メモリ５
１とＶ、ＧＯ２３とがセレクタ６１を介して接続される
と共に、メモリ５１に書き込み禁止信号が送出されてＲ
ＯＭ　４２の出力の書き込みが禁止される。

また、メモリ５１から瞬断直前の５Ｒ−ＦＦの出力が読
み出されてｖＣＯに加えられるので、伝送路で生じた瞬
断の影響をできるだけ受けない様にすることができる。

尚、瞬断回復後も伝送路が正常となる間だけ保護時間を
みて、セレクタ６１を復旧する様に制御器３２から制御
する。

また、ＲＯＭ　４２を１０２４ワード×８ビツトで構成
すると、７ビツト分が５Ｒ−ＦＦ　１４の出力（位相比
較出力）以外に１例えばＰＬＯのドリフト障害（第６図
−■のす３等が許容範囲以外になった時の警報送出）や
ＰＬＯの位相比較状態（ＰＬＯの位相がどこにあるかを
示す）として定義し、ランプ表示すれば。

測定器等を使用しないでＰＬＯの状態が目視できる。

〔発明の効果〕

以上詳細に説明した様に本発明によれば伝送路擾乱の影
響をできるだけ受けない様にすることをかできると云う
効果がある。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は本発明の実施例のブロック図、第３図は第２図
の動作説明図、第４図は本発明の詳細な説明図、第５図は従来例のブロック図、第６図は第５図の動作説明図、第７図は課題説明図を示す。図において、１は位相比較手段、２は電圧制御発振手段、３は制御手段、４は第１の記憶手段、５は第２の記憶手段、

Claims

【特許請求の範囲】同一周波数に変換されたクロックと電圧制御発振手段（
２）の出力との位相を比較して、位相差に対応する出力
を送出する位相比較手段（１）と、該位相比較手段の出
力を利用して該クロックに同期した出力を送出する該電
圧制御発振手段（２）とを有する位相同期発振回路にお
いて、伝送路の状態に対応して第２の記憶手段（５）への書き
込み動作、および切替手段（６）の切替動作を制御する
制御手段（３）と、該制御手段（３）の出力状態に対応
して該位相比較手段（１）の出力、または該第２の記憶
手段（５）の出力を該電圧制御発振手段（２）に加える
切替手段（６）と、該電圧制御発振手段（２）の出力を用いて、該位相比較
手段（１）の出力のうち、定められたレベル状態の部分
に対応するカウント値を求め、予め書き込まれている該
位相比較手段（１）の出力のうち、該カウント値に対応
する出力が読み出される第１の記憶手段（４）と、該制御手段（１）の出力状態に対応して該第１の記憶手
段（４）の出力が繰り返し書き込まれ、または書き込み
が禁止されて、書き込まれた該第１の記憶手段の出力が
読み出される第２の記憶手段（５）とを設け、該制御手段（３）が伝送路擾乱の発生を検出した時、該
制御手段（３）からの出力で該第２の記憶手段（５）か
ら読み出された該第１の記憶手段の出力を該切替手段（
６）を介して該電圧制御発振手段（６）に加える様に構
成することを特徴とする位相同期発振回路。