JPH0241973Y2 - - Google Patents
Info
- Publication number
- JPH0241973Y2 JPH0241973Y2 JP8763985U JP8763985U JPH0241973Y2 JP H0241973 Y2 JPH0241973 Y2 JP H0241973Y2 JP 8763985 U JP8763985 U JP 8763985U JP 8763985 U JP8763985 U JP 8763985U JP H0241973 Y2 JPH0241973 Y2 JP H0241973Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- dial
- constant current
- dial pulse
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 101150068246 V-MOS gene Proteins 0.000 claims description 10
- 238000004891 communication Methods 0.000 claims description 3
- 238000003780 insertion Methods 0.000 description 7
- 230000037431 insertion Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 101150015217 FET4 gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は電話機において、定電流回路を介して
ループ電流が供給されるダイヤルパルス発生回路
のキー入力に応じたダイヤルパルス出力を受けて
ループを断続するダイヤルパルス送出回路に関す
る。
ループ電流が供給されるダイヤルパルス発生回路
のキー入力に応じたダイヤルパルス出力を受けて
ループを断続するダイヤルパルス送出回路に関す
る。
従来この種のダイヤルパルス送出回路は、バイ
ポーラトランジスタをスイツチング素子として用
いた電流コントロール方式が主流であつた。一
方、汎用のダイヤルパルス発生回路ICは消費電
力が低く押えられているためにダイヤルパルス出
力端子のドライブ能力が低く、したがつて上述し
たようにバイポーラトランジスタによりループ電
流をコントロールするには数段のダーリントン構
造を用いて電流増幅を行ないスイツチングする必
要があつた。
ポーラトランジスタをスイツチング素子として用
いた電流コントロール方式が主流であつた。一
方、汎用のダイヤルパルス発生回路ICは消費電
力が低く押えられているためにダイヤルパルス出
力端子のドライブ能力が低く、したがつて上述し
たようにバイポーラトランジスタによりループ電
流をコントロールするには数段のダーリントン構
造を用いて電流増幅を行ないスイツチングする必
要があつた。
しかし、このように多段構造にすることは回路
部品点数を増やすのみならず、消費電流を増加さ
せ望ましくない。
部品点数を増やすのみならず、消費電流を増加さ
せ望ましくない。
このような問題点を解決するために、本考案
は、ダイヤルパルス発生回路およびそれにループ
電流を供給する定電流回路の直列回路に並列に通
話回路とＶ−MOSトランジスタの直列回路を接
続するとともに、ダイヤルパルス発生回路に並列
に定電流回路用負荷抵抗とスイツチング素子の直
列回路を接続し、ダイヤルパルス発生回路のダイ
ヤルパルス出力によつて上記Ｖ−MOSトランジ
スタを直接オン・オフするようにしたものであ
る。
は、ダイヤルパルス発生回路およびそれにループ
電流を供給する定電流回路の直列回路に並列に通
話回路とＶ−MOSトランジスタの直列回路を接
続するとともに、ダイヤルパルス発生回路に並列
に定電流回路用負荷抵抗とスイツチング素子の直
列回路を接続し、ダイヤルパルス発生回路のダイ
ヤルパルス出力によつて上記Ｖ−MOSトランジ
スタを直接オン・オフするようにしたものであ
る。
ダイヤルパルス発生回路のダイヤルパルス出力
がＶ−MOSトランジスタをオン・オフすること
によつてループが直接断続される。一方、ダイヤ
ル送出時にはスイツチング素子をオフし、ダイヤ
ル非送出時にはスイツチング素子をオンすること
により、負荷抵抗は、ダイヤル送出時以外におい
て定電流回路の負荷が軽くなり過ぎ通話音声信号
に対して挿入損失を与えることを防ぐ。
がＶ−MOSトランジスタをオン・オフすること
によつてループが直接断続される。一方、ダイヤ
ル送出時にはスイツチング素子をオフし、ダイヤ
ル非送出時にはスイツチング素子をオンすること
により、負荷抵抗は、ダイヤル送出時以外におい
て定電流回路の負荷が軽くなり過ぎ通話音声信号
に対して挿入損失を与えることを防ぐ。
第１図は本考案の一実施例を示す回路図であ
る。同図において、ダイヤルパルス発生回路１は
集積回路ICからなる汎用のアウトパルスダイヤ
ラーである。２はダイオードブリツジで、線路端
子Ｌ１，Ｌ２に供給されるループ電流の極性を一
定にして出力する。当該ループ電流は抵抗素子Ｒ
１および定電流ダイオードＤ１を介してコンデン
サＣ１を充電し、その端子電圧が電源電圧VDDと
してダイヤルパルス発生回路１に供給される。
ZD１はその電圧を安定化するためのツエナーダ
イオード、Ｒ２〜Ｒ４は抵抗素子、HSはフツク
スイツチである。
る。同図において、ダイヤルパルス発生回路１は
集積回路ICからなる汎用のアウトパルスダイヤ
ラーである。２はダイオードブリツジで、線路端
子Ｌ１，Ｌ２に供給されるループ電流の極性を一
定にして出力する。当該ループ電流は抵抗素子Ｒ
１および定電流ダイオードＤ１を介してコンデン
サＣ１を充電し、その端子電圧が電源電圧VDDと
してダイヤルパルス発生回路１に供給される。
ZD１はその電圧を安定化するためのツエナーダ
イオード、Ｒ２〜Ｒ４は抵抗素子、HSはフツク
スイツチである。
ダイヤルパルス発生回路１は、キーボード３の
キーが押下されると、その入力に応じたダイヤル
パルスを端子DPから送出する。端子DPの出力は
通常“Ｈ”レベルにあるが、当該レベルはＶ−
MOS電界効果トランジスタ（FET）４のピンチ
オフ電圧以上に設定してあるためにＶ−MOS
FET４はオン状にある。今、例えば“２”の数
字キーが押下されたものとして、第２図ａに示す
ようにその入力があつた場合、ダイヤルパルス発
生回路１は同図ｂに示すように端子DPの出力を
２回“Ｌ”レベルとし、２個のブレークパルスを
Ｖ−MOS FET４のゲートに送出する。これに
よりＶ−MOS FET４は２回オフし、直流ルー
プを２回断させて“２”のダイヤルパルスを交換
機に送出する。
キーが押下されると、その入力に応じたダイヤル
パルスを端子DPから送出する。端子DPの出力は
通常“Ｈ”レベルにあるが、当該レベルはＶ−
MOS電界効果トランジスタ（FET）４のピンチ
オフ電圧以上に設定してあるためにＶ−MOS
FET４はオン状にある。今、例えば“２”の数
字キーが押下されたものとして、第２図ａに示す
ようにその入力があつた場合、ダイヤルパルス発
生回路１は同図ｂに示すように端子DPの出力を
２回“Ｌ”レベルとし、２個のブレークパルスを
Ｖ−MOS FET４のゲートに送出する。これに
よりＶ−MOS FET４は２回オフし、直流ルー
プを２回断させて“２”のダイヤルパルスを交換
機に送出する。
ここで、定電流ダイオードＤ１を用いたのは、
通話回路５で必要とする交流信号、すなわち通話
音声信号に対する挿入損失を少なくするためであ
り、ダイヤルパルス発生回路１の電源用に供給さ
れる電流が大きいときにはこの定電流ダイオード
Ｄ１の交流インピーダンスは十分に大きく、従来
はその挿入損失を考慮する必要はなかつた。とこ
ろが、ダイヤルパルス発生回路１のダイヤルパル
ス出力で直接ダイヤル接点としてのＶ−MOS
FET４をオン・オフする本方式では、ダイヤル
送出時以外においてダイヤルパルス発生回路１の
消費電力が非常に小さくなることから、定電流ダ
イオードＤ１の負荷が軽くなり過ぎ、そのインピ
ーダンスが降下するために通話音声信号に対して
挿入損失を与えることになる。
通話回路５で必要とする交流信号、すなわち通話
音声信号に対する挿入損失を少なくするためであ
り、ダイヤルパルス発生回路１の電源用に供給さ
れる電流が大きいときにはこの定電流ダイオード
Ｄ１の交流インピーダンスは十分に大きく、従来
はその挿入損失を考慮する必要はなかつた。とこ
ろが、ダイヤルパルス発生回路１のダイヤルパル
ス出力で直接ダイヤル接点としてのＶ−MOS
FET４をオン・オフする本方式では、ダイヤル
送出時以外においてダイヤルパルス発生回路１の
消費電力が非常に小さくなることから、定電流ダ
イオードＤ１の負荷が軽くなり過ぎ、そのインピ
ーダンスが降下するために通話音声信号に対して
挿入損失を与えることになる。
第３図は、定電流ダイオードの電流電圧特性と
負荷との関係を示すもので、図中イが負荷が軽い
場合、ロが重い場合の負荷直線を示す。負荷が軽
い場合、直線イと電流−電圧特性曲線ハとの交点
Ａにおける曲線ハの微分係数dv／di＝Z1が小信号
に対するインピーダンスになるが、定電流ダイオ
ードの非定電流領域であるためにそのインピーダ
ンスが降下し、通話音声信号に対して挿入損失を
与える。負荷が重くなると、ロの負荷直線とな
り、交点Ｂにおける交流インピーダンスdv／di＝
Z2が高くなるために、通話音声信号に対する挿入
損失は無視できる。
負荷との関係を示すもので、図中イが負荷が軽い
場合、ロが重い場合の負荷直線を示す。負荷が軽
い場合、直線イと電流−電圧特性曲線ハとの交点
Ａにおける曲線ハの微分係数dv／di＝Z1が小信号
に対するインピーダンスになるが、定電流ダイオ
ードの非定電流領域であるためにそのインピーダ
ンスが降下し、通話音声信号に対して挿入損失を
与える。負荷が重くなると、ロの負荷直線とな
り、交点Ｂにおける交流インピーダンスdv／di＝
Z2が高くなるために、通話音声信号に対する挿入
損失は無視できる。
このようなダイヤル送出時外における挿入損失
の増大を避けるため、本実施例ではダイヤルパル
ス発生回路１と並列に抵抗素子R2およびトラン
ジスタＱ１の直列回路を挿入し、定電流ダイオー
ドＤ１の負荷をコントロールにして常時そのイン
ピーダンスを高く保つている。すなわちダイヤル
送出時外は、ダイヤルパルス発生回路１の端子
MUTEの出力は“Ｈ”であり、それによつてト
ランジスタＱ１はオンして抵抗素子Ｒ２が定電流
ダイオードＤ１の負荷となり、交流インピーダン
スの低下を防いでいる。ダイヤル送出時は、端子
MUTEの出力を第２図ｃに示すように“Ｌ”レ
ベルとすることにより、トランジスタＱ１はオフ
し、ダイヤルパルス発生回路１自体の消費電流が
定電流ダイオードＤ１の負荷となる。なおこの場
合ダイヤルパルス発生回路１の直流抵抗のみが問
題で、そのインピーダンスは重要ではない。
の増大を避けるため、本実施例ではダイヤルパル
ス発生回路１と並列に抵抗素子R2およびトラン
ジスタＱ１の直列回路を挿入し、定電流ダイオー
ドＤ１の負荷をコントロールにして常時そのイン
ピーダンスを高く保つている。すなわちダイヤル
送出時外は、ダイヤルパルス発生回路１の端子
MUTEの出力は“Ｈ”であり、それによつてト
ランジスタＱ１はオンして抵抗素子Ｒ２が定電流
ダイオードＤ１の負荷となり、交流インピーダン
スの低下を防いでいる。ダイヤル送出時は、端子
MUTEの出力を第２図ｃに示すように“Ｌ”レ
ベルとすることにより、トランジスタＱ１はオフ
し、ダイヤルパルス発生回路１自体の消費電流が
定電流ダイオードＤ１の負荷となる。なおこの場
合ダイヤルパルス発生回路１の直流抵抗のみが問
題で、そのインピーダンスは重要ではない。
トランジスタＱ１は、端子MUTEの出力の代
りに端子DPの出力、つまりダイヤルパルス出力
で制御してもよい。また、定電流ダイオードＤ１
は、他の定電流素子または回路で置き換えてもよ
い。
りに端子DPの出力、つまりダイヤルパルス出力
で制御してもよい。また、定電流ダイオードＤ１
は、他の定電流素子または回路で置き換えてもよ
い。
以上説明したように、本考案によれば、電圧制
御素子であるＶ−MOSトランジスタを用い、こ
れをダイヤルパルス発生回路のダイヤルパルス出
力で直接オン・オフしてループを断続するように
したことにより、消費電流の増大を抑えるととも
に回路構成を単純化し、一方、ダイヤルパルス発
生回路に並列に定電流回路用負荷抵抗とスイツチ
ング素子の直列回路を接続し、ダイヤル送出時に
はスイツチング素子をオフし、ダイヤル非送出時
にはスイツチング素子をオンすることにより、交
流インピーダンスの影響を抑えることができた。
御素子であるＶ−MOSトランジスタを用い、こ
れをダイヤルパルス発生回路のダイヤルパルス出
力で直接オン・オフしてループを断続するように
したことにより、消費電流の増大を抑えるととも
に回路構成を単純化し、一方、ダイヤルパルス発
生回路に並列に定電流回路用負荷抵抗とスイツチ
ング素子の直列回路を接続し、ダイヤル送出時に
はスイツチング素子をオフし、ダイヤル非送出時
にはスイツチング素子をオンすることにより、交
流インピーダンスの影響を抑えることができた。
第１図は本考案の一実施例を示す回路図、第２
図はダイヤルパルス送出時のタイミングを示すタ
イミングチヤート、第３図は定電流ダイオードの
電流−電圧特性を示す図である。 １……ダイヤルパルス発生回路、３……キーボ
ード、４……Ｖ−MOS電界効果トランジスタ、
５……通話回路、Ｄ１……定電流ダイオード、Ｒ
２……定電流ダイオード用負荷抵抗、Ｌ１，Ｌ２
……線路端子。
図はダイヤルパルス送出時のタイミングを示すタ
イミングチヤート、第３図は定電流ダイオードの
電流−電圧特性を示す図である。 １……ダイヤルパルス発生回路、３……キーボ
ード、４……Ｖ−MOS電界効果トランジスタ、
５……通話回路、Ｄ１……定電流ダイオード、Ｒ
２……定電流ダイオード用負荷抵抗、Ｌ１，Ｌ２
……線路端子。
Claims (1)
- 【実用新案登録請求の範囲】 定電流回路と直列に接続されこの定電流回路を
介してループ電流が供給されるダイヤルパルス発
生回路のキー入力に応じたダイヤルパルス出力に
よつてループを断続するダイヤルパルス送出回路
において、 前記定電流回路とダイヤルパルス発生回路の直
列回路に並列に、通話回路とＶ−MOSトランジ
スタの直列回路を接続し、 前記ダイヤルパルス発生回路に並列に、定電流
回路用負荷抵抗とスイツチング素子の直列回路を
接続し、 前記ダイヤルパルス発生回路のダイヤルパルス
出力によつて前記Ｖ−MOSトランジスタをオ
ン・オフ制御し、ダイヤル送出時には前記スイツ
チング素子をオフするとともにダイヤル非送出時
にはスイツチング素子をオンするようにした ことを特徴とするダイヤルパルス送出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8763985U JPH0241973Y2 (ja) | 1985-06-12 | 1985-06-12 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8763985U JPH0241973Y2 (ja) | 1985-06-12 | 1985-06-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61206351U JPS61206351U (ja) | 1986-12-26 |
| JPH0241973Y2 true JPH0241973Y2 (ja) | 1990-11-08 |
Family
ID=30640046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8763985U Expired JPH0241973Y2 (ja) | 1985-06-12 | 1985-06-12 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0241973Y2 (ja) |
-
1985
- 1985-06-12 JP JP8763985U patent/JPH0241973Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61206351U (ja) | 1986-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5378932A (en) | Level shifting circuit | |
| KR20010049227A (ko) | 레벨조정회로 및 이를 포함하는 데이터 출력회로 | |
| JPH01288010A (ja) | ドライバ回路 | |
| US4015215A (en) | Push-pull power amplifier circuit | |
| JPH02892B2 (ja) | ||
| JPH0241973Y2 (ja) | ||
| US3895238A (en) | Driver circuit for high speed gating of a field effect transistor | |
| US5394038A (en) | Output circuit comprising bipolar transistors for driving CMOS circuit to reduce power consumption of the output circuit and avoid erroneous operation of the CMOS circuit | |
| US4527128A (en) | Bistate linear amplifier circuit | |
| US4644579A (en) | Shunt regulator for hands-free telephone | |
| JPH02177724A (ja) | 出力バッファ回路 | |
| JPH04167813A (ja) | 半導体集積回路装置 | |
| JPS58103230A (ja) | スイツチング回路 | |
| US5723996A (en) | Leadframe for plastic-encapsulated semiconductor device, semiconductordevice using the same, and manufacturing method for the leadframe | |
| JPH0537325A (ja) | 半導体集積回路 | |
| JPH0349419A (ja) | スイッチ回路 | |
| JPS6016988Y2 (ja) | キ−インタ−フエ−ス回路 | |
| JPH042502Y2 (ja) | ||
| JPH0645671A (ja) | 半導体レーザ駆動回路 | |
| JP2976497B2 (ja) | 半導体集積回路 | |
| JPH04345209A (ja) | 双方向バッファ回路 | |
| JPH0210638B2 (ja) | ||
| JPH04304022A (ja) | 出力バッファ回路 | |
| JPS63234653A (ja) | 極性反転検出回路 | |
| JPS62100060A (ja) | 電流供給回路 |