JPH0241792B2 - - Google Patents
Info
- Publication number
- JPH0241792B2 JPH0241792B2 JP58121266A JP12126683A JPH0241792B2 JP H0241792 B2 JPH0241792 B2 JP H0241792B2 JP 58121266 A JP58121266 A JP 58121266A JP 12126683 A JP12126683 A JP 12126683A JP H0241792 B2 JPH0241792 B2 JP H0241792B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- counter
- instruction
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 21
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30029—Logical and Boolean instructions, e.g. XOR, NOT
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】
この発明は、ロジツクユニツトと、１ビツトの
データバスを介してロジツクユニツトと信号がや
りとりされるデータメモリとを有する１ビツトマ
イクロプロセツサに関する。
データバスを介してロジツクユニツトと信号がや
りとりされるデータメモリとを有する１ビツトマ
イクロプロセツサに関する。
従来から知られている１ビツトマイクロプロセ
ツサにおいて、１段のカウンタ回路をプログラム
によつて実現すると、９ワードを必要とする。し
たがつて、このようなカウンタ回路を多段に構成
すると、各カウンタ段において９ワードのプログ
ラムが必要となるものであり、カウンタ回路を多
段化するにしたがいROM等におけるプログラム
記憶エリアが大きくなるものである。
ツサにおいて、１段のカウンタ回路をプログラム
によつて実現すると、９ワードを必要とする。し
たがつて、このようなカウンタ回路を多段に構成
すると、各カウンタ段において９ワードのプログ
ラムが必要となるものであり、カウンタ回路を多
段化するにしたがいROM等におけるプログラム
記憶エリアが大きくなるものである。
例えば、モトローラ社製の１ビツトマイクロプ
ロセツサ（MC1450OB）は、４、８、16、…ビ
ツトのマルチビツトプロセツサとは異なり、論理
演算が非常に容易に行なえるものである。しか
し、このマイクロプロセツサを用いて、例えば６
段のカウンタ回路を実現すると、カウンタの各段
に対してそれぞれ９ステツプのプログラムが必要
であり、その他にクロツク用として５ステツプ用
いると、プログラムステツプは合計59ステツプと
なる。つまり、各命令をいずれも１ワードと考え
ると、59ワードのプログラムメモリを消費するも
のであり、データメモリとして13ビツトを消費す
るようになる。
ロセツサ（MC1450OB）は、４、８、16、…ビ
ツトのマルチビツトプロセツサとは異なり、論理
演算が非常に容易に行なえるものである。しか
し、このマイクロプロセツサを用いて、例えば６
段のカウンタ回路を実現すると、カウンタの各段
に対してそれぞれ９ステツプのプログラムが必要
であり、その他にクロツク用として５ステツプ用
いると、プログラムステツプは合計59ステツプと
なる。つまり、各命令をいずれも１ワードと考え
ると、59ワードのプログラムメモリを消費するも
のであり、データメモリとして13ビツトを消費す
るようになる。
この発明は、上記のような点に鑑みなされたも
ので、充分に少ないメモリ数で多段のカウンタ回
路を実現することのできる１ビツトマイクロプロ
セツサを提供しようとするものである。
ので、充分に少ないメモリ数で多段のカウンタ回
路を実現することのできる１ビツトマイクロプロ
セツサを提供しようとするものである。
すなわち、この発明に係る１ビツトマイクロプ
ロセツサは、各々複数ビツトの入出力端子を有す
るデータ処理ユニツトと、このデータ処理ユニツ
トの入出力端子を前記データメモリと結合する複
数ビツトのデータバスとを備えることを特徴とす
るものである。
ロセツサは、各々複数ビツトの入出力端子を有す
るデータ処理ユニツトと、このデータ処理ユニツ
トの入出力端子を前記データメモリと結合する複
数ビツトのデータバスとを備えることを特徴とす
るものである。
これにより、ロジツクユニツトとは独立してデ
ータ処理ユニツトにてデータ処理を行なうことが
でき、少ない命令数で多段のカウンタ機能を実現
することができる。
ータ処理ユニツトにてデータ処理を行なうことが
でき、少ない命令数で多段のカウンタ機能を実現
することができる。
以下図面を参照してこの発明の一実施例を説明
する。第１図は１ビツトマイクロプロセツサの概
略的構成を示すもので、クロツク発生回路１１、
プログラムカウンタ１２、プログラムメモリ１３
（通常ROMで構成される）、入出力ポート１４、
データメモリ１５通常RAMで構成される）、お
よびプリセツト可能な内部カウンタ１６を備え、
さらにリザルトレジスタ（RR）１７、ロジツク
ユニツト（LU）１８を有し、ワンチツプ化して
構成される。このマイクロプロセツサでは、通常
の論理演算命令においてデータメモリ１５となる
RAM、リザルトレジスタ１７、ロジツクユニツ
ト１８、入出力ポート１４等は、１ビツトデータ
バスを介してデータのやりとりを行なつている。
する。第１図は１ビツトマイクロプロセツサの概
略的構成を示すもので、クロツク発生回路１１、
プログラムカウンタ１２、プログラムメモリ１３
（通常ROMで構成される）、入出力ポート１４、
データメモリ１５通常RAMで構成される）、お
よびプリセツト可能な内部カウンタ１６を備え、
さらにリザルトレジスタ（RR）１７、ロジツク
ユニツト（LU）１８を有し、ワンチツプ化して
構成される。このマイクロプロセツサでは、通常
の論理演算命令においてデータメモリ１５となる
RAM、リザルトレジスタ１７、ロジツクユニツ
ト１８、入出力ポート１４等は、１ビツトデータ
バスを介してデータのやりとりを行なつている。
このようなマイクロプロセツサにおいて、さら
にカウント専用命令群を実行させるために、デー
タメモリ１５、リザルトレジスタ１７と内部カウ
ンタ１６は、通常のデータバスとは異なる別のデ
ータバス１９で接続し、このデータバス１９を介
してデータのやりとりが行なわれるようにする。
特に、データメモリ１５と内部カウンタ１６との
間では、例えば８ビツトまとめてデータのやりと
りが行われるようにする。
にカウント専用命令群を実行させるために、デー
タメモリ１５、リザルトレジスタ１７と内部カウ
ンタ１６は、通常のデータバスとは異なる別のデ
ータバス１９で接続し、このデータバス１９を介
してデータのやりとりが行なわれるようにする。
特に、データメモリ１５と内部カウンタ１６との
間では、例えば８ビツトまとめてデータのやりと
りが行われるようにする。
第２図は上記カウント専用命令群について説明
するもので、以下のようになる。ここで、データ
メモリ１５を構成するRAMはリセツトデータ
Ｒ、６ビツトのデータＤ１〜Ｄ６、直前のクロツ
クC″を並列的に記憶し、またリザルトレジスタ
１７ではクロツクＣを記憶している。
するもので、以下のようになる。ここで、データ
メモリ１５を構成するRAMはリセツトデータ
Ｒ、６ビツトのデータＤ１〜Ｄ６、直前のクロツ
クC″を並列的に記憶し、またリザルトレジスタ
１７ではクロツクＣを記憶している。
(A) まず第２図のＡに示すように、カウンタロー
ド命令を実行する。（以下この命令をTMC＝
Transfer Memory to Counterと称する）こ
の命令の実行時には、リザルトレジスタ１７の
値を内部カウンタ１６のＣ信号（クロツク信
号）とし、データメモリ１５内の８ビツトをＲ
信号（リセツト信号）、Ｄ１〜Ｄ６（プリセツ
トデータ信号）、C′信号（直前のＣ信号）とし
て内部カウンタ１６に対してデータをロードす
る。
ド命令を実行する。（以下この命令をTMC＝
Transfer Memory to Counterと称する）こ
の命令の実行時には、リザルトレジスタ１７の
値を内部カウンタ１６のＣ信号（クロツク信
号）とし、データメモリ１５内の８ビツトをＲ
信号（リセツト信号）、Ｄ１〜Ｄ６（プリセツ
トデータ信号）、C′信号（直前のＣ信号）とし
て内部カウンタ１６に対してデータをロードす
る。
(B) 次に第２図のＢに示すように、カウント動作
命令（以下この命令をCNT＝Countと称する）
を実行する。この命令は、内部カウンタ１６内
にロードされたデータによつて第３図に示す真
理値表にしたがつてカウント動作する。
命令（以下この命令をCNT＝Countと称する）
を実行する。この命令は、内部カウンタ１６内
にロードされたデータによつて第３図に示す真
理値表にしたがつてカウント動作する。
(C) カウンタストア命令（以下この命令をTCM
＝Transfer Counter to Memoryと称する）
を実行する。この命令は、上記TCM命令とは
逆に内部カウンタ１６内のデータをデータメモ
リ１５、リザルトレジスタ１７にストアする。
この場合、カウンタ１６の最終段の出力をリザ
ルトレジスタ１７にも返すことにより、カウン
タのカスケード接続が容易に行われる。
＝Transfer Counter to Memoryと称する）
を実行する。この命令は、上記TCM命令とは
逆に内部カウンタ１６内のデータをデータメモ
リ１５、リザルトレジスタ１７にストアする。
この場合、カウンタ１６の最終段の出力をリザ
ルトレジスタ１７にも返すことにより、カウン
タのカスケード接続が容易に行われる。
ここで、プログラムメモリ１３にあつては、各
命令毎にアドレス番地が更新されるものである。
命令毎にアドレス番地が更新されるものである。
尚、ここで示した実施例ではデータメモリ等を
ワンチツプ化した状態で示しているが、これらは
個々のICで実現するようにしてもよいことはも
ちろんである。またカウント専用命令群をTMC、
CNT、TCMの各命令に分割したが、これは１命
令で上記３ステツプを実行するようにしてもよい
ことはもちろんである。そして、内部カウンタも
特に６ビツトである必要性はない。
ワンチツプ化した状態で示しているが、これらは
個々のICで実現するようにしてもよいことはも
ちろんである。またカウント専用命令群をTMC、
CNT、TCMの各命令に分割したが、これは１命
令で上記３ステツプを実行するようにしてもよい
ことはもちろんである。そして、内部カウンタも
特に６ビツトである必要性はない。
ここで使用される１ビツトマイクロプロセツサ
は、データ長が１ビツトのものであれば、適宜使
用しうるものである。そして、カウント専用命令
群は、内部カウンタに対してデータをロードし、
内部カウンタ内でカウント動作し、内部カウンタ
のデータをストアする基本機能を満足させるもの
であれば、どのような命令でもよいものである。
は、データ長が１ビツトのものであれば、適宜使
用しうるものである。そして、カウント専用命令
群は、内部カウンタに対してデータをロードし、
内部カウンタ内でカウント動作し、内部カウンタ
のデータをストアする基本機能を満足させるもの
であれば、どのような命令でもよいものである。
以上のようにこの発明によれば、少なく命令で
多段のカウント機能を実現することが可能になる
ものである。
多段のカウント機能を実現することが可能になる
ものである。
第１図はこの発明の一実施例を説明する１チツ
プマイクロプロセツサの構成を示す図、第２図の
Ａ〜Ｃは上記マイクロプロセツサによつて構成さ
れるカウンタ回路に対する各命令の状態を説明す
る図、第３図は同じく真理値表を示す図である。 １１……クロツク発生回路、１２……プログラ
ムカウンタ、１３……プログラムメモリ
（RAM）、１４……入出力ポート、１５……デー
タメモリ（RAM）、１６……内部カウンタ、１
７……リザルトレジスタ、１９……データバス。
プマイクロプロセツサの構成を示す図、第２図の
Ａ〜Ｃは上記マイクロプロセツサによつて構成さ
れるカウンタ回路に対する各命令の状態を説明す
る図、第３図は同じく真理値表を示す図である。 １１……クロツク発生回路、１２……プログラ
ムカウンタ、１３……プログラムメモリ
（RAM）、１４……入出力ポート、１５……デー
タメモリ（RAM）、１６……内部カウンタ、１
７……リザルトレジスタ、１９……データバス。
Claims (1)
- 【特許請求の範囲】 １ ロジツクユニツトと、１ビツトのデータバス
を介してロジツクユニツトと信号がやりとりされ
るデータメモリとを有する１ビツトマイクロプロ
セツサにおいて、複数ビツトの入出力端子を有す
るデータ処理ユニツトと、このデータ処理ユニツ
トの入出力端子を前記データメモリと結合する複
数ビツトのデータバスとを備えてなる１ビツトマ
イクロプロセツサ。 ２ 前記データ処理ユニツトが、カウンタである
特許請求の範囲第１項に記載の１ビツトマイクロ
プロセツサ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58121266A JPS6014368A (ja) | 1983-07-04 | 1983-07-04 | １ビツトマイクロプロセツサ |
| DE19843424618 DE3424618A1 (de) | 1983-07-04 | 1984-07-04 | Microprozessor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58121266A JPS6014368A (ja) | 1983-07-04 | 1983-07-04 | １ビツトマイクロプロセツサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6014368A JPS6014368A (ja) | 1985-01-24 |
| JPH0241792B2 true JPH0241792B2 (ja) | 1990-09-19 |
Family
ID=14806993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58121266A Granted JPS6014368A (ja) | 1983-07-04 | 1983-07-04 | １ビツトマイクロプロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6014368A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62105063A (ja) * | 1985-10-31 | 1987-05-15 | Advantest Corp | パタ−ン発生器 |
| US4775952A (en) * | 1986-05-29 | 1988-10-04 | General Electric Company | Parallel processing system apparatus |
-
1983
- 1983-07-04 JP JP58121266A patent/JPS6014368A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6014368A (ja) | 1985-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5652904A (en) | Non-reconfigurable microprocessor-emulated FPGA | |
| JP2916045B2 (ja) | Ｆｉｆｏモジュール | |
| EP0172038B1 (en) | Information processor | |
| US20100153676A1 (en) | Semiconductor device | |
| US4460972A (en) | Single chip microcomputer selectively operable in response to instructions stored on the computer chip or in response to instructions stored external to the chip | |
| EP0136597A2 (en) | Vector processor | |
| CN101313290A (zh) | 对仅m×n位外围设备执行n位写入访问 | |
| US5317750A (en) | Microcontroller peripheral expansion bus for access to internal special function registers | |
| JPH0241792B2 (ja) | ||
| EP0029834A1 (en) | General purpose data buffer | |
| JPH1117524A (ja) | プログラマブル論理回路システムおよびプログラマブル論理回路装置の再構成方法 | |
| US4093984A (en) | Data processing system having a cycle control function | |
| JPS6126979Y2 (ja) | ||
| JP2556083B2 (ja) | 複合演算パイプライン回路 | |
| US5546592A (en) | System and method for incrementing memory addresses in a computer system | |
| US5018092A (en) | Stack-type arithmetic circuit | |
| JPH01205339A (ja) | マイクロコンピュータシステム | |
| JPH02287844A (ja) | メモリアクセス回路 | |
| JPH042973B2 (ja) | ||
| JPS5927937B2 (ja) | 情報処理回路 | |
| JPS6149271A (ja) | 半導体装置 | |
| JPS63136133A (ja) | 情報処理回路 | |
| JPS60241130A (ja) | マイクロプロセツサ | |
| JPS6339945B2 (ja) | ||
| JPH02110783A (ja) | 図形処理用ｌｓｉ回路 |