JPH0241782B2 - - Google Patents
Info
- Publication number
- JPH0241782B2 JPH0241782B2 JP60253431A JP25343185A JPH0241782B2 JP H0241782 B2 JPH0241782 B2 JP H0241782B2 JP 60253431 A JP60253431 A JP 60253431A JP 25343185 A JP25343185 A JP 25343185A JP H0241782 B2 JPH0241782 B2 JP H0241782B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- timer
- timer interrupt
- interrupt
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 15
- 238000012544 monitoring process Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60253431A JPS62113260A (ja) | 1985-11-12 | 1985-11-12 | マルチcpuシステムにおけるタイマ監視制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60253431A JPS62113260A (ja) | 1985-11-12 | 1985-11-12 | マルチcpuシステムにおけるタイマ監視制御方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62113260A JPS62113260A (ja) | 1987-05-25 |
JPH0241782B2 true JPH0241782B2 (US20020095090A1-20020718-M00002.png) | 1990-09-19 |
Family
ID=17251301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60253431A Granted JPS62113260A (ja) | 1985-11-12 | 1985-11-12 | マルチcpuシステムにおけるタイマ監視制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62113260A (US20020095090A1-20020718-M00002.png) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3334695B2 (ja) * | 1999-10-29 | 2002-10-15 | 日本電気株式会社 | クラスタ型計算機システム |
JP4605191B2 (ja) * | 2007-07-19 | 2011-01-05 | 日本電気株式会社 | 割込み処理同期装置、割込み処理同期方法及びプログラム |
-
1985
- 1985-11-12 JP JP60253431A patent/JPS62113260A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS62113260A (ja) | 1987-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0644487B1 (en) | Scalable system interrupt structure for a multiprocessing system | |
JPH0695898A (ja) | 仮想計算機の制御方法および仮想計算機システム | |
JPS5812611B2 (ja) | デ−タテンソウセイギヨホウシキ | |
EP0644489A2 (en) | Method and apparatus for signalling interrupt information in a data processing system | |
JPH1097509A (ja) | 対称型マルチプロセッサ・システムにおいて割り込みを分散する方法および装置 | |
US9367349B2 (en) | Multi-core system and scheduling method | |
JPH0241782B2 (US20020095090A1-20020718-M00002.png) | ||
JP2845616B2 (ja) | マルチプロセッサシステム | |
JPS62226236A (ja) | トランザクシヨン処理システムにおける資源待ちの状態の中断と再開始処理方式 | |
JPH0666060B2 (ja) | バス優先権制御方式 | |
JPH0833833B2 (ja) | オペレーティングシステムにおけるプロセス消滅方式 | |
JPH01305461A (ja) | バス使用権制御方式 | |
JPH03244040A (ja) | 並列走行型デバグ方式 | |
JPH03116335A (ja) | 非特権cpuから特権cpuヘの乗り移り方式 | |
JPH06187312A (ja) | マルチcpuシステムにおける処理方法および装置 | |
JPS58115569A (ja) | マルチプロセツサ方式 | |
JPS6330659B2 (US20020095090A1-20020718-M00002.png) | ||
JPH01246636A (ja) | 仮想計算機システムの中央処理装置管理方式 | |
JPH02289020A (ja) | 情報処理装置のタイムアウト処理方式 | |
JPH0679284B2 (ja) | 分散デ−タベ−スシステムのデツドロツク防止方式 | |
JPS61245244A (ja) | 仮想計算機システムにおける入出力割込通知方式 | |
JPH04302352A (ja) | マルチプロセッサシステム | |
JPH04160667A (ja) | タスク間通信方式 | |
JPH0869382A (ja) | 半導体装置 | |
JPH064320A (ja) | タイマ管理方式 |